基于AD9851的DDS信號源發(fā)生器畢業(yè)論文

1、 . . . 基于AD9851的DDS信號源發(fā)生器DDS Signal Generator based on AD985136 / 41目 錄摘要IAbstractII第1章緒論11.1 課題來源11.2 課題背景11.3 直接數(shù)字頻率合成技術(shù)的現(xiàn)狀11.4 本文的主要工作2第2章系統(tǒng)總體方案的分析和設(shè)計32.1 DDS技術(shù)的基本原理32.2 DDS的工作特點42.3 系統(tǒng)設(shè)計原理52.4 系統(tǒng)框圖分析和設(shè)計5第3章系統(tǒng)的硬件設(shè)計63.1 穩(wěn)壓電源的設(shè)計63.1.1 三端穩(wěn)壓集成電路7805簡介63.1.2 系統(tǒng)電源電路設(shè)計73.2 DDS芯片的選擇與與單片機之間的通信73.2.1 DDS芯片

2、選擇與引腳圖83.2.2 AD9851的串、并行通信93.3 單片機（AT89S52）控制電路103.3.1 時鐘電路103.3.2 復位電路113.3.3 單片機控制電路圖123.3.4 單片機與AD9851的接口133.4 液晶顯示模塊143.4.1 LCD1602的主要性能143.4.2 LCD與單片機的連接153.5 低通濾波器的設(shè)計15第4章信號發(fā)生器的軟件設(shè)計174.1 程序流程圖174.2 鍵盤掃描流程圖184.3 LCD的顯示19第5章系統(tǒng)的仿真和調(diào)試21結(jié)論24參考文獻25附錄26摘要頻率合成器是現(xiàn)代電子系統(tǒng)的重要組成部分，是決定電子系統(tǒng)性能的關(guān)鍵設(shè)備之一。隨著現(xiàn)代通信技術(shù)的

3、發(fā)展，系統(tǒng)對頻率合成器提出了越來越高的要求。低相位噪聲、高頻譜純度、高捷變速率和高頻率分辨率的頻率合成器已經(jīng)成為頻率合成技術(shù)發(fā)展的主要趨勢。直接數(shù)字頻率合成(DDS)是繼直接頻率合成(Ds)和鎖相環(huán)頻率合成(PLL)之后出現(xiàn)的新的頻率合成方法，己被廣泛地應(yīng)用于通信、雷達、電子對抗和儀器儀表等領(lǐng)域。本文首先介紹了頻率合成的概念、發(fā)展以與直接數(shù)字頻率合成技術(shù)(DDS)的現(xiàn)狀和發(fā)展趨勢。分析了DDS的工作原理與其基本結(jié)構(gòu)，然后根據(jù)系統(tǒng)指標合理地采用了DDS技術(shù)，以AD9851芯片為核心，設(shè)計了一種結(jié)構(gòu)簡單性能優(yōu)良的信號發(fā)生器。詳細分析了該信號發(fā)生器的系統(tǒng)結(jié)構(gòu)、軟硬件設(shè)計和具體電路實現(xiàn)。信號發(fā)生器的硬

4、件部分包括三個模塊，分別是信號產(chǎn)生和控制模塊、人機交互模塊和信號處理模塊。軟件部分主要開發(fā)基于單片機AT89S52的數(shù)據(jù)處理和控制程序，以與信號發(fā)生器的外部通信程序。完成實驗電路板的制作，并通過電路板的調(diào)試，實驗電路工作正常。根據(jù)系統(tǒng)的最終測試結(jié)果可知該信號發(fā)生器具有輸出信號波形種類多、精度高、頻帶寬等特點。最后針對課題對頻率源合成性能的要求，對相位噪聲的抑制和雜散性能的優(yōu)化進行了深入的分析，并對比實際電路提出了設(shè)計的改進建議和方案。關(guān)鍵詞：信號發(fā)生器；DDS；AD9851；頻率合成；AbstractFrequency synthesizer is one of the most import

5、ant parts used in modem communication and electronic systemsWith the development of modem communication techniques,frequency synthesizer is required to have higherperformance such as wide band，fast frequency switching speed，low spurious level，pure output spectrum，high resolution，etcDirect digital sy

6、nthesis(DDS)is a new frequency synthesis technology coming after direct frequency synthesis(DS)andphase locked loop frequency synthesis(PLL)Its widely used in such fields as radar,communication，electronic warfare and electronic measurement instrumentThis paper firstly introduces the concept and deve

7、lopment of frequency synthesis，as well as the present situation and the trend of development of the direct digital frequency synthesis technology(DDS)It has analyzed the principle and the basicstructure of DDS，thenaccording to the target system，a signal generator with the brief structure andexcellen

8、t performance is designed with adopting DDS technology，which is based on the AD companys DDS chir-AD9851The system structure，the design of softwareand hardware and the way to realize the circuitry of the signal generator is analyzed in detailThe hardware of the signal generator consists of three blo

9、cks，those are signal generate module、keyboard and LCD display module、signal processing moduleSoftware of the system mainly focuses on the design of C51 includingcontrol、data processing、communication，and so onThe corresponding PCB has been made and debuggedThe whole circuit works wellThe signal gener

10、ator has manyvirtues，such as generating multiple sorts of signals，high precision and wide frequency widthThe noise inversion and optimization of spurious suppression characteristic are analyzed in depth according to requirement of the synthetic performanceAt last,this paper proposes improvement prog

11、ram by comparing the actual circuitsKeywords：signal generator；DDS；AD9851;frequency synthesis.第1章 緒論隨著現(xiàn)代電子技術(shù)的發(fā)展，在自動化系統(tǒng)、通信系統(tǒng)，電子對抗以與各種電子測量技術(shù)中，我們常常需要一個高精度、頻率可變的信號源。近年來隨著直接數(shù)字頻率合成技術(shù)（Direct Digital Frequency Synthesis，簡稱DDS）的發(fā)展，這個問題已經(jīng)得到很好的解決，與傳統(tǒng)的頻率合成技術(shù)相比，DDS具有頻率分辨率高、頻率轉(zhuǎn)變速度快、輸出相位連續(xù)、相位噪聲低、可編程和全數(shù)字化、便于集成等優(yōu)點。用D

12、DS合成的頻率源是目前很高級的技術(shù)，研究該信號源有比較重要的理論意義和現(xiàn)實意義。1.1 課題來源該題目是自選題目1.2 課題背景在現(xiàn)代雷達、通信、電子對抗等系統(tǒng)中頻率合成器有著廣泛的應(yīng)用，它是電子系統(tǒng)的心臟，是決定電子系統(tǒng)性能的關(guān)鍵設(shè)備，很多現(xiàn)代電子設(shè)備和系統(tǒng)的功能都直接依賴于所使用的頻率合成器的性能。直接數(shù)字頻率合成(DDS)技術(shù)是近二十年新興的一種頻率合成技術(shù)，它具有分辨率高、切換速度快、相位連續(xù)等一系列優(yōu)點。由于DDS技術(shù)具有眾多優(yōu)點，使得它在通信領(lǐng)域如數(shù)字調(diào)制、移動通信、擴頻通信等方面得到了廣泛使用。1.3 直接數(shù)字頻率合成技術(shù)的現(xiàn)狀隨著數(shù)字信號理論和超大規(guī)模集成電路VLSI的發(fā)展，在

13、頻率合成領(lǐng)域誕生了一種革命性的技術(shù)，那就是七十年代出現(xiàn)的直接數(shù)字頻率合成DDS，它的出現(xiàn)標志著頻率合成技術(shù)邁進了第三代。1971年3月J.Tiemey和C.M.Tader等人首先提出了DDS的概念；利用數(shù)字方式累加相位，再以相位之和作為地址來查詢正弦函數(shù)表得到正弦波幅度的離散數(shù)字序列，最后經(jīng)DA變換得到模擬正弦波輸出。在系統(tǒng)時鐘一定的情況下，輸出頻率決定于頻率寄存器中的頻率字。而累加器的字長決定分辨率。基于這樣的結(jié)構(gòu)DDS頻率合成器具有以下優(yōu)點：(1)頻率分辨率高，輸出頻點多，可達2N個頻點(N為DDS相位累加器的字長)；(2)頻率切換速度快，可達岸us量級；(3)頻率切換時相位連續(xù)；(4)可

14、以輸出寬帶正交信號；(5)輸出相位噪聲低，對參考頻率源的相位噪聲有改善作用；(6)可以產(chǎn)生任意波形；(7)全數(shù)字化實現(xiàn)，便于集成，體積小，重量輕。運用DDS技術(shù)生產(chǎn)的DDS任意波形信號發(fā)生器是一類較新的信號源并已經(jīng)廣泛投入使用。它不僅能產(chǎn)生傳統(tǒng)函數(shù)信號器能產(chǎn)生的正弦波、方波、三角波、鋸齒波，還可以產(chǎn)生任意編輯的波形。由于DDS的自身特點，還可以很容易的產(chǎn)生一些數(shù)字調(diào)制信號，如FSK PSK等，一些高端的信號發(fā)生器甚至可以產(chǎn)生通信信號。同時輸出波形的頻率分辨率、頻率精度等指標也有很大的提高。1.4 本文的主要工作本論文的任務(wù)是根據(jù)DDS信號發(fā)生器的特點和應(yīng)用情況，結(jié)合新一代高性能芯片設(shè)計一種使用

15、簡單、性能優(yōu)良的信號發(fā)生器。整個系統(tǒng)以單片機STC89S52控制，DDS芯片AD9851為核心，配置相應(yīng)的外設(shè)與接口電路，用C語言開發(fā)，組成一個多功能的信號發(fā)生器。本文的主要工作如下：(1)根據(jù)課題提出的指標和要求進行研究，分析其可行性。(2)對系統(tǒng)的各個功能模塊進行了深入的分析和研究，在對課題所采用的方案進行詳細的研究后設(shè)計了具體的功能電路。(3)熟悉所選擇的各集成電路芯片并完成具體電路的設(shè)計、PCB板布局與模塊結(jié)構(gòu)設(shè)計，對各模塊電路進行了精心調(diào)試。(4)對系統(tǒng)的最終指標進行了測試，針對系統(tǒng)的不足，進行了分析并提出了一些改進的方法。第2章 系統(tǒng)總體方案的分析和設(shè)計2.1 DDS技術(shù)的基本原理

16、DDS的基本工作原理是在采樣時鐘信號的控制下，通過由頻率碼控制的相位累加器輸出相位碼，將存儲于只讀存儲器的波形量化采樣數(shù)據(jù)值按一定的規(guī)律讀出，經(jīng)D/A轉(zhuǎn)換和低通濾波后輸出正弦信號。其主要組成為：相位累加器、相位相加器、波形存儲器、數(shù)字相乘器和D/A轉(zhuǎn)換器。下面就AD9851如何實現(xiàn)正弦波和方波來介紹DDS的基本原理，如圖2-1所示。圖2-1中層虛線是一個完整的可編程DDS系統(tǒng)，外層虛線包含了AD9851的主要組成部分。AD9851含可編程DDS系統(tǒng)和高速比較器，能實現(xiàn)全數(shù)字編程控制的頻率合成?？删幊藾DS系統(tǒng)的核心是相位累加器，它由一個加法器和一個N位相位寄存器組成。每來一個外部參考時鐘，相位

17、寄存器便以步長M遞加。相位寄存器的輸出與相位控制字相加后可輸入到正弦查詢表地址上。正弦查詢表包含一個正弦波周期的數(shù)字幅度信息，每一個地址對應(yīng)正弦波中0°360°圍的一個相位點。查詢表把輸入地址的相位信息映射成正弦波幅度信號，然后驅(qū)動DAC以輸出模式量。相位寄存器每過2N/M個外部參考時鐘后返回到初始狀態(tài)一次，相位地正弦查詢表每一個循環(huán)也回到初始位置，從而使整個DDS系統(tǒng)輸出一個正弦波。輸出的正弦波周期To=Tc*2N/M，頻率fout=M*fc/2N，Tc、fc分別為外部參考時鐘的周期和頻率。AD9851采用32位的相位累加器將信號截斷成14位輸入到正弦查詢表，查詢表的輸出

18、再被截斷成10位后輸入到DAC，DAC再輸出兩個互補的電流。DAC滿量程輸出電流通過一個外接電阻RSET調(diào)節(jié)，調(diào)節(jié)關(guān)系為ISET=32(1.148V/RSET)，RSET的典型值是3.9k。將DAC的輸出經(jīng)低通濾波后接到AD9851部的高速比較器上即可直接輸出一個抖動很小的方波。AD9851在接上精密時鐘源和寫入頻率相位控制字之間后就可產(chǎn)生一個頻率和相位都可編程控制的模擬正弦波輸出，此正弦波可直接用作頻率信號源或經(jīng)部的高速比較器轉(zhuǎn)換為方波輸出。在125MHz的時鐘下，32位的頻率控制字可使AD9851的輸出頻率分辨率達0.0291Hz；并具有5位相位控制位，而且允許相位按增量180°

19、、90°、45°、22.5°、11.25°或這些值的組合進行調(diào)整。 圖2-1 AD9851的結(jié)構(gòu)框圖2.2 DDS的工作特點DDS的原理使其具備了以下優(yōu)良的工作特點:(1)頻率分辨率高如前所述，DDS的分辨率在fc固定時，取決于相位累加器的位數(shù)N，只要N取足夠大，理論上可以獲得相應(yīng)的頻率分辨精度，這在傳統(tǒng)的頻率合成方法上是難以實現(xiàn)的。(2)頻率變化速度快在DDS中，一個頻率的建立時間通常取決于濾波器的帶寬。其影響因素有部數(shù)控振蕩器的工藝結(jié)構(gòu)、數(shù)模變換與其它可能的信號處理步驟產(chǎn)生的時延，其中數(shù)字信號處理部分的時延與時鐘周期相關(guān)。由于DDS中無須相位反饋控制

20、，因而頻率建立與切換快并且與頻率分辨率、頻譜純度相互獨立。(3)易于實現(xiàn)各種數(shù)字調(diào)制由于DDS信號的頻率、相位、幅度均可由數(shù)字信號控制，所以可以通過預置部相位累加器的初始值來精確控制輸出信號，調(diào)幅時直接在ROM表輸出端對幅度進行控制，調(diào)相時在相位累加器輸出端直接加上調(diào)制信號即可，調(diào)頻可通過頻率控制字進行，在進行CHIRP調(diào)制時，也只需在頻率控制字前再加一個累加器即可。同時，DDS也非常易于實現(xiàn)如PSK、FSK等高精度的數(shù)字調(diào)制和正交調(diào)制。(4)集成度高DDS中除了濾波器以外，幾乎所有的部件都屬于數(shù)字信號處理部件，系統(tǒng)易于集成，功耗低，體積小，重量輕。2.3 系統(tǒng)設(shè)計原理本文提出的采用DDS作為

21、信號發(fā)生核心器件的全數(shù)控函數(shù)信號發(fā)生器設(shè)計方案，根據(jù)輸出信號波形類型可設(shè)置、輸出信號幅度和頻率可數(shù)控、輸出頻率寬等要求，選用了美國A/D公司的AD9851芯片，并通過單片機程序控制和處理AD9851的32位頻率控制字，再經(jīng)放大后加至以數(shù)字電位器為核心的數(shù)字衰減網(wǎng)絡(luò)，從而實現(xiàn)了信號幅度、頻率、類型以與輸出等選項的全數(shù)字控制。本系統(tǒng)主要由單片機、DDS直接頻率信號合成器、數(shù)字衰減電路、真有效值轉(zhuǎn)換模塊、A/D轉(zhuǎn)換模塊、數(shù)字積分選擇電路等部分組成。單片機AT89S52是整個系統(tǒng)關(guān)鍵部分，通過對鍵盤進行掃描讀入相位信息，經(jīng)轉(zhuǎn)換后輸出到芯片AD9851，輸出波形。鍵盤輸入的數(shù)字信息經(jīng)AT89S52控制的

22、LCD1602顯示。2.4 系統(tǒng)框圖分析和設(shè)計系統(tǒng)結(jié)構(gòu)組成如圖2-2所示，主要由單片機控制模塊、鍵盤與顯示模塊、數(shù)字合成模塊、濾波模塊與運放模塊。其中，信號產(chǎn)生由單片機控制模塊和數(shù)字合成模塊實現(xiàn)，鍵盤與顯示模塊則用來實現(xiàn)人機交互的功能，濾波模塊與運放模塊用來對信號進行后期處理。 AD9851LCD1602鍵盤單片機低通濾波器信號輸出 圖2-2 信號發(fā)生器系統(tǒng)框圖用戶從儀器面板上按鍵輸入命令，數(shù)據(jù)將顯示在字符型LCD上，并將命令傳輸?shù)絾纹瑱C，再由單片機控制DDS芯片輸出信號，并通過后級信號調(diào)理電路，最后輸出所需的信號。因為是可調(diào)控制，調(diào)節(jié)按鈕不僅可以輸出不同的波形，而且能增加和減小輸出波形的頻率

23、。第3章 系統(tǒng)的硬件設(shè)計因為本課題的功能電路與相關(guān)部件較多，為了便于研制期間的調(diào)試與最終成品的產(chǎn)業(yè)化，所以系統(tǒng)的最后實現(xiàn)采用了模塊化的思想，即先把各個相關(guān)的電路與部件做成相互獨立的分離模塊，而系統(tǒng)的功能則是通過各模塊間的級聯(lián)來完成的。下面將分別敘述各功能模塊與其中所用到的器件、電路以與在系統(tǒng)設(shè)計、調(diào)試過程中應(yīng)該注意的問題。3.1 穩(wěn)壓電源的設(shè)計單片機的+5v電源的獲得可通過直流電或者交流電獲得，通過直流電獲得可直接用電腦USB接口、干電池與DCDC的方式獲得，而本系統(tǒng)通過7805穩(wěn)壓電路將12V電壓轉(zhuǎn)換成5V直流電壓，輸出電壓穩(wěn)定，其最大輸出電流可為1A，能帶動一定的負載。3.1.1三端穩(wěn)壓集

24、成電路7805簡介電子產(chǎn)品中，常見的三端穩(wěn)壓集成電路有正電壓輸出的78 ×× 系列和負電壓輸出的79××系列。三端IC是指這種穩(wěn)壓用的集成電路，只有三條引腳輸出，分別是輸入端、接地端和輸出端。本系統(tǒng)需要使用+5v輸出作為單片機電源，故選用7805。用7805三端穩(wěn)壓IC來組成穩(wěn)壓電源所需的外圍元件極少，電路部還有過流、過熱與調(diào)整管的保護電路，使用起來可靠、方便，而且價格便宜。但要注意，其最大輸出電流為1.5A，因此在使用中要注意電路電流上限。7805的引腳圖為3-1，其電路圖為3-2。 3-1 7805引腳圖 3-2 7805電路圖 3.1.2 系統(tǒng)電源

25、電路設(shè)計12V的直流電源經(jīng)過濾波電路、7805穩(wěn)壓電路后輸出+5v直流電源，工作原理如圖 3-3：濾波+5v直流輸出7805穩(wěn)壓12V直流電源圖3-3 +5v電源工作原理圖在實際電路中，12V的直流電源需要在這里接一個100uF的電解電容。變壓器輸出端的12V電壓經(jīng)電容濾波，在電容C1兩端大約會有11V多一點的電壓，假如從電容兩端直接接一個負載，當負載變化或交流電源有少許波動都會使C1兩端的電壓發(fā)生較大幅度的變化，因此要得到一個比較穩(wěn)定的電壓，還需在這里接一個三端穩(wěn)壓模塊7805。由于7805的輸出端不能高于輸入端，所以用二極管加以保護。三端穩(wěn)壓器前后面各接一個104電容C1和C3，有濾波和阻

26、尼的作用。同時利用R1和發(fā)光二極管作為電源狀態(tài)指示燈，以便實時了解電源是否正常工作。系統(tǒng)電源電路如圖3-4所示。圖3-4 電源電路3.2 DDS芯片的選擇與與單片機之間的通信信號的產(chǎn)生與控制部分電路由DDS片AD9851與單片機AT89S52組成， 用戶通過鍵盤輸入的信號要求被AT89S52接收，并經(jīng)其處理后將計算出的控制字傳送給AD9851，由AD9851產(chǎn)生頻率幅度可控的信號。下面以AD9851芯片為中心加以討論。3.2.1 DDS芯片選擇與引腳圖本系統(tǒng)采用了美國模擬器件公司生產(chǎn)的高集成度產(chǎn)品 AD9851 芯片。AD9851 是在 AD9850 的基礎(chǔ)上，做了一些改進以后生成的具有新功能

27、的 DDS 芯片。AD9851 相對于 AD9850 的部結(jié)構(gòu)，只是多了一個 6 倍參考時鐘倍乘器，當系統(tǒng)時鐘為 180MHz 時，在參考時鐘輸入端，只需輸入 30MHz 的參考時鐘即可。AD9851 是由數(shù)據(jù)輸入寄存器、頻率/相位寄存器、具有 6 倍參考時鐘倍乘器的 DDS 芯片、10位的模/數(shù)轉(zhuǎn)換器、部高速比較器這幾個部分組成。其中具有 6 倍參考時鐘倍乘器的 DDS 芯片是由 32 位相位累加器、正弦函數(shù)功能查找表、D/A 變換器以與低通濾波器集成到一起。這個高速 DDS 芯片時鐘頻率可達 180MHz， 輸出頻率可達 70 MHz，分辨率為 0.04Hz。AD9851采用28引腳的SS

28、OP表面封裝，其引腳排列如圖3-5所示，各引腳定義如下：D0D7：8 位數(shù)據(jù)輸入口，可給部寄存器裝入 40 位控制數(shù)據(jù)。PGND：6 倍參考時鐘倍乘器地。PVCC：6 倍參考時鐘倍乘器電源。W-CLK：字裝入信號，上升沿有效。FQ-UD：頻率更新控制信號，時鐘上升沿確認輸入數(shù)據(jù)有效。FREFCLOCK：外部參考時鐘輸入。 CMOS/TTL 脈沖序列可直接或間接地加到 6 倍參考時鐘倍乘器上。在直接方式中，輸入頻率即是系統(tǒng)時鐘；在 6 倍參考時鐘倍乘器方式，系統(tǒng)時鐘為倍乘器輸出。 AGND：模擬地。AVDD：模擬電源(+5)。 DGND：數(shù)字地。 DVDD：數(shù)字電源(+5)。 RSET、DAC：

29、外部復位連接端。 VOUTN：部比較器負向輸出端。 VOUTP：部比較器正向輸出端。 VINN：部比較器的負向輸入端。 圖3-5 AD9851管腳示意圖VINP：部比較器的正向輸入端。DACBP：DAC 旁路連接端。 IOUTB： “互補”DAC 輸出。 IOUT：部 DAC 輸出端。 RESET：復位端。低電平清除 DDS累加器和相位延遲器為 0Hz 和 0 相位，同時置數(shù)據(jù)輸入為串行模式以與禁止 6 倍參考時鐘倍乘器工作。3.2.2 AD9851的串、并行通信AD9851的串行操作有兩種數(shù)據(jù)傳送方式，即從最高位開始傳送和從最低位開始傳送，這是由控制寄存器1的第8位來決定的。默認狀態(tài)為低電平

30、，此時先傳送最高位，若為高電平則先傳送最低位。串行操作的時序如圖3-6所示。 圖3-6 控制字串行輸入時序圖在串行輸入方式,W-CLK上升沿把25引腳的一位數(shù)據(jù)串行移入,當移動40位后,用一個FQ_UD脈沖即可更新輸出頻率和相位。圖3-7是相應(yīng)的控制字串行輸入的控制時序圖。AD9851的復位(RESET)信號為高電平有效,且脈沖寬度不小于5個參考時鐘周期。AD9851的參考時鐘頻率一般遠高于單片機的時鐘頻率, 因此AD9851的復位(RESET)端可與單片機的復位端直接相連。圖3-7 控制字并行輸入的時序圖在并行裝入方式中,通過8位總線D0-D7將可數(shù)據(jù)輸入到寄存器,在重復5次之后再在FQ-U

31、D上升沿把40位數(shù)據(jù)從輸入寄存器裝入到頻率/相位數(shù)據(jù)寄存器(更新DDS輸出頻率和相位),同時把地址指針復位到第一個輸入寄存器。接著在W-CLK的上升沿裝入8位數(shù)據(jù),并把指針指向下一個輸入寄存器,連續(xù)5個W-CLK上升沿后, W-CLK的邊沿就不再起作用,直到復位信號或FQ-UD上升沿把地址指針復位到第一個寄存器。3.3 單片機（AT89S52）控制電路AT89S52是一種低功耗、高性能CMOS8位微控制器，具有8K 在系統(tǒng)可編程Flash 存儲器。使用ATMEL公司高密度非易失性存儲器技術(shù)制造，與工業(yè)80C51 產(chǎn)品指令和引腳完全兼容。片上Flash允許程序存儲器在系統(tǒng)可編程，亦適于常規(guī)編程器

32、。在單芯片上，擁有靈巧的8 位CPU 和在系統(tǒng)可編程Flash，使得AT89S52為眾多嵌入式控制應(yīng)用系統(tǒng)提供高靈活、有效的解決方案。AT89S52具有以下標準功能：8k字節(jié)Flash、256字節(jié)RAM、32 位I/O 口線、看門狗定時器、2個數(shù)據(jù)指針、三個16 位定時器/計數(shù)器、一個6向量2級中斷結(jié)構(gòu)、全雙工串行口、片晶振與時鐘電路。另外，AT89S52 可降至0Hz 靜態(tài)邏輯操作，支持2種軟件可選擇節(jié)電模式。空閑模式下，CPU停止工作，允許RAM、定時器/計數(shù)器、串口、中斷繼續(xù)工作。掉電保護方式下，RAM容被保存，振蕩器被凍結(jié)，單片機一切工作停止，直到下一個中斷或硬件復位為止。一般單片機需

33、外接一個時鐘電路和一個復位電路，其設(shè)計為下：3.3.1 時鐘電路圖3-8 時鐘電路 XTAL1是片振蕩器的反相放大器輸入端，XTAL2則是輸出端，使用外部振蕩器時，外部振蕩信號應(yīng)直接加到XTAL1，而XTAL2懸空。部方式時，時鐘發(fā)生器對振蕩脈沖二分頻，如晶振為12MHz，時鐘頻率就為6MHz。晶振的頻率可以在1MHz-24MHz選擇。電容取30PF左右。AT89C52中有一個用于構(gòu)成部振蕩器的高增益反相放大器，引腳XTAL1和XTAL2分別是該放大器的輸入端和輸出端。這個放大器與作為反饋元件的片外石英晶體或者瓷諧振器一起構(gòu)成自激振蕩器。片外石英晶體或者瓷諧振器與電容C1、C2接在放大器的反饋

34、回路中構(gòu)成并聯(lián)振蕩電路。對外接電容C1、C2雖然沒有十分嚴格的要求，但電容容量的大小會輕微影響振蕩頻率的高低、振蕩器工作的穩(wěn)定性、起振的難易程序與溫度穩(wěn)定性，這里采用電容30pF，晶振采用11.0592MHz。3.3.2 復位電路 AT89C52的外部復位電路有上電自動復位和手動按鍵復位。上電復位電容充電來實現(xiàn)。手動按鍵復位又分為按鍵電平復位和按鍵脈沖復位。按鍵電平復位電路是在普通RC復位電路的基礎(chǔ)上接一個有下拉電阻100K、上拉電容10f接VCC,電源由開關(guān)接至復位腳（和上拉電容并聯(lián)），上拉電容支路負責在“上電”瞬間實施復位；開關(guān)通過100K下拉電阻分壓器，保證對單片機實施按鍵電平復位。電路

35、圖如下圖所示：圖3-9復位電路3.3.3 單片機控制電路圖 圖3-10 單片機控制電路原理圖P0口：P0口是一個8位漏極開路的雙向I/O口。作為輸出口，每位能驅(qū)動8個TTL邏輯電平。對P0端口寫“1”時，引腳用作高阻抗輸入。當訪問外部程序和數(shù)據(jù)存儲器時，P0口也被作為低8位地址/數(shù)據(jù)復用。在這種模式下，P0具有部上拉電阻。在flash編程時，P0口也用來接收指令字節(jié)；在程序校驗時，輸出指令字節(jié)。程序校驗時，需要外部上拉電阻。P1口：P1 口是一個具有部上拉電阻的8 位雙向I/O 口，P1 輸出緩沖器能驅(qū)動4個TTL邏輯電平。對P1 端口寫“1”時，部上拉電阻把端口拉高，此時可以作為輸入口使用。

36、作為輸入使用時，被外部拉低的引腳由于部電阻的原因，將輸出電流。此外，P1.0和P1.2分別作定時器/計數(shù)器2的外部計數(shù)輸入（P1.0/T2）和時器/計數(shù)器2的觸發(fā)輸入（P1.1/T2EX），在flash編程和校驗時，P1口接收低8位地址字節(jié)。P2 口：P2 口是一個具有部上拉電阻的8 位雙向I/O 口，P2 輸出緩沖器。能驅(qū)動4個TTL 邏輯電平。對P2 端口寫“1”時，部上拉電阻把端口拉高，此時可以作為輸入口使用。作為輸入使用時，被外部拉低的引腳由于部電阻的原因，將輸出電流。在訪問外部程序存儲器或用16位地址讀取外部數(shù)據(jù)存儲器（例如執(zhí)行MOVX DPTR）時，P2 口送出高八位地址。在這種應(yīng)

37、用中，P2口使用很強的部上拉發(fā)送1。在使用8位地址（如MOVX RI）訪問外部數(shù)據(jù)存儲器時，P2口輸出P2鎖存器的容。在flash編程和校驗時，P2口也接收高8位地址字節(jié)和一些控制信號。3.3.4 單片機與AD9851的接口單片機與AD9851的接口既可采用并行方式,也可采用串行方式,但為了充分發(fā)揮芯片的高速性能,應(yīng)在單片機資源允許的情況下盡可能選擇并行方式,本文重點介紹其并行方式的接口。P3.1 I/O方式并行接口I/ O方式的并行接口電路比較簡單,但占用單片機資源相對較多,圖3-11是I/O方式并行接口的電路圖,AD9851的數(shù)據(jù)線D0D7與P1口相連, FQ_UD和W_CLK分別與P2.

38、3(10引腳)和P2.4(11引腳)相連,所有的時序關(guān)系均可通過軟件控制實現(xiàn)。圖3.11 AT89S52與AD9851的電路連接圖3.4 液晶顯示模塊3.4.1 LCD1602的主要性能1602型LCD可以顯示2行16個字符，有8位數(shù)據(jù)總線D0D7和RS，R/W，EN三個控制端口，工作電壓為5V，并且具有字符對比度調(diào)節(jié)和背光功能6。1602型LCD的接口信號說明，如表3.1所示：表3.1 LCD1602接口說明編號符號引腳說明編號符號引腳說明1VSS電源地9D2Data I/O2VDD電源正極10D3Data I/O3VL液晶顯示偏壓信號11D4Data I/O4RS數(shù)據(jù)/命令選擇端（H/L）

39、12D5Data I/O5R/W讀寫選擇端（H/L）13D6Data I/O6E使能信號14D7Data I/O7D0Data I/O15BLA背光源正極8D1Data I/O16BLK背光源負極讀狀態(tài)：輸入：RS=L，RW=H，E=H輸出：D0D7=狀態(tài)字讀數(shù)據(jù)：輸入：RS=H，RW=H，E=H輸出：無寫指令：輸入：RS=L，RW=L，D0D7=指令碼，E=高脈沖 輸出：D0D7=數(shù)據(jù)寫數(shù)據(jù)：輸入：RS=H，RW=L，D0D7=數(shù)據(jù)，E=高脈沖 輸出：無3.4.2 LCD與單片機的連接圖3-12 LCD與單片機的接口電路在實際的接線中，1602的DB0DB7與89S52的P0口相接，RS與P

40、3.5相接，R/W與P3.6相接，E與P3.7相接。VL與地之間接一個10K的滑動變阻器來到1602初始顯示的調(diào)節(jié)。3.5 低通濾波器的設(shè)計為了使輸出的頻率不受外界和一些雜波的干擾，需用一個低通濾波器(LPF)濾除高次諧波。常用的濾波器的頻率響應(yīng)有三種:巴特沃斯型（Butterworth），切比雪夫型 (Chebyshev)和橢圓型 (Cauer)。其中巴特沃斯濾波器通帶最平坦，它的通帶沒有紋波，在靠近零頻處，有最平坦通帶，趨向阻帶時衰減單調(diào)增大，缺點是從通帶到阻帶的過渡帶最寬，對于帶外干擾信號的衰減作用最弱，過渡帶不夠陡峭，因此它適用于對通帶要求較高，而去除的頻率離通帶較遠的情況;切比雪夫濾

41、波器在通帶衰減在零值和一個上限值之間做等起伏變化，阻帶衰減單調(diào)增大，帶有起伏，但過渡帶比較陡峭;橢圓濾波器不僅通帶有起伏，阻帶也有起伏，而且過渡帶陡峭。比較起來，橢圓濾波器性能更好，本設(shè)計中采的是橢圓濾波器。具體電路圖如圖3-13所示。圖3-13 濾波電路第4章 信號發(fā)生器的軟件設(shè)計在應(yīng)用系統(tǒng)中，系統(tǒng)軟件的設(shè)計是建立在具體硬件電路基礎(chǔ)之上，根據(jù)系統(tǒng)功能要求可靠地實現(xiàn)系統(tǒng)的各種功能。好的軟件設(shè)計能夠充分發(fā)揮微控制器的運算和邏輯控制功能，從而提高儀器的精度和使用的方便性。4.1 程序流程圖通過程序預置頻率，并實現(xiàn)對頻率步進的控制，處理用戶由鍵盤鍵入的頻率值，判斷是否超出圍，生成頻率控制字，經(jīng)并行方

42、式送入DDS，合成用戶所需的頻率，并通過程序?qū)崿F(xiàn)頻率的顯示。程序流程圖如下： 圖4-1 程序流程圖4.2 鍵盤掃描流程圖圖4-2 按鍵1掃描流程圖如圖所示，鍵盤初始化后掃描鍵盤，依次掃描3個按鍵，每個按鍵都編有延時去抖的程序，如果1鍵按下，則LCD輸出sine、squrae、Train，而調(diào)用輸出各波形子程序。圖4-3 按鍵2、3的掃描流程圖如果2鍵按下，就可以根據(jù)LCD的現(xiàn)實程序，頻率依次減少。如果3鍵按下，則頻率減小。如果檢測3個鍵都沒按下則返回繼續(xù)檢測，而LCD不顯示也無波形輸出。4.3 LCD的顯示 圖4-4 1602的顯示流程圖本系統(tǒng)采用的1602的液晶顯示，可顯示兩行數(shù)據(jù)，每行16

43、個數(shù)據(jù)。首先根據(jù)其指令編碼對其進行初始化。但要注意，1602是一個慢顯示，所以對其讀寫數(shù)據(jù)需要一定的延時，以待其完全接收。在顯示時，首先根據(jù)其地址分配，設(shè)定第一行的起始位置，再顯示第一行的容。第二行顯示同理。第5章系統(tǒng)的仿真和調(diào)試在仿真過程中，由于在proteus元件庫中沒有AD9851芯片，也沒有其他的DDS芯片可以代替，所以在仿真過程中，我只做了LCD的顯示模塊的仿真，其仿真結(jié)果如下：開始仿真，按下按鍵1，LCD上第一行會顯示wave： 第二行會顯示f：圖5-1 仿真結(jié)果1依次按下按鍵1，LCD會顯示sine、squrae、train，并會顯示一個頻率。、圖5-2 仿真結(jié)果2控制按鍵2則可

44、以減小頻率。圖5-3 仿真結(jié)果3圖5-4 仿真結(jié)果4控制按鍵3則可以增加頻率。圖5-5 仿真結(jié)果5圖5-6 仿真結(jié)果6結(jié)論畢業(yè)設(shè)計完成的主要工作是完成單片機控制AD985產(chǎn)生3種波形信號，并能在LCD上顯示出相對應(yīng)的頻率，且使頻率在020MHz的圍能以1Hz為步長進行調(diào)整。通過搜集目前DDS技術(shù)的相關(guān)資料，了解國外DDS信號發(fā)生器的相關(guān)制作方法，并通過設(shè)計方案的比較，針對設(shè)計任務(wù)提出了可行方案。在設(shè)計方案中，結(jié)合單片機的功能特點與其控制特性，以單片機作為控制的核心，實現(xiàn)了單片機與個功能模塊的連接。根據(jù)設(shè)計方案，詳細地闡述了單片機的控制原理、AD9851與個功能模塊的使用方法，設(shè)計了相應(yīng)的硬件電

45、路和系統(tǒng)軟件，并且制作了相應(yīng)的系統(tǒng)Proteus仿真。結(jié)果表明，所設(shè)計的電路和軟件能完成基本的測試功能。本設(shè)計能實現(xiàn)以下功能：（1）LCD能正確的顯示sine、square、train與頻率。（2）能輸出波形較好的正弦波、方波和三角波。參考文獻1 抒珍,童子權(quán),任麗軍,小紅.DDS波形合成技術(shù)中低通橢圓濾波器的設(shè)計.理工大學學報,2004,92 偉. 基于AD9851芯片的信號發(fā)生器的研究. 大學，2002.43 王慶Protel99SE&DXP電路設(shè)計教程. 電子工業(yè)，20054 育才. MCS-51系列單片機與應(yīng)用（第4版）東南大學，20045 閻石. 數(shù)字電子技術(shù)基礎(chǔ)（第5版）.

46、清華大學，20056 譚浩強. C語言程序設(shè)計（第3版）.清華大學，20057 學堅、周斌. 微型計算機的原理與應(yīng)用. 清華大學，20028 胡偉、季曉衡單片機c程序設(shè)計與應(yīng)用實例人民郵電2003附錄附錄1 硬件原理圖附錄2 程序/-/ 程序 /-/# include <reg51.h># include <stdio.h># include <intrins.h>sbit ad9851_w_clk =P22; /P2.2口接AD9851的w_clk腳/PIN7sbit ad9851_fq_up =P21; /P2.1口接AD9851的fq_up腳/PIN8

47、sbit ad9851_rest =P20; /P2.0口接AD9851的rest腳/PIN12sbit ad9851_bit_data =P17; /P1.7口接AD9851的D7腳/PIN25/P1為8位數(shù)據(jù)口/*/ ad9851復位(并口模式) /-/void ad9851_reset()ad9851_w_clk=0;ad9851_fq_up=0;/rest信號ad9851_rest=0;ad9851_rest=1;ad9851_rest=0;/*/ ad9851復位(串口模式) /-/void ad9851_reset_serial()ad9851_w_clk=0;ad9851_fq_

48、up=0;/rest信號ad9851_rest=0;ad9851_rest=1;ad9851_rest=0;/w_clk信號ad9851_w_clk=0;ad9851_w_clk=1;ad9851_w_clk=0;/fq_up信號ad9851_fq_up=0;ad9851_fq_up=1;ad9851_fq_up=0;/*/ 向ad9851中寫命令與數(shù)據(jù)(并口) /-/void ad9851_wr_parrel(unsigned char w0,double frequence)unsigned char w;long int y;double x;/計算頻率的HEX值x=4294967295

49、/180;/適合180M晶振/180為最終時鐘頻率（或30M六倍頻）/如果時鐘頻率不為180MHZ，修改該處的頻率值，單位MHz ！frequence=frequence/1000000;frequence=frequence*x;y=frequence;/寫w0數(shù)據(jù)w=w0; P1=w; /w0ad9851_w_clk=1;ad9851_w_clk=0;/寫w1數(shù)據(jù)w=(y>>24);P1=w; /w1ad9851_w_clk=1;ad9851_w_clk=0;/寫w2數(shù)據(jù)w=(y>>16);P1=w; /w2ad9851_w_clk=1;ad9851_w_clk=0

50、;/寫w3數(shù)據(jù)w=(y>>8);P1=w; /w3ad9851_w_clk=1;ad9851_w_clk=0;/寫w4數(shù)據(jù)w=(y>>=0);P1=w; /w4ad9851_w_clk=1;ad9851_w_clk=0;/移入始能ad9851_fq_up=1;ad9851_fq_up=0;/*/ 向ad9851中寫命令與數(shù)據(jù)(串口) /-/void ad9851_wr_serial(unsigned char w0,double frequence)unsigned char i,w;long int y;double x;/計算頻率的HEX值x=4294967295/

51、180;/適合180M晶振/180為最終時鐘頻率（或30M六倍頻）/如果時鐘頻率不為180MHZ，修改該處的頻率值，單位MHz ！frequence=frequence/1000000;frequence=frequence*x;y=frequence;/寫w4數(shù)據(jù)w=(y>>=0);for(i=0;i<8;i+)ad9851_bit_data=(w>>i)&0x01;ad9851_w_clk=1;ad9851_w_clk=0;/寫w3數(shù)據(jù)w=(y>>8);for(i=0;i<8;i+)ad9851_bit_data=(w>>

52、i)&0x01;ad9851_w_clk=1;ad9851_w_clk=0;/寫w2數(shù)據(jù)w=(y>>16);for(i=0;i<8;i+)ad9851_bit_data=(w>>i)&0x01;ad9851_w_clk=1;ad9851_w_clk=0;/寫w1數(shù)據(jù)w=(y>>24);for(i=0;i<8;i+)ad9851_bit_data=(w>>i)&0x01;ad9851_w_clk=1;ad9851_w_clk=0;/寫w0數(shù)據(jù)w=w0; for(i=0;i<8;i+)ad9851_bit_data=(w>>i)&0x01;