基于USB和FPGA技術(shù)的高性能數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)_圖文

1、南京理工大學(xué)碩士學(xué)位論文基于USB和FPGA技術(shù)的高性能數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)姓名:徐鈞申請(qǐng)學(xué)位級(jí)別:碩士專業(yè):通信與信息系統(tǒng)指導(dǎo)教師:徐天成20070601 圖1.1NI公司的USB數(shù)據(jù)采集產(chǎn)品近年來國(guó)內(nèi)有很多公司像北京中泰研創(chuàng)科技有限公司,成都中科動(dòng)態(tài)儀器有限公司等都相繼推出了USB數(shù)據(jù)采集卡,但這些產(chǎn)品多是基于USBl.1協(xié)議規(guī)范,其數(shù)據(jù)傳輸速度遠(yuǎn)低于基于USB2.0協(xié)議規(guī)范的數(shù)據(jù)采集卡,因此也制約了這些產(chǎn)品的采集速度。目前國(guó)內(nèi)對(duì)USB接口開發(fā)應(yīng)用的廣度和深度還遠(yuǎn)遠(yuǎn)不如傳統(tǒng)的串口或并口,其應(yīng)用主要局限于開發(fā)一些標(biāo)準(zhǔn)的PC機(jī)外圍設(shè)備,如u盤、鼠標(biāo)、鍵盤等。這主要是由于作為一個(gè)新標(biāo)準(zhǔn),USB

2、規(guī)范較為復(fù)雜,應(yīng)用開發(fā)人員還不是很了解,相應(yīng)的技術(shù)支持和參考設(shè)計(jì)資源比較少,要把USB接口作為PC機(jī)的一個(gè)通用I/O接口使用具有一定的軟硬件開發(fā)難度?？偟膩碚f,目前國(guó)內(nèi)對(duì)USB數(shù)據(jù)采集設(shè)備的研制已經(jīng)取得了可喜的發(fā)展,但是與國(guó)外的情況相比,在開發(fā)應(yīng)用的廣度和深度方面,還有一段距離,現(xiàn)場(chǎng)數(shù)據(jù)采集要求比較高的場(chǎng)合多是采用國(guó)外產(chǎn)品。因此,隨著計(jì)算機(jī)對(duì)USB接口的普及和實(shí)際應(yīng)用中對(duì)數(shù)據(jù)采集卡要求的提高,利用USB 2.0協(xié)議規(guī)范開發(fā)出符合多種場(chǎng)合要求的數(shù)據(jù)采集系統(tǒng),以及此領(lǐng)域內(nèi)先進(jìn)產(chǎn)品的國(guó)產(chǎn)化等都成了亟待解決的現(xiàn)實(shí)問題。1.5研究任務(wù)本文在研究了USB總線技術(shù)的基礎(chǔ)上,詳細(xì)介紹了一個(gè)基于USB和FPFA

3、技術(shù)的數(shù)據(jù)采集系統(tǒng),包括硬件設(shè)計(jì)、固件設(shè)計(jì)、設(shè)備驅(qū)動(dòng)程序設(shè)計(jì)和主機(jī)應(yīng)用程序設(shè)計(jì)。各章節(jié)的安排如下:第一章介紹了本課題的研究背景、USB技術(shù)、FPC3A技術(shù)、國(guó)內(nèi)外研究現(xiàn)狀等內(nèi)容;第二章給出了具體的硬件設(shè)計(jì),其中包括A/D轉(zhuǎn)換、USB接口芯片、FPGA控 碩士論文基于USB和FPGA技術(shù)的高性能數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)8051固件在電氣上斷開FX2設(shè)備與USB總線的連接。以上的過程,稱為“FX2的枚舉”。(2FX2的重枚舉:因?yàn)镃ypress公司的EZ-USB2100系列、FX系列和FX2系列具有軟特性,即其程序代碼和數(shù)據(jù)都可存儲(chǔ)在內(nèi)部的RAM中,這些代碼可以通過USB接口從主杌下載,所以它能在許

4、多不同的USB設(shè)備中表現(xiàn)出共性。當(dāng)插上外圍設(shè)備時(shí),設(shè)備首先通過USB總線下的是-8051的固件和設(shè)備描述符。.下載完成后,當(dāng)下一次設(shè)備訪問時(shí),該設(shè)備就作為信息中所定義的完全不同的USB外設(shè)來處理。這兩步的過程稱為“重枚舉”。2.4FlGAAltera Cyclone II采用全銅層、低K值、1.2伏SRAM工藝設(shè)計(jì),裸片尺寸被盡可能最小化。采用300毫米晶圓,以TSMC成功的90rim工藝技術(shù)為基礎(chǔ),Cyclone II器件提供了4,608到68,416個(gè)邏輯單元(LE,并具有一整套最佳的功能,包括嵌入式18比特X18比特乘法器、專用外部存儲(chǔ)器接口電路、4kbit嵌入式存儲(chǔ)器塊、鎖相環(huán)(PLL

5、和高性能FO標(biāo)準(zhǔn)。Cyclone II器件擴(kuò)展了FPGA在低成本、大批量應(yīng)用領(lǐng)域的影響力,延續(xù)了第一代Cyclone器件系列的成功。2.4.1Cyclone II架構(gòu)II架構(gòu)包含超過68K個(gè)縱向排列邏輯單元(LE、嵌入式存儲(chǔ)器塊、嵌Cyclone入式乘法器和鎖相環(huán)(PLL,它們被FO單元(IOE包圍在中間(見圖2,9。CycloneII FPGA內(nèi)的布線結(jié)構(gòu)得到了增強(qiáng)以提高效率。邏輯陣列塊(LAB包含16個(gè)邏輯單元(LE替代最初Cyclone系列中的10個(gè)LB。對(duì)于90nm技術(shù),布線延時(shí)遠(yuǎn)大于LE的延時(shí)。擁有16個(gè)LE的LAB,布線減少,性能相應(yīng)地提高。 嵌入式乘法器:14 了時(shí)序問題和整體電

6、路板板面設(shè)計(jì)。Cyclone II PLL提供了經(jīng)濟(jì)的時(shí)序控制方案。圖2.10描述了Cyclone II PLL的原理框圖,表23描述了Cyclone II PLL的特性。 圖2.10Cyclone器件的PLL原理框圖表2.3Cyclone lI PLL的特性特性PLL支持輸入時(shí)鐘頻率1l一31l塒z輸出時(shí)鐘頻率10400塒z外部輸出管腳的時(shí)鐘頻率10200姍z時(shí)鐘倍頻和分頻皿/(n x postscale計(jì)數(shù)器(1相移增量粒度125一ps(2,(3可編程占空比支持、可編程帶寬支持?jǐn)U頻支持輸入時(shí)鐘的擴(kuò)頻內(nèi)部時(shí)鐘輸出數(shù)3外部時(shí)鐘輸出數(shù)一個(gè)差分或單端輸入時(shí)鐘和外部時(shí)鐘輸出LvTTL,Lv刪0S,2

7、.5/1.8/1.5v,3.3-v PcI,SSTL-2Class I&II。i/o標(biāo)準(zhǔn)支持SSTL-3Class I&II,LvDs,HSTL,PcI一【.LYPECL表2.3注釋:(1m計(jì)數(shù)器和post-們,ale計(jì)數(shù)器的范圍從l到32.n計(jì)數(shù)器的范圍從l到4。(2最小相移由VCO周期除以8決定.(3對(duì)于相位的增量黻,對(duì)于所有能夠移相輸出的頻率。Cyclone器件的增量粒度為最小450。更小的增量粒度由頻率和分頻參數(shù)決定。高性能的I/O標(biāo)準(zhǔn):Cyclone Il器件支持大范圍的單端和差分I/o標(biāo)準(zhǔn)。如支持最高805Mbps(接收端和622Mbps(發(fā)送端的LVDS I,O標(biāo)

8、準(zhǔn)。每個(gè)IOE包含3個(gè)寄存器,用于實(shí)現(xiàn)雙倍數(shù)據(jù)速率應(yīng)用,以及其他I/O特性如可編程驅(qū)動(dòng)強(qiáng)度、總線保持和可編程16 由于USB接口控制芯片的輸出時(shí)鐘是48MHz的,而數(shù)據(jù)采集芯片的工作的時(shí)鐘是16MHz的,所以FPGA首先用其內(nèi)部的鎖相環(huán)實(shí)現(xiàn)一個(gè)三分頻。使兩邊的芯片分別在其要求的時(shí)鐘頻率下工作。圖2.13為三分頻前后兩時(shí)鐘的仿真圖。 圖2.13為三分頻前后兩時(shí)鐘的仿真圖由于系統(tǒng)要求計(jì)算機(jī)每次給一個(gè)采樣命令,數(shù)據(jù)采樣芯片就三通道同時(shí)以100KSPS的采樣率采1024個(gè)點(diǎn),然后每個(gè)通道的數(shù)據(jù)分開,分別通過USB接口控制芯片傳給主機(jī),所以FPGA要利用記數(shù)器實(shí)現(xiàn)每收到一個(gè)采開始信號(hào)"CTL0

9、,就以10嵴的間隔連續(xù)產(chǎn)生1024個(gè)信號(hào)去控制數(shù)據(jù)采集芯片的CONVST引腳,使其對(duì)每個(gè)通道都連續(xù)采1024個(gè)點(diǎn)。圖2.14為CTL0信號(hào)和CONVST信號(hào)的時(shí)序仿真圖。 圖2.14CTL0信號(hào)和CONVST信號(hào)的時(shí)序仿真圖由于數(shù)據(jù)采集芯片的1024個(gè)采樣點(diǎn)不是連續(xù)給出的且各通道的數(shù)據(jù)串在一起,圖2.15給出了該芯片的數(shù)據(jù)讀出時(shí)序,圖中的三個(gè)數(shù)據(jù)分別屬于三個(gè)不同的通道。 2.15MAXl25的數(shù)據(jù)讀出時(shí)序而USB接口控制芯片對(duì)數(shù)據(jù)卻要求連續(xù)寫入且要求各個(gè)通道的數(shù)據(jù)分開,圖2.16給出了該芯片的寫入時(shí)序,圖中的數(shù)據(jù)屬于同一通道。另外,數(shù)據(jù)采集芯片讀出的 圖2.16USB接口芯片的寫入時(shí)序數(shù)據(jù)是1

10、4位的,而USB接口控制芯片寫入的數(shù)據(jù)是16位的。所以FPGA首先要利用其內(nèi)部的嵌入式存儲(chǔ)器塊做成三個(gè)寄存器,當(dāng)14位數(shù)據(jù)傳過來以后,對(duì)其高位進(jìn)行添0,使其變成16位數(shù)據(jù),然后分別存儲(chǔ)在三個(gè)寄存器中。當(dāng)1024個(gè)點(diǎn)全部存完以后,發(fā)給USB接口控制芯片一個(gè)完成信號(hào)RDY0,這時(shí)USB接口控制芯片就開始連續(xù)的驅(qū)動(dòng)讀信號(hào)crLl,把三個(gè)寄存器里的數(shù)據(jù)分別讀出。除以上要完成的功能外,FPGA還必須完成數(shù)據(jù)采集芯片的寫入和讀出控制,就是完成如圖2.3所示的邏輯要求。特別是寫入的時(shí)候,當(dāng)USB接口控制芯片給一個(gè)寫入信號(hào)CTL2后,FPGA要把一個(gè)16位數(shù)據(jù)的低4位傳給數(shù)據(jù)采集芯片的D0 D3,并控制其寫入

11、,完成后返回一個(gè)信號(hào)RDY2。2.5電源管理芯片19 碩士論文基于USB和FPGA技術(shù)的高性能數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn) 圖3.3GPIF Designer的設(shè)置面板單字節(jié)寫波形反映了在狀態(tài)so驅(qū)動(dòng)數(shù)據(jù)總線,同時(shí)GPIF發(fā)出寫信號(hào)WR,將數(shù)據(jù)寫到FPGA中。在此波形圖中,狀態(tài)s1是一個(gè)DP(決定點(diǎn)狀態(tài),當(dāng)GPIF 采樣到READY2信號(hào)有效時(shí),表示數(shù)據(jù)已經(jīng)寫入FPGA,則波形將由狀態(tài)S1導(dǎo)入到空閑(IDLE狀態(tài)s7,從而結(jié)束這個(gè)單字節(jié)寫波形。碩士論文基于USB和FPGA技術(shù)的高性能數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn) 圖3.4單字節(jié)寫波形FIFO讀波形反映了在狀態(tài)S0,GPIF發(fā)出讀FPGA中的數(shù)據(jù)的控制信號(hào)(

12、RD,通知FPGA將數(shù)據(jù)傳到數(shù)據(jù)總線FD15.0】,在狀態(tài)S1數(shù)據(jù)被驅(qū)動(dòng)到總線上,接著被讀到USB接口控制芯片中。此波形圖中,狀態(tài)s1指定為DP(決定點(diǎn)狀態(tài),當(dāng)GPIF采樣到READYl信號(hào)有效,表示FPGA中的數(shù)據(jù)還沒有讀完,則波形將由狀態(tài)sl導(dǎo)入到狀態(tài)sO,接著讀下一個(gè)數(shù)據(jù),反之,此波形的狀態(tài)將由s1導(dǎo)入到空閑(DLE狀態(tài)s7,結(jié)束此次FIFO讀波形。碩士論文基于USB和FPGA技術(shù)的高性能數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn) 圖3.5FIFO讀波形3.3固件的下載對(duì)編譯好的固件代碼,Cypress為USB總線設(shè)備開發(fā)者提供了兩種方法向EZ USB FX2芯片下載8051固件代碼:(1主機(jī)通過軟件下載固

13、件。從主機(jī)上下載8051固件代碼,為用戶提供了很大的靈活性。這種方法充分利用EZ USB內(nèi)部的8KRAM來裝載8051代碼和數(shù)據(jù)。由于EZ USB具有重新枚舉的能力,設(shè)備描述符和8051程序代碼都能從主機(jī)中的磁盤文件下載。(2EEPROM通過J2C口來下載固件。EZ USB支持外部EEPROM通過,2C 總線來下載固件,這種方式使開發(fā)者可以從外圍硬件來下載8051程序代碼。其固件下載工作過程如下:如果沒有檢測(cè)到片外存儲(chǔ)器(包括片外EPROM、EEIsROM、FLASH等,或者檢測(cè)到有EEPROM連接到,2C總線,但首字節(jié)不是0xC0或0xC2(只有首字節(jié)為0xC0或0xC2時(shí),EEPROM中的

14、數(shù)據(jù)才被認(rèn)為是有效的,CY7C68013將枚舉為默認(rèn)的USB設(shè)備,用芯片內(nèi)部存儲(chǔ)的描述符完成與主機(jī)的交互。 態(tài)連接庫(kù)文件的名字和路徑。第二個(gè)參數(shù)“函數(shù)名”是連接庫(kù)中要調(diào)用的函數(shù)名稱。第三個(gè)參數(shù)“線程”是線程安全選擇,如果編譯生成的DU是線程安全的(即能同時(shí)為其他程序調(diào)用,則選擇“重入”選項(xiàng),否則,選“在UI線程中運(yùn)行”。第四個(gè)參數(shù)“調(diào)用規(guī)范”可選擇“c”或“stdcall”,該項(xiàng)的選擇應(yīng)與用c+語言編寫的動(dòng)態(tài)庫(kù)的編譯模式相一致。如果c+的調(diào)用方式為cxtern"C”那么“調(diào)用規(guī)范”的選項(xiàng)為“C”,如果調(diào)用方式為e'4tem則“調(diào)用規(guī)范”的選項(xiàng)為默認(rèn)值“stdcall”,否則會(huì)發(fā)生不可預(yù)見的錯(cuò)誤而退出程序,接下來還需配置一下參數(shù)名稱、參數(shù)類型;然后單擊“確定”返回LabVIEW的流程圖巽面。.我們會(huì)發(fā)現(xiàn),“調(diào)用庫(kù)函數(shù)節(jié)點(diǎn)”已經(jīng)根據(jù)剛剛配宣的參數(shù)個(gè)數(shù)和數(shù)據(jù)類型設(shè)置好了輸入輸出