基于CycloneⅢ系列EP3C25F324C8應(yīng)用QuartusⅡ開(kāi)發(fā)多功能數(shù)字鐘EDA論文

1、 . . . 南 京 理 工 大 學(xué)EDA設(shè)計(jì)論文作 者:學(xué) 號(hào)：學(xué)院(系):專業(yè):題 目:基于Cyclone系列EP3C25F324C8應(yīng)用Quartus開(kāi)發(fā)多功能數(shù)字鐘指導(dǎo)者：(姓 名) (專業(yè)技術(shù)職務(wù))評(píng)閱者：(姓 名) (專業(yè)技術(shù)職務(wù))2010 年 5 月29 / 34課程設(shè)計(jì)論文中文摘要本實(shí)驗(yàn)是基于基于Cyclone系列EP3C25F324C8應(yīng)用利用Quartus軟件進(jìn)行多功能數(shù)字鐘的實(shí)現(xiàn)，結(jié)合硬件資源和軟件資源的分配關(guān)系，利用目前已經(jīng)掌握的知識(shí)設(shè)計(jì)了多功能的數(shù)字鐘，該數(shù)字鐘具有能進(jìn)行正常的時(shí)、分、秒計(jì)時(shí)功能，并且該系統(tǒng)具有計(jì)數(shù)保持功能，計(jì)數(shù)清零功能，系統(tǒng)的較分較時(shí)功能，整點(diǎn)報(bào)時(shí)功

2、能，任意設(shè)定時(shí)間的鬧鐘功能，還有就是萬(wàn)年歷功能?？梢哉f(shuō)基本涵蓋了數(shù)字鐘的所有功能。本論文從數(shù)字鐘的基本工作原理出發(fā)，分析電路的工作原理，通過(guò)硬件原理圖的繪制，利用Quartus軟件實(shí)現(xiàn)了在SmartSOPC實(shí)驗(yàn)系統(tǒng)的平臺(tái)下的設(shè)計(jì)，仿真和下載調(diào)試。并且本文還給出了在進(jìn)行設(shè)計(jì)的過(guò)程中容易犯的一些問(wèn)題與指出了關(guān)于軟件與電路原理設(shè)計(jì)過(guò)程中的致命的細(xì)節(jié)問(wèn)題，對(duì)以后的電路設(shè)計(jì)具有一定的指導(dǎo)意義。關(guān)鍵詞多功能數(shù)字鐘整點(diǎn)報(bào)時(shí) 鬧鐘 萬(wàn)年歷課程設(shè)計(jì)論文外文摘要Title The Design Of Multi-function Digital Clock Basedon Cyclone Series EP3C2

3、5F324C8 Using Quartus AbstractThe experiment is based on Cyclone Series EP3C25F324C8 using Quartus to design the multi-function digital clock, considering hardware and software resources provided.With the help of the knowledge I got, the designed multi-function digital clock has all of the functions

4、 ofa digital clock,includingthe hours, minutes, seconds timer function, and the system can also be keeped and clearedat any time. Moreover, the hour and minute can be adjusted to any wanted time and can be set to alarm at any time if you want.Most of all, the calendar function is also designed. This

5、 paper is mainly concerned about the detailed design procedure beginning with the basic principle of the circuit works and the hardware schematic drawing, finallyfinishing the simulation and debuggingusing Quartus software in SmartSOPC experimental platform. In addition, the details that may otherwi

6、se be fatal to the system design is also given during the course of circuit design process, which actually has a certain significancein later design. Keywords Multi-function digital clock.Hourly chime function. Alarm at any time. Calendar目 錄1 引言 12 系統(tǒng)的總體設(shè)計(jì) 12.1 系統(tǒng)總體功能 12.2 系統(tǒng)的工作原理 23 系統(tǒng)的詳細(xì)設(shè)計(jì) 33.1 總體

7、模塊介紹 33.2 各個(gè)子模塊的詳細(xì)設(shè)計(jì)33.2.1 48MHz的分頻模塊43.2.2 基本數(shù)字鐘計(jì)數(shù)模塊63.2.3 快速校分較時(shí)清零與保持模塊73.2.4 整點(diǎn)報(bào)時(shí)模塊83.2.5 LED動(dòng)態(tài)顯示模塊103.2.6 鬧鈴模塊 123.2.7 萬(wàn)年歷模塊 153.2.8 開(kāi)關(guān)復(fù)用的邏輯控制 213.3 各子模塊調(diào)試與聯(lián)調(diào)設(shè)計(jì) 233.3.1 各子模塊下載調(diào)試 233.3.2 各子模塊聯(lián)調(diào)思想設(shè)計(jì) 254 系統(tǒng)設(shè)計(jì)與調(diào)試中的問(wèn)題265 心得與體會(huì)27結(jié)論 29致 29參考文獻(xiàn) 291 引言隨著大規(guī)模集成電路技術(shù)和計(jì)算機(jī)技術(shù)的不斷發(fā)展在涉與通信、國(guó)防、工業(yè)自動(dòng)化、計(jì)算機(jī)應(yīng)用儀器儀表等領(lǐng)域的電子系

8、統(tǒng)設(shè)計(jì)工作中，現(xiàn)場(chǎng)可編程陣列FPGA技術(shù)正以驚人的速度上升.電子類新技術(shù)項(xiàng)目的開(kāi)發(fā)也更多地依賴于FPGA技術(shù)的應(yīng)用,電子產(chǎn)品、計(jì)算機(jī)和CPU的設(shè)計(jì)進(jìn)人了一個(gè)全新的時(shí)代.EDA技術(shù)是伴隨著計(jì)算機(jī)、集成電路、電子系統(tǒng)設(shè)計(jì)的發(fā)展而發(fā)展起來(lái)的，現(xiàn)今電子設(shè)計(jì)是以大規(guī)?？删幊踢壿嬈骷樵O(shè)計(jì)載體，硬件描述語(yǔ)言為系統(tǒng)邏輯描述，以計(jì)算機(jī)、大規(guī)?？删幊踢壿嬈骷拈_(kāi)發(fā)軟件與實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)為設(shè)計(jì)工具，通過(guò)有關(guān)的開(kāi)發(fā)軟件,運(yùn)用自頂而下的層次化設(shè)計(jì)方法完成用軟件方式設(shè)計(jì)的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯、邏輯化簡(jiǎn)、邏輯分割、邏輯綜合與優(yōu)化，邏輯布局布線、邏輯仿真、直至對(duì)特定芯片的適配編譯、邏輯映射編程下載等，最終形成集成電子系

9、統(tǒng)或?qū)Ｓ眉尚酒囊婚T新技術(shù).電子工程師們從事電子產(chǎn)品設(shè)計(jì)時(shí)，要求能夠充分利用EDA技術(shù)，使用計(jì)算機(jī)仿真軟件對(duì)電路、信號(hào)與系統(tǒng)進(jìn)行輔助分析，優(yōu)化電路設(shè)計(jì)，從而提高開(kāi)發(fā)產(chǎn)品進(jìn)程與設(shè)計(jì)人員的工作效率.本數(shù)字鐘的系統(tǒng)設(shè)計(jì)采用自頂而下的層次化設(shè)計(jì)方法，運(yùn)用Quartus軟件進(jìn)行系統(tǒng)的設(shè)計(jì)與調(diào)試，提高了設(shè)計(jì)的效率，縮短了設(shè)計(jì)時(shí)間。2 系統(tǒng)的總體設(shè)計(jì)2.1 系統(tǒng)總體功能本文采用自頂向下的設(shè)計(jì)方法，借助于Quartus軟件進(jìn)行多功能數(shù)字鐘的設(shè)計(jì)，系統(tǒng)的設(shè)計(jì)先從總體方案入手，然后就各個(gè)子模塊進(jìn)行系統(tǒng)的詳細(xì)設(shè)計(jì)，接著進(jìn)行系統(tǒng)各個(gè)子模塊的調(diào)試，最后進(jìn)行各個(gè)子模塊的聯(lián)調(diào)。運(yùn)用SmartSOPC實(shí)驗(yàn)系統(tǒng)的資源，最終實(shí)

10、現(xiàn)了系統(tǒng)方案。該系統(tǒng)所具有的功能如下u 能進(jìn)行正常的時(shí)、分、秒計(jì)時(shí)功能u 分別由六個(gè)數(shù)碼管顯示時(shí)分秒的計(jì)時(shí)u 系統(tǒng)就有保持，清零，校分，校時(shí)u 整點(diǎn)報(bào)時(shí)u 任意時(shí)間設(shè)置鬧鈴u 萬(wàn)年歷功能下面給出系統(tǒng)的總體框圖2.2 系統(tǒng)的工作原理該數(shù)字鐘系統(tǒng)的設(shè)計(jì)是借助于現(xiàn)有的SmartSOPC實(shí)驗(yàn)系統(tǒng)平臺(tái)進(jìn)行設(shè)計(jì)的，系統(tǒng)的時(shí)鐘是固定的48MHz,所以要進(jìn)行使用必須進(jìn)行系統(tǒng)的時(shí)鐘分頻的工作。從下面的分析可以得知系統(tǒng)工作所需要的所有頻率為1Hz,2Hz,2000Hz,4000Hz。要實(shí)現(xiàn)上述所說(shuō)的所有功能，計(jì)數(shù)模塊是基礎(chǔ)，涉與到秒的模60，分的模60，小時(shí)的模24，萬(wàn)年歷的模28，模30，模31，模12。具有最

11、基本的分配和計(jì)數(shù)模塊之后，其他的功能只是在這個(gè)基礎(chǔ)上進(jìn)行一系列的邏輯控制運(yùn)算。為把結(jié)果顯示出來(lái)，考慮用動(dòng)態(tài)顯示的技術(shù)實(shí)現(xiàn)LED管子的點(diǎn)亮。具體的工作過(guò)程如下：1 有具體的分頻電路分的所需要的所有頻率。2 計(jì)數(shù)模塊計(jì)數(shù)3 兩個(gè)開(kāi)關(guān)控制在數(shù)字鐘的計(jì)數(shù)功能，鬧鈴界面，萬(wàn)年歷界面之間進(jìn)行切換。4 若為數(shù)字鐘的技術(shù)功能，則顯示現(xiàn)在的計(jì)數(shù)值，即顯示時(shí)間。5 若為鬧鈴功能，則切換到設(shè)定鬧鈴的界面進(jìn)行鬧鈴時(shí)間的設(shè)定。6 若為萬(wàn)年歷功能，則切換顯示日期。7 在整系統(tǒng)的運(yùn)行過(guò)程中，還必須通過(guò)開(kāi)關(guān)來(lái)控制系統(tǒng)的時(shí)鐘保持，時(shí)鐘清零，時(shí)鐘快速校分，校時(shí)，和整點(diǎn)報(bào)時(shí)邏輯的設(shè)計(jì)。下面舉給出系統(tǒng)的詳細(xì)工作框圖：3. 系統(tǒng)的詳細(xì)

12、設(shè)計(jì)3.1總體模塊介紹關(guān)于該系統(tǒng)的各個(gè)模塊，從上述的功能介紹可以很清楚的知道，并且系統(tǒng)的詳細(xì)設(shè)計(jì)涉與到各個(gè)子模塊的詳細(xì)設(shè)計(jì)，其中涉與到的模塊如下：u 48MHz的分頻模塊u 基本數(shù)字鐘計(jì)數(shù)模塊u 快速校分較時(shí)與保持模塊u 整點(diǎn)報(bào)時(shí)模塊u LED動(dòng)態(tài)顯示模塊u 鬧鈴模塊u 萬(wàn)年歷模塊3.2各個(gè)子模塊的詳細(xì)設(shè)計(jì)3.2.1 48MHz的分頻模塊該模塊的設(shè)計(jì)是整個(gè)系統(tǒng)設(shè)計(jì)的重中之重，可以說(shuō)是設(shè)計(jì)中的核心部分了，因?yàn)樗衅骷墓ぷ鲿r(shí)鐘都是以這個(gè)為標(biāo)準(zhǔn)運(yùn)行的，所以分頻模塊設(shè)計(jì)的好壞關(guān)乎到這個(gè)系統(tǒng)工作的性能。下面詳細(xì)介紹分配的設(shè)計(jì)過(guò)程首先考慮到系統(tǒng)所能提供的固定時(shí)鐘模塊是48MHz，要想得到上述所論述的1H

13、z,2Hz,2000Hz,4000Hz.就必須將48MHz的時(shí)鐘頻率進(jìn)行48000000分頻，24000000分頻，24000分頻，12000分頻。所以我們需要進(jìn)行最多48000000分頻，在48000000分頻的過(guò)程中進(jìn)行其他要求分頻數(shù)比較小的功能，這樣就能比較好的實(shí)現(xiàn)所有頻率的獲得。14000Hz 設(shè)計(jì)設(shè)計(jì)思想就是，最終總共的分頻數(shù)是48000000次分頻，為獲得4000Hz的頻率，必須首先進(jìn)行12000的分頻，12000的分頻用來(lái)實(shí)現(xiàn)，同時(shí)可以將分頻小子模塊進(jìn)行封裝成一個(gè)單獨(dú)的模塊，以便后面繼續(xù)調(diào)用。其中2分頻可以用一個(gè)T觸發(fā)器來(lái)進(jìn)行2分頻，如下所示：其中6分頻的設(shè)計(jì)需要注意的是由于48

14、MHz的頻率非常的高，所以為保證后面所設(shè)計(jì)的電路能捕捉到6分頻之后所得到的分頻脈沖，就必須保證6分頻后脈沖有足夠的寬帶，所有一般來(lái)最好設(shè)計(jì)成輸出方波的形式，而不能設(shè)計(jì)成通常情況下通過(guò)計(jì)數(shù)模6來(lái)實(shí)現(xiàn)分頻的效果。最終考慮到如下的設(shè)計(jì)通過(guò)設(shè)計(jì)模8計(jì)數(shù)器，不過(guò)在計(jì)數(shù)器記到010時(shí)，直接通過(guò)同步置位法將計(jì)數(shù)的值置成101，這樣就少了011和100兩個(gè)數(shù)，模8實(shí)際上是模6計(jì)數(shù)器，是用來(lái)實(shí)現(xiàn)模6分頻的，并且可以看到計(jì)數(shù)器的計(jì)數(shù)過(guò)程如下從而可以將的結(jié)果進(jìn)行輸出，就可以實(shí)現(xiàn)6分頻，并且輸出的結(jié)果是方波。具體的電路設(shè)計(jì)如下：下面是1000分頻的設(shè)計(jì)，考慮到經(jīng)過(guò)12分頻后頻率有所下降，并且通過(guò)三個(gè)模10計(jì)數(shù)器實(shí)現(xiàn)1

15、000分頻的最后輸出端的持續(xù)高電平的時(shí)間也不是很短，計(jì)數(shù)值從80-99都是高電平，所以后級(jí)電路還是可以捕捉到經(jīng)過(guò)1000分頻后的脈沖的。所設(shè)計(jì)的1000分頻電路如下：2. 2000Hz的設(shè)計(jì)之前已經(jīng)獲得了4000Hz的頻率的脈沖，在接一個(gè)T觸發(fā)器就能夠獲得一個(gè)2000Hz的脈沖了。其實(shí)4000Hz頻率的脈沖是作為蜂鳴器的高頻信號(hào)的發(fā)生和LED的刷新，2000Hz是用于蜂鳴器的低頻發(fā)聲的。32Hz的設(shè)計(jì)2Hz的設(shè)計(jì)可以將2000Hz進(jìn)行調(diào)用上述1000分頻的模塊就可以直接獲得2Hz的頻率。4. 1Hz的設(shè)計(jì)將2Hz頻率用T觸發(fā)器2分頻就可直接獲得1Hz頻率的脈沖，并且最后獲得的1Hz的脈沖其實(shí)本

16、身已經(jīng)是方波了，因?yàn)門觸發(fā)器是反轉(zhuǎn)觸發(fā)器，它的輸出結(jié)果肯定是方波，從而可以借助于T觸發(fā)器實(shí)現(xiàn)最終輸出結(jié)果是方波的要求，利用后面計(jì)數(shù)的準(zhǔn)確性。至此系統(tǒng)所有系統(tǒng)工作所需要的時(shí)鐘已經(jīng)全部設(shè)計(jì)完了。下面給出總體的時(shí)鐘設(shè)計(jì)模塊3.2.2基本數(shù)字鐘計(jì)數(shù)模塊這個(gè)模塊的設(shè)計(jì)是實(shí)現(xiàn)基本數(shù)字中的計(jì)數(shù)功能的關(guān)鍵，涉與到模60的設(shè)計(jì)和模24的設(shè)計(jì)，當(dāng)然還要考慮進(jìn)位的問(wèn)題。1 模60 計(jì)數(shù)器的設(shè)計(jì)通用數(shù)字芯片一般都達(dá)不到模60 的進(jìn)制，所以必須通過(guò)芯片的級(jí)聯(lián)來(lái)實(shí)現(xiàn)模60進(jìn)制的設(shè)計(jì)，最終選用74160芯片，該芯片本身是模10的計(jì)數(shù)器，并且是異步清零和同步置數(shù)的。使用2個(gè)74160芯片進(jìn)行級(jí)聯(lián)，構(gòu)成模60的計(jì)數(shù)器，個(gè)位本身

17、就是模10計(jì)數(shù)的，所以無(wú)需設(shè)計(jì)模六十的個(gè)位，高位使用異步清零的方式，來(lái)實(shí)現(xiàn)模6的設(shè)計(jì)。具體的設(shè)計(jì)電路圖如下所示：這里值得一提的是，計(jì)數(shù)器進(jìn)位信號(hào)的實(shí)現(xiàn)，一般不能單純從高位的Q位產(chǎn)生，一般情況下是要在整計(jì)數(shù)器回0的時(shí)刻，利用回0的信號(hào)來(lái)產(chǎn)生進(jìn)位信號(hào)RCO，怎樣產(chǎn)生的進(jìn)位信號(hào)的才是可靠的。2 模24 計(jì)數(shù)器的設(shè)計(jì)模24計(jì)數(shù)器的設(shè)計(jì)其實(shí)本質(zhì)上是和模60一樣的。下面直接給出所設(shè)計(jì)的電路圖：3.2.3 快速校分較時(shí)清零與保持模塊在已經(jīng)做好的時(shí)鐘和計(jì)數(shù)模塊的基礎(chǔ)上其實(shí)是非常容易加入快速校分、校時(shí)、保持、清零的功能的，這些功能只要在原來(lái)電路的基礎(chǔ)上做一些簡(jiǎn)單的處理就能完成，很簡(jiǎn)單的實(shí)現(xiàn)就是快速校分與校時(shí)，就

18、是將分的時(shí)鐘脈沖輸入直接接入時(shí)鐘分頻模塊的2Hz的頻率就可以完成了，非常的簡(jiǎn)單，當(dāng)然是直接接入2Hz頻率，還是接入正常的頻率或是進(jìn)位信號(hào)，這可以通過(guò)開(kāi)關(guān)的0和1邏輯來(lái)控制。清零信號(hào)更是非常的簡(jiǎn)單，只要將每個(gè)計(jì)數(shù)器的清零端在模塊封裝時(shí)，引出來(lái)就行了，當(dāng)開(kāi)關(guān)為0時(shí)，計(jì)數(shù)器正常計(jì)數(shù)，當(dāng)開(kāi)關(guān)位于1時(shí)，就將開(kāi)關(guān)輸出并聯(lián)的所有計(jì)數(shù)器清零。保持功能的實(shí)現(xiàn)想法非常的簡(jiǎn)單，就是可以在1Hz處和一個(gè)開(kāi)關(guān)取反相與，就可以實(shí)現(xiàn)時(shí)鐘保持的功能，當(dāng)開(kāi)關(guān)位于0時(shí)，1Hz是1相與的，這樣1Hz就能順利的輸入到后面的電路，從而實(shí)現(xiàn)正常的計(jì)數(shù)功能，當(dāng)開(kāi)關(guān)位于1時(shí)，則1Hz是和0相與的，導(dǎo)致輸出結(jié)果始終是0，沒(méi)有正常的計(jì)數(shù)脈沖輸入

19、后面的電路，從而實(shí)現(xiàn)了計(jì)數(shù)器的停止計(jì)數(shù)，也即實(shí)現(xiàn)了數(shù)字中的保持功能。這里值得一提的就是上面功能的實(shí)現(xiàn)用到了很多的開(kāi)關(guān)，這里就涉與到開(kāi)關(guān)消顫的問(wèn)題，因?yàn)殚_(kāi)關(guān)是需要連在計(jì)數(shù)器的時(shí)鐘輸入端的，所有必須進(jìn)行消顫的處理，否則計(jì)數(shù)器會(huì)認(rèn)為開(kāi)關(guān)的顫抖是時(shí)鐘的脈沖的輸入，導(dǎo)致錯(cuò)誤的產(chǎn)生。鑒于此，采用D觸發(fā)器進(jìn)行開(kāi)關(guān)的消顫，因?yàn)镈觸發(fā)器可以認(rèn)為是邏輯的跟隨器，它輸出的結(jié)果的變化速度依賴于輸入到D觸發(fā)器的脈沖，只要實(shí)現(xiàn)輸入D觸發(fā)器的時(shí)鐘CLK比實(shí)際開(kāi)關(guān)的抖動(dòng)脈沖頻率低，而又不是太低，不至于延遲太長(zhǎng)的時(shí)間，這樣就實(shí)現(xiàn)了消顫的功能，下面給出消顫的電路圖：3.2.4 整點(diǎn)報(bào)時(shí)模塊系統(tǒng)要求具有整點(diǎn)報(bào)時(shí)功能（當(dāng)時(shí)鐘計(jì)到59

20、53”時(shí)開(kāi)始報(bào)時(shí)，在5953”, 5955”,5957”時(shí)報(bào)時(shí)頻率為2000Hz,5959”時(shí)報(bào)時(shí)頻率為4KHz, ）這其實(shí)涉與到一些簡(jiǎn)單的邏輯運(yùn)算而言，首先基本的思想就是必須保證分鐘保持在59分處，將基本的關(guān)系列出來(lái)之后，可以發(fā)現(xiàn)必須保證下面的邏輯為1，即可滿足分鐘保持在59分處的要求。其次必須保證秒的十位是5，這其實(shí)只有保證下面的邏輯是1，即可實(shí)現(xiàn)接下來(lái)就是秒的各位進(jìn)行一些簡(jiǎn)單的邏輯運(yùn)算而言，首先將各為可能的情況列舉如下通過(guò)分析可知，要求個(gè)位在0011,0101,0111產(chǎn)生一個(gè)邏輯控制信號(hào)來(lái)控制2000Hz的頻率，在個(gè)位1001時(shí)產(chǎn)生一個(gè)邏輯控制信號(hào)來(lái)控制4000Hz。為保障各位在除3,

21、5，7,9出蜂鳴器不響，還不行考慮所設(shè)計(jì)的邏輯必須保證保證在其他數(shù)的時(shí)候，邏輯控制的輸出信號(hào)是0。綜合上述的分析過(guò)程，下面給出最后2000Hz和4000Hz的控制邏輯式：下面給出最終的邏輯控制電路：3.2.5 LED動(dòng)態(tài)顯示模塊本系統(tǒng)采用LED的動(dòng)態(tài)顯示的技術(shù)，利用人眼的視覺(jué)暫留效應(yīng)，只要LED管子的刷新頻率大于人眼能分辨的最大頻率，這人眼就會(huì)感覺(jué)不出來(lái)LED管子是在閃爍的，而后認(rèn)為L(zhǎng)ED管子是一直亮的，達(dá)到了系統(tǒng)設(shè)計(jì)的效果。這里首先值得考慮的就是怎么樣將計(jì)數(shù)器的計(jì)數(shù)值正確的顯示在LED管子上，這其實(shí)設(shè)計(jì)到一個(gè)BCD譯碼電路，選用7447可以將BCD碼轉(zhuǎn)換成對(duì)應(yīng)的能取得LED管子的段碼，同時(shí)考

22、慮到動(dòng)態(tài)顯示的復(fù)用問(wèn)題，7447的輸出端是與所有的LED管子的段碼總線相連的，所有要實(shí)現(xiàn)動(dòng)態(tài)顯示的功能，就必須通過(guò)循環(huán)使能對(duì)應(yīng)的LED管子，并且在使能LED管子的同時(shí)還必須與所要顯示的數(shù)字相對(duì)應(yīng)，這就又涉與到一個(gè)動(dòng)態(tài)選自數(shù)據(jù)的電路，并且這種動(dòng)態(tài)選自數(shù)據(jù)的電路，和使能LED管的74138譯碼器必須通過(guò)同一個(gè)計(jì)數(shù)值循環(huán)來(lái)控制，這樣才能保證對(duì)應(yīng)得LED管子輸出對(duì)應(yīng)的數(shù)據(jù)。綜上所述，首先先用74160構(gòu)成一個(gè)模6計(jì)數(shù)器，來(lái)控制數(shù)據(jù)的選項(xiàng)和74138譯碼器，并且模6的計(jì)數(shù)器的時(shí)鐘脈沖必須比較大，這里選自4000Hz，然后將選通的數(shù)據(jù)進(jìn)行輸出值7447進(jìn)行譯碼，最后輸出至LED管子的段碼出進(jìn)行顯示。下面就

23、這個(gè)模塊所設(shè)計(jì)到的小模塊進(jìn)行詳細(xì)的說(shuō)明。1. 模6計(jì)數(shù)器的設(shè)計(jì)模6計(jì)數(shù)器的設(shè)計(jì)還是非常簡(jiǎn)單的，和上述的計(jì)數(shù)器的設(shè)計(jì)其實(shí)是一樣的，具體的設(shè)計(jì)電路如下:2. 動(dòng)態(tài)選通數(shù)據(jù)電路的設(shè)計(jì)該電路的設(shè)計(jì)可以通過(guò)四個(gè)數(shù)據(jù)選擇器來(lái)實(shí)現(xiàn)，選用74151來(lái)實(shí)現(xiàn)，具體的電路設(shè)計(jì)如下：分別將上述兩個(gè)模塊進(jìn)行封裝的到下面該模塊的最終電路圖：3.2.6鬧鈴模塊該模塊的設(shè)計(jì)要求必須能在任意的時(shí)刻都能設(shè)定所需要鬧鐘的時(shí)間。這其實(shí)就涉與到界面的切換問(wèn)題，需要將界面切換到鬧鈴設(shè)定界面。基本的思想就是，首先通過(guò)開(kāi)關(guān)切換到鬧鈴的設(shè)定界面，然后轉(zhuǎn)換到計(jì)數(shù)模塊，該計(jì)數(shù)模塊其實(shí)和正常時(shí)鐘的計(jì)數(shù)模塊是一樣的，只不過(guò)只有計(jì)時(shí)和計(jì)分模塊，秒為始終

24、是0，并且該計(jì)數(shù)器的計(jì)算脈沖采用2Hz的頻率為計(jì)數(shù)脈沖。該計(jì)數(shù)模塊進(jìn)行封裝后將其最終的計(jì)數(shù)值連到比較器上，將比較器的另一個(gè)輸入端進(jìn)行實(shí)際基本時(shí)鐘計(jì)數(shù)的輸出輸入，就實(shí)現(xiàn)了實(shí)際時(shí)鐘計(jì)數(shù)值與鬧鐘計(jì)數(shù)值的設(shè)定的比較，讓比較器的輸出的用來(lái)控制蜂鳴器，這樣就實(shí)現(xiàn)了最終鬧鈴的設(shè)置功能。下面就該鬧鈴模塊涉與到的子模塊進(jìn)行詳細(xì)的說(shuō)明。1 比較器模塊設(shè)計(jì)比較器的需要設(shè)計(jì)設(shè)計(jì)4位的比較器，因?yàn)樗媾c到分鐘和小時(shí)的比較，而且比較器的設(shè)計(jì)需要從低位開(kāi)始比較，低位比較的結(jié)果是高位比較的條件。2 鬧鈴界面顯示模塊其實(shí)該界面的顯示和基本的時(shí)鐘計(jì)數(shù)功能顯示是一樣的，下面直接給出該顯示電路圖。將上述兩個(gè)模塊進(jìn)行封裝，得出下面的最

25、終電路圖上面的電路進(jìn)行封裝，輸入是時(shí)鐘，開(kāi)關(guān)控制邏輯，和實(shí)際基本計(jì)數(shù)值輸入，輸出時(shí)段碼值輸出與使能，鬧鈴控制信號(hào)。3.2.7萬(wàn)年歷模塊萬(wàn)年歷的設(shè)計(jì)主要設(shè)計(jì)到很多邏輯的設(shè)計(jì)，其中有一個(gè)難點(diǎn)是各個(gè)模計(jì)數(shù)器之間的切換，考慮到各個(gè)月所對(duì)應(yīng)的所記的日數(shù)是不一樣，涉與到模28，模30，模31計(jì)數(shù)器的設(shè)計(jì)再者就是涉與到如何選取哪一個(gè)月是模多少的計(jì)數(shù)器。這里給出哪些月是28,30,31的計(jì)數(shù)規(guī)則。28計(jì)數(shù)規(guī)則是2月31計(jì)數(shù)規(guī)則是1,3,5,7,8,10,12月30計(jì)數(shù)規(guī)則是4,6,9,11月所以必須設(shè)計(jì)一種控制邏輯依據(jù)不同的月來(lái)選擇不同的模計(jì)數(shù)器，直觀的想法就是通過(guò)月數(shù)判斷出來(lái)的邏輯來(lái)使能各個(gè)計(jì)數(shù)器，使得當(dāng)是

26、2月的時(shí)候，日計(jì)數(shù)器的計(jì)數(shù)模數(shù)是28，當(dāng)月數(shù)是4,6,9,11時(shí)，日計(jì)數(shù)器的計(jì)數(shù)模數(shù)是30，當(dāng)月數(shù)是1,3,5,7,8,10,12時(shí)，日計(jì)數(shù)的模數(shù)是31。首先給出具體的設(shè)計(jì)思想框圖下面就詳細(xì)介紹如何根據(jù)月數(shù)來(lái)產(chǎn)生對(duì)應(yīng)的控制邏輯來(lái)選擇日的不同計(jì)數(shù)模數(shù)。下面詳細(xì)介紹設(shè)計(jì)的過(guò)程。1模28,30，31,12的設(shè)計(jì)首先毫無(wú)疑問(wèn)先將基本的模28,30,31，12實(shí)現(xiàn)。其設(shè)計(jì)的思想其實(shí)和上述所有設(shè)計(jì)模計(jì)數(shù)器的實(shí)現(xiàn)完全一致。這里需要注意的是數(shù)是從1開(kāi)始的，所有必須使用同步置1的方法實(shí)現(xiàn)，而且為了后面電路的設(shè)計(jì)，所有的計(jì)計(jì)數(shù)器必須留出使能端，所有計(jì)數(shù)器的使能端的設(shè)計(jì)是采用清零端來(lái)實(shí)現(xiàn)的。下面給出各個(gè)模計(jì)數(shù)器的電

27、路圖。模28計(jì)數(shù)器模30計(jì)數(shù)器模31計(jì)數(shù)器模12計(jì)數(shù)器將各個(gè)計(jì)數(shù)器封裝成一個(gè)模塊以便后面的電路進(jìn)行使能控制，具體的電如如下2. BCD轉(zhuǎn)BINARY 電路設(shè)計(jì)這里值得注意的是，月的顯示是由模12的計(jì)數(shù)器來(lái)實(shí)現(xiàn)的，而模12的十位和個(gè)位其實(shí)都是BCD碼的表示形式，為提取出真正的月數(shù)，必須將BCD碼轉(zhuǎn)換成BINARY二進(jìn)制表示的形式，為此用BCD-BINARY芯片74184實(shí)現(xiàn)，例如12月，實(shí)際上的計(jì)數(shù)的值分為十位和個(gè)位，即十位是1，個(gè)位是2，表示為0001和0010，通過(guò)芯片74184則可以轉(zhuǎn)換為二進(jìn)制表示的12，為1010，這樣就實(shí)現(xiàn)了BCD十位數(shù)個(gè)位數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)了，這樣就可以用這個(gè)二進(jìn)制數(shù)

28、來(lái)表示真正的月數(shù)。電路圖如下3 不同模數(shù)邏輯控制電路為了實(shí)現(xiàn)不同月數(shù)對(duì)應(yīng)不同的日計(jì)數(shù)模數(shù)，必須產(chǎn)生對(duì)應(yīng)的控制邏輯，我采用的是00控制選擇模30,01控制選擇模31,10或11控制選擇模28，將上述轉(zhuǎn)換完的二進(jìn)制數(shù)用數(shù)據(jù)選擇器來(lái)實(shí)現(xiàn)對(duì)應(yīng)月輸出不同的邏輯信號(hào)?；镜乃枷刖褪亲?,3,5,7,8,10,12月選擇1輸出，讓4,6,9,11月選擇輸出0，即個(gè)位是1,3,5,7,8,10,12月選擇1輸出，4,6,9,11月選擇輸出0，高位的邏輯通過(guò)單獨(dú)對(duì)2月進(jìn)行比較，就可以實(shí)現(xiàn)總共邏輯的控制，當(dāng)高位為1，即2月的比較的結(jié)果是1是，無(wú)論低位的結(jié)果是多少，都是使能后面的模28計(jì)數(shù)器，當(dāng)高位的邏輯是0，即月

29、數(shù)不是2月，低位是0時(shí)，使能模30計(jì)數(shù)器，低位是1是，使能模31計(jì)數(shù)器。下面給出電路圖4 使能信號(hào)的產(chǎn)生上述已經(jīng)論述過(guò)采用的是00控制選擇模30,01控制選擇模31,10或11控制選擇模28，并且邏輯控制信號(hào)由3可知已經(jīng)完全產(chǎn)生了，現(xiàn)在就是利用已經(jīng)產(chǎn)生的邏輯控制信號(hào)來(lái)產(chǎn)生選擇不同模計(jì)數(shù)器的使能信號(hào)，這里采用74138譯碼器實(shí)現(xiàn)，輸出的使能低電平能滿足設(shè)計(jì)的要求。具體的電路如下5 萬(wàn)年歷顯示電路其實(shí)它的顯示電路，其實(shí)和上面的LED動(dòng)態(tài)的顯示電路的設(shè)計(jì)其實(shí)是一樣的，只不過(guò)這里涉與到8個(gè)LED管子的點(diǎn)亮，而上面是6位LED管子的點(diǎn)亮，本質(zhì)上其實(shí)都是一致的。最后給出這個(gè)模塊的最終電路圖3.2.8 開(kāi)關(guān)

30、復(fù)用的邏輯控制這個(gè)模塊設(shè)計(jì)的實(shí)現(xiàn)其實(shí)還是非常的重要的，因?yàn)閷?shí)驗(yàn)板上只能提供8個(gè)開(kāi)關(guān)，主要實(shí)現(xiàn)上述的三大模塊的設(shè)計(jì)，將三大模塊融合在一起，這就需要對(duì)開(kāi)關(guān)進(jìn)行一定的邏輯控制，并且各個(gè)模塊之間要不能相互影響。當(dāng)然可以通過(guò)譯碼器進(jìn)行開(kāi)關(guān)的編碼來(lái)實(shí)現(xiàn)在比較少的開(kāi)關(guān)下實(shí)現(xiàn)比較多的功能，這里我采用簡(jiǎn)單的邏輯控制就可以實(shí)現(xiàn)，下面給出具體的邏輯控制思想。首先先將基本時(shí)鐘計(jì)數(shù)模塊控制和鬧鈴模塊的開(kāi)關(guān)分配好，如下K1是系統(tǒng)的使能開(kāi)關(guān)K2是系統(tǒng)的清零開(kāi)關(guān)K3是系統(tǒng)的校分開(kāi)關(guān)K4是系統(tǒng)的校時(shí)開(kāi)關(guān)K5是鬧鈴的校分開(kāi)關(guān)K6是鬧鈴的校時(shí)開(kāi)關(guān)K7是鬧鈴和正常時(shí)鐘計(jì)數(shù)界面的切換K8是實(shí)現(xiàn)切換到萬(wàn)年歷界面開(kāi)關(guān)分配完畢后相互之間只要

31、進(jìn)行簡(jiǎn)單的邏輯控制其實(shí)就可以實(shí)現(xiàn)相互之間的互不干擾，其實(shí)從分配開(kāi)關(guān)的情況可以看出，本身開(kāi)關(guān)之間就不存在互相重疊的情況。開(kāi)關(guān)的資源分配關(guān)系制成表格如下開(kāi)關(guān)對(duì)應(yīng)功能系統(tǒng)的使能開(kāi)關(guān)系統(tǒng)的清零開(kāi)關(guān)系統(tǒng)的校分開(kāi)關(guān)系統(tǒng)的校時(shí)開(kāi)關(guān)鬧鈴的校分開(kāi)關(guān)鬧鈴的校時(shí)開(kāi)關(guān)鬧鈴和正常時(shí)鐘計(jì)數(shù)界面的切換實(shí)現(xiàn)切換到萬(wàn)年歷界面3.3 各子模塊調(diào)試與聯(lián)調(diào)設(shè)計(jì)上面只是在原理上論述了各個(gè)子模塊的設(shè)計(jì)的所有細(xì)致的問(wèn)題，所設(shè)計(jì)的電路是否正確還需要進(jìn)行仿真和下載調(diào)試，下面就一些重要模塊進(jìn)行仿真下載調(diào)試。3.3.1 各子模塊下載調(diào)試1 24分頻測(cè)試在進(jìn)行時(shí)鐘分頻的設(shè)計(jì)中，48000000次分頻是很難通過(guò)仿真波形看出來(lái)的，只能通過(guò)實(shí)際的系統(tǒng)的L

32、ED燈才能看出來(lái)，為此首先進(jìn)行24分頻的測(cè)試，仿真波形如下：2 模24計(jì)數(shù)測(cè)試基于各個(gè)計(jì)數(shù)的實(shí)現(xiàn)其實(shí)都是一致的，這里主要給出模24的仿真波形3 BCD轉(zhuǎn)換Binary測(cè)試為測(cè)試轉(zhuǎn)換是否正確，進(jìn)行仿真，仿真波形如下，從下面可以看出，12仿真結(jié)果是非常正確的。4 萬(wàn)年歷模12仿真 由于萬(wàn)年歷的計(jì)數(shù)是從1開(kāi)始的，而不像一般計(jì)數(shù)是從0開(kāi)始的，下面僅給出月12的仿真波形5 萬(wàn)年歷仿真結(jié)果下面通過(guò)仿真給出仿真萬(wàn)年歷的所有的結(jié)果由于仿真時(shí)間寬比較長(zhǎng)，所以必須一個(gè)月一個(gè)月的檢測(cè)，不然會(huì)像上圖所示，看不清楚。首先看第一個(gè)月仿真波形第2個(gè)月第3個(gè)月第4個(gè)月鑒于篇幅所限，這里就不把所有的月數(shù)進(jìn)行仿真說(shuō)明的。3.3.

33、2 各子模塊聯(lián)調(diào)思想設(shè)計(jì)各個(gè)子模塊調(diào)試下載測(cè)試完畢之后，就必須將各個(gè)子模塊聯(lián)調(diào)，因?yàn)橄到y(tǒng)是個(gè)集成系統(tǒng)，必須將各個(gè)子模塊集成在一起，這就設(shè)計(jì)到如何將各個(gè)子模塊綜合在一起，而且相互模塊之間并不相互影響。基本的實(shí)現(xiàn)就是通過(guò)開(kāi)關(guān)選擇LED管子到底顯示那個(gè)模塊的信息，這其實(shí)可以通過(guò)數(shù)據(jù)選擇器來(lái)實(shí)現(xiàn)，在最后一級(jí)的輸出段碼數(shù)據(jù)處進(jìn)行數(shù)據(jù)選擇，選擇的邏輯控制信號(hào)通過(guò)開(kāi)關(guān)產(chǎn)生，這樣就可以實(shí)現(xiàn)將三個(gè)模塊集成在一個(gè)大的系統(tǒng)上。3.3.3系統(tǒng)總體聯(lián)調(diào)圖4 系統(tǒng)設(shè)計(jì)與調(diào)試中的問(wèn)題本次系統(tǒng)的設(shè)計(jì)，規(guī)模比以前的都要大，如果是用真正的芯片搭成實(shí)際的硬件電路的話，需要連的硬件線將會(huì)非常的多，而本次系統(tǒng)的設(shè)計(jì)主要是通過(guò)軟件模擬器

34、件，仿真，最終完成系統(tǒng)的設(shè)計(jì)，這里就體現(xiàn)了現(xiàn)代EDA技術(shù)的高超。在利用現(xiàn)有的高科技下，要懂得如何的利用它，才能很好的利用現(xiàn)有的資源，那就必須合理考慮軟件的配置，必須對(duì)軟件有比較好的理解，在實(shí)驗(yàn)的過(guò)程中我也出了很多的問(wèn)題。1在仿真時(shí)，其中遇到的一個(gè)問(wèn)題就是仿真選項(xiàng)TIMING和FUUCTIONAL的區(qū)別，TIMING選項(xiàng)表示的是仿真實(shí)際的器件，而FUNCTIONAL這是功能仿真，它是仿真的理想情況，是驗(yàn)證邏輯的正確與否。實(shí)驗(yàn)中一開(kāi)始出現(xiàn)了功能仿真時(shí)是正確的，但實(shí)際的時(shí)序仿真卻是不對(duì)的，經(jīng)過(guò)老師的細(xì)心指導(dǎo)，發(fā)現(xiàn)原來(lái)TIMING選項(xiàng)它所仿真的是實(shí)際的真正的芯片，而實(shí)際的芯片都有自己工作的最高頻率，極

35、性頻率，所以是由于仿真脈沖周期太小，芯片的輸入脈沖頻率太大，導(dǎo)致其輸入的頻率大于該器件的極性工作頻率，導(dǎo)致仿真結(jié)果出錯(cuò)。 2 輸入的引腳不能和輸出的引腳相連，還有兩個(gè)輸出引腳不能直接相連，否則會(huì)報(bào)錯(cuò)，這個(gè)看起來(lái)簡(jiǎn)單，其實(shí)在實(shí)際設(shè)計(jì)系統(tǒng)的時(shí)候，至少免不了一開(kāi)始會(huì)錯(cuò)的。3 在設(shè)計(jì)的過(guò)程中，還有一個(gè)比較重要的問(wèn)題，就是器件的使能端一定要連上對(duì)應(yīng)的邏輯，否則器件將不能工作。4 最后還有一個(gè)比較致命的問(wèn)題，該問(wèn)題非常的不容易發(fā)現(xiàn)，而且這個(gè)問(wèn)題如果不注意的話，那么系統(tǒng)肯定是設(shè)計(jì)不成功的。該問(wèn)題就是文件目錄的問(wèn)題。乍一看，會(huì)不知這個(gè)問(wèn)題到底是什么問(wèn)題，我做實(shí)驗(yàn)下載調(diào)試的時(shí)候，一開(kāi)始是在D盤進(jìn)行下載調(diào)試，然后出于不破壞現(xiàn)有程序的緣由上，將該工程文件拷到桌面進(jìn)行測(cè)試，即相當(dāng)于拷到了C盤進(jìn)行操作，但是問(wèn)題從此就層出不窮，當(dāng)我對(duì)一個(gè)文件進(jìn)行重新修改編譯時(shí)，下載調(diào)試，但