數(shù)字電子技術(shù)基礎(chǔ)第3章ppt課件

1、數(shù)字電子技術(shù)根底數(shù)字電子技術(shù)根底 1第第3 3章章 組合邏輯電路組合邏輯電路 2第第3 3章章 組合邏輯電路組合邏輯電路 概述概述3.1 組合電路的根本分析方法和設(shè)計(jì)方法組合電路的根本分析方法和設(shè)計(jì)方法3.2 加法器和數(shù)值比較器加法器和數(shù)值比較器3.3 編碼器和譯碼器編碼器和譯碼器3.4 數(shù)據(jù)選擇器和分配器數(shù)據(jù)選擇器和分配器3.5 用中規(guī)模集成電路實(shí)現(xiàn)組合邏輯函數(shù)用中規(guī)模集成電路實(shí)現(xiàn)組合邏輯函數(shù)3.6 只讀存儲(chǔ)器只讀存儲(chǔ)器3.7 組合電路中的競爭冒險(xiǎn)組合電路中的競爭冒險(xiǎn)3一、組合邏輯電路的特點(diǎn)邏輯功能的特點(diǎn)：恣意時(shí)辰的穩(wěn)定輸出僅僅取決于當(dāng)時(shí)的輸入信號(hào)，而與電路原來的形狀無關(guān)。 組合邏輯電路的普

2、通構(gòu)造如下圖。組合邏輯電路的概述組合邏輯電路的概述 電路構(gòu)造的特點(diǎn)：電路構(gòu)造的特點(diǎn)： 1、由門電路組合、由門電路組合而成，不包含任何而成，不包含任何記憶元件；記憶元件； 2、信號(hào)是單向傳、信號(hào)是單向傳輸?shù)?，不存在輸出輸?shù)?，不存在輸出到輸入的反響回路。到輸入的反響回路。組合邏輯電路I輸輸入入I0In-1I1Y0Ym-1Y1Y輸輸出出Y0=F0(I0,I1,In-1)Y1=F1(I0,I1,In-1) Ym-1=Fm-1(I0,I1,In-1) 數(shù)字邏輯電路分為組合邏輯電路和時(shí)序邏輯電路數(shù)字邏輯電路分為組合邏輯電路和時(shí)序邏輯電路4二、組合電路邏輯功能的表示方法 用來表示邏輯函數(shù)的幾種方法邏輯圖、真

3、值表、卡諾圖、邏輯表達(dá)式及時(shí)間圖等，都可以用來表示組合電路的邏輯功能。 三、組合邏輯電路的分類三、組合邏輯電路的分類 1、按照邏輯功能特點(diǎn)不同劃分：加法器、比較器、按照邏輯功能特點(diǎn)不同劃分：加法器、比較器、編碼器、譯碼器、數(shù)據(jù)選擇器和分配器、只讀存儲(chǔ)器等。編碼器、譯碼器、數(shù)據(jù)選擇器和分配器、只讀存儲(chǔ)器等。 2、按照運(yùn)用根本開關(guān)元件不同劃分：、按照運(yùn)用根本開關(guān)元件不同劃分：CMOS、TTL等。等。 3、按照集成度不同劃分：、按照集成度不同劃分：SSISmall Scale IC，小規(guī)，小規(guī)模集成電路模集成電路 、MSI Medium Scale IC，中規(guī)模集成，中規(guī)模集成電路電路 、LSI L

4、arge Scale IC，大規(guī)模集成電路，大規(guī)模集成電路 、VLSI Very Large Scale IC，超大規(guī)模集成電路，超大規(guī)模集成電路 等。等。5 3.1 組合電路的根本分析方法和設(shè)計(jì)方法 一、分析方法 根據(jù)給定的邏輯圖寫出輸出函數(shù)的邏輯表達(dá)式。 化簡邏輯表達(dá)式，求出輸出函數(shù)的最簡與或表達(dá)式。 列出輸出函數(shù)的真值表。 描畫電路的邏輯功能。 所謂組合邏輯電路的分析，就是根據(jù)給定的邏輯電路所謂組合邏輯電路的分析，就是根據(jù)給定的邏輯電路圖，求出電路的邏輯功能。圖，求出電路的邏輯功能。 3.1.1 組合電路的根本分析方法 給定組合邏輯電路給定組合邏輯電路寫輸出邏輯表達(dá)式寫輸出邏輯表達(dá)式化簡

5、化簡分析其功能分析其功能列出真值表列出真值表分析其功能分析其功能6二、分析舉例：二、分析舉例：解解 ： 、根據(jù)邏輯圖寫輸出邏輯表達(dá)式并化簡、根據(jù)邏輯圖寫輸出邏輯表達(dá)式并化簡1：組合邏輯電路如圖，：組合邏輯電路如圖，試分析其邏輯功能。試分析其邏輯功能。、根據(jù)邏輯表達(dá)式列真值表、根據(jù)邏輯表達(dá)式列真值表、由真值表分析邏輯功能、由真值表分析邏輯功能當(dāng)當(dāng)ABAB一樣時(shí)，輸出為一樣時(shí)，輸出為0 0當(dāng)當(dāng)ABAB相異時(shí)，輸出為相異時(shí)，輸出為1 1異或功能。異或功能。&YAB01100 00 11 01 1YA BBABABABABAABBABAABBABAABY)()(7分析舉例分析舉例2：分析圖中所

6、示電路的邏輯功能，輸入信號(hào)：分析圖中所示電路的邏輯功能，輸入信號(hào)A、B、C、D是一組二進(jìn)制代碼。是一組二進(jìn)制代碼。&ABCDY 解解 1. 逐級(jí)寫輸出函數(shù)的邏輯表達(dá)式逐級(jí)寫輸出函數(shù)的邏輯表達(dá)式WXBABABAW CWCWCWX DXDXDXY 2. 化簡化簡BABABABABAW ABCCBACBACBACWCWX 3. 列真值表列真值表A B C DA B C DYY0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1

7、 11111111100000000DCABCDBABCDADCBA DABCDCBADCBADCBADXDXY 4. 功能闡明：功能闡明：當(dāng)輸入四位代碼中當(dāng)輸入四位代碼中 1 的個(gè)數(shù)為奇數(shù)時(shí)輸?shù)膫€(gè)數(shù)為奇數(shù)時(shí)輸出為出為 1，為偶數(shù)時(shí)輸出為，為偶數(shù)時(shí)輸出為 0 檢奇電路。檢奇電路。8解：、根據(jù)邏輯圖寫輸出邏輯表達(dá)式解：、根據(jù)邏輯圖寫輸出邏輯表達(dá)式練習(xí)：練習(xí)：1、組合邏輯電路如圖，試分析其邏輯功能。、組合邏輯電路如圖，試分析其邏輯功能。Y31111ABCYY1Y21BBACBABYYYYBYYYBAYCBAY 21321321,、化簡邏輯表達(dá)式、化簡邏輯表達(dá)式ABBABACBABBACBAY 電路

8、的輸出Y只與輸入A、B有關(guān)，而與輸入C無關(guān)。Y和A、B的邏輯關(guān)系為與非運(yùn)算的關(guān)系。、電路的邏輯功能、電路的邏輯功能92 2：試分析圖示電路的邏輯功能。：試分析圖示電路的邏輯功能。解：解：第一步：由邏輯圖第一步：由邏輯圖可以寫輸出可以寫輸出F F的邏的邏輯表達(dá)式為：輯表達(dá)式為： BCACABF10第二步：原式可變換為第二步：原式可變換為 第四步：確定電路的邏輯第四步：確定電路的邏輯功能。功能。 由真值表可知，三個(gè)變量由真值表可知，三個(gè)變量輸入，只需兩個(gè)輸入，只需兩個(gè)及兩個(gè)以上變量取值為及兩個(gè)以上變量取值為1 1時(shí)，時(shí)，輸出才為輸出才為1 1?？梢婋娐房蓪?shí)現(xiàn)?？梢婋娐房蓪?shí)現(xiàn)多數(shù)表決邏輯功能。多數(shù)表

9、決邏輯功能。+FAB AC BCAB AC BC第三步：列出真值表如表所示。第三步：列出真值表如表所示。ABCF0000010000100111100010111101111111 3.1.2 組合電路的根本設(shè)計(jì)方法 一、設(shè)計(jì)方法 根據(jù)要求，設(shè)計(jì)出適宜需求的組合邏輯電路應(yīng)該遵照的根本步驟，可以大致歸納如下： 1、進(jìn)展邏輯籠統(tǒng) 分析設(shè)計(jì)要求，確定輸入、輸出信號(hào)及它們之間的因果關(guān)系。 設(shè)定變量，即用英文字母表示有關(guān)輸入、輸出信號(hào)，表示輸入信號(hào)者稱為輸入變量，有時(shí)也簡稱為變量，表示輸出信號(hào)者稱為輸出變量，有時(shí)也稱為輸出函數(shù)或簡稱函數(shù)。 組合邏輯功輯電路的設(shè)計(jì)是根據(jù)給定的實(shí)踐邏輯問題，組合邏輯功輯電路

10、的設(shè)計(jì)是根據(jù)給定的實(shí)踐邏輯問題，求出實(shí)現(xiàn)其邏輯功能的邏輯電路。求出實(shí)現(xiàn)其邏輯功能的邏輯電路。12 形狀賦值，即用形狀賦值，即用0 0和和1 1表示信號(hào)的有關(guān)形狀。表示信號(hào)的有關(guān)形狀。 列真值表。根據(jù)因果關(guān)系，把變量的各種取值和相列真值表。根據(jù)因果關(guān)系，把變量的各種取值和相應(yīng)的函數(shù)值，以表格方式一一列出，而變量取值順序那應(yīng)的函數(shù)值，以表格方式一一列出，而變量取值順序那么常按二進(jìn)制數(shù)遞增陳列，也可按循環(huán)碼陳列。么常按二進(jìn)制數(shù)遞增陳列，也可按循環(huán)碼陳列。 2 2、進(jìn)展化簡、進(jìn)展化簡 輸入變量比較少時(shí)，可以用卡諾圖化簡。輸入變量比較少時(shí)，可以用卡諾圖化簡。 輸入變量比較多用卡諾圖化簡不方便時(shí)，可以用公

11、輸入變量比較多用卡諾圖化簡不方便時(shí)，可以用公式法化簡。式法化簡。 3 3、畫邏輯圖、畫邏輯圖 變換最簡與或表達(dá)式，根據(jù)所用元器件變換最簡與或表達(dá)式，根據(jù)所用元器件( (分立元件分立元件 或或 集成芯片集成芯片) )的情況將函數(shù)式進(jìn)展化簡。求出所需求的的情況將函數(shù)式進(jìn)展化簡。求出所需求的最簡式。最簡式。 根據(jù)最簡式畫出邏輯圖。根據(jù)最簡式畫出邏輯圖。13 二、設(shè)計(jì)舉例二、設(shè)計(jì)舉例 例1：試設(shè)計(jì)一個(gè)三人多數(shù)表決電路，要求提案經(jīng)過時(shí)輸出為1，否那么為0。 解：分析：“多數(shù)表決電路是按照少數(shù)服從多數(shù)的原那么對(duì)某項(xiàng)決議進(jìn)展表決，確定能否經(jīng)過。 令 邏輯變量A、B、C 分別代表參與表決的3個(gè)成員，并商定邏輯

12、變量取值為0表示反對(duì)，取值為1表示贊成； 邏輯函數(shù)Y表示表決結(jié)果。Y取值為0表示決議被否認(rèn)，Y取值為1表示決議經(jīng)過。 按照少數(shù)服從多數(shù)的原那么可知，函數(shù)和變量的關(guān)系是：當(dāng)3個(gè)變量A、B、C中有2個(gè)或2個(gè)以上取值為1時(shí)，函數(shù)Y的值為1，其他情況下函數(shù)Y的值為0。141 1、列真值表、列真值表2 2、由真值表可寫出：、由真值表可寫出：Y(A,B,C)=m(3,5,6,7)Y(A,B,C)=m(3,5,6,7)11100001BC00 01 11 10 01AY3 3、填卡諾圖化簡邏輯函數(shù)、填卡諾圖化簡邏輯函數(shù)000101110 0 00 0 10 1 00 1 11 0 01 0 11 1 01

13、1 1YA B C 4、 輸出函數(shù)式輸出函數(shù)式Y(jié)=AB+BC+AC5 5、用與門、或門設(shè)計(jì)、用與門、或門設(shè)計(jì)電路電路6 6、用與非門設(shè)計(jì)電路、用與非門設(shè)計(jì)電路ACBCABY 思索：假設(shè)只用二輸入與非門設(shè)計(jì)電路，如何畫邏輯圖？提示：提示：的方式畫邏輯圖。的方式畫邏輯圖。將函數(shù)式化為將函數(shù)式化為ACBCABY)(&11ABCY&ABCY&15ACABACABY首先確定輸入變量：首先確定輸入變量： 設(shè)：設(shè)：A,B,CA,B,C為輸入變量分別代表參與表決的邏輯變量，為輸入變量分別代表參與表決的邏輯變量，Y Y為輸出為輸出變量，表示輸出結(jié)果。變量，表示輸出結(jié)果。 規(guī)定：A,B,C

14、為1表示贊成，為0表示反對(duì)。Y=1表示經(jīng)過，Y=0 表示反對(duì)。ABAC第二步：函數(shù)化簡第二步：函數(shù)化簡第三步：畫邏輯電路圖第三步：畫邏輯電路圖解：第一步：列真值表解：第一步：列真值表真值表真值表ABCY00000010010001101000101111011111ABCY& 例2：設(shè)計(jì)一個(gè)三變量表決器，其中A具有否決權(quán)。BCA000111100111116 例例3 3：設(shè)計(jì)一個(gè)樓上、樓下開關(guān)的控制邏輯電路來控制樓梯上：設(shè)計(jì)一個(gè)樓上、樓下開關(guān)的控制邏輯電路來控制樓梯上的路燈，使之在上樓前，用樓下開關(guān)翻開電燈，上樓后，用樓的路燈，使之在上樓前，用樓下開關(guān)翻開電燈，上樓后，用樓上開關(guān)關(guān)滅電

15、燈；或者在下樓前，用樓上開關(guān)翻開電燈，下樓上開關(guān)關(guān)滅電燈；或者在下樓前，用樓上開關(guān)翻開電燈，下樓后，用樓下開關(guān)關(guān)滅電燈。后，用樓下開關(guān)關(guān)滅電燈。 解：設(shè)定變量和形狀賦值：設(shè)樓上開關(guān)為解：設(shè)定變量和形狀賦值：設(shè)樓上開關(guān)為A，樓下開關(guān)為，樓下開關(guān)為B，燈泡為燈泡為Y。并設(shè)。并設(shè)A、B閉合時(shí)為閉合時(shí)為1，斷開時(shí)為，斷開時(shí)為0；燈亮?xí)r；燈亮?xí)rY為為1，燈，燈滅時(shí)滅時(shí)Y為為0。 列真值表：根據(jù)邏輯要求列出真值表如下。列真值表：根據(jù)邏輯要求列出真值表如下。 邏輯表達(dá)式：由真值表邏輯表達(dá)式：由真值表得邏輯邏輯表達(dá)式得邏輯邏輯表達(dá)式BABAY已為最簡與或表達(dá)式A BY0 000 111 011 1017畫邏輯

16、電路圖：畫邏輯電路圖：ABY&ABY=1用與非門實(shí)現(xiàn)BABAYBAY用異或門實(shí)現(xiàn)BABAY18 例4：設(shè)計(jì)一個(gè)路燈控制電路，要?jiǎng)?wù)虛現(xiàn)的功能是：當(dāng)總電源開封鎖合時(shí)，安裝在三個(gè)不同地方的三個(gè)開關(guān)都能獨(dú)立地將燈翻開或熄滅；當(dāng)總電源開關(guān)斷開時(shí)，路燈不亮。 解： 邏輯籠統(tǒng) 輸入、輸出信號(hào)：輸入信號(hào)是四個(gè)開關(guān)的形狀，輸出信號(hào)是路燈的亮、滅。 設(shè)定變量用S表示總電源開關(guān)，用A、B、C表示安裝在三個(gè)不同地方的分開關(guān)，用Y表示路燈。 形狀賦值：用0表示開關(guān)斷開和燈滅，用1表示開封鎖合和燈亮。19 列真值表：由題意不難了解，普列真值表：由題意不難了解，普通地說，四個(gè)開關(guān)是不會(huì)在同一時(shí)辰通地說，四個(gè)開關(guān)是不

17、會(huì)在同一時(shí)辰動(dòng)作的，反映在真值表中任何時(shí)辰都動(dòng)作的，反映在真值表中任何時(shí)辰都只會(huì)有一個(gè)變量改動(dòng)取值，因此按循只會(huì)有一個(gè)變量改動(dòng)取值，因此按循環(huán)碼陳列變量環(huán)碼陳列變量S S、A A、B B、C C的取值較好，的取值較好，如右表所示。如右表所示。00000000101010100 0 0 00 0 0 10 0 1 10 0 1 00 1 1 00 1 1 10 1 0 10 1 0 01 1 0 01 1 0 11 1 1 11 1 1 01 0 1 01 0 1 11 0 0 11 0 0 0YS A B C 進(jìn)展化簡進(jìn)展化簡 由以下圖所示由以下圖所示Y Y的卡諾圖可得的卡諾圖可得101001

18、010000000 0BC10110001SA00 0111 10CBASCBASSABCCBSAY20 畫邏輯圖畫邏輯圖 用異或門和與門實(shí)現(xiàn)。用異或門和與門實(shí)現(xiàn)。 變換表達(dá)式變換表達(dá)式 邏輯圖：如以下圖所示。邏輯圖：如以下圖所示。)()()()()()(CBASCBACBASCBCBABCCBASCBACBAABCCBASY11&ABCSY21練習(xí)：練習(xí)： 設(shè)計(jì)一個(gè)監(jiān)視交通訊號(hào)燈任務(wù)形狀的邏輯電路。設(shè)計(jì)一個(gè)監(jiān)視交通訊號(hào)燈任務(wù)形狀的邏輯電路。正常情況下，紅、黃、綠燈只需一個(gè)亮，否那么視為正常情況下，紅、黃、綠燈只需一個(gè)亮，否那么視為缺點(diǎn)形狀，發(fā)出報(bào)警信號(hào)，提示有關(guān)人員修繕。缺點(diǎn)形狀，發(fā)

19、出報(bào)警信號(hào)，提示有關(guān)人員修繕。 解解 1. 1. 邏輯籠統(tǒng)邏輯籠統(tǒng)輸入變量：輸入變量：1 - 亮亮0 - 滅滅輸出變量：輸出變量：R紅紅Y黃黃G綠綠Z有無缺點(diǎn)有無缺點(diǎn)1 - 有有0 - 無無列真值表列真值表R Y GZ0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1100101112. 卡諾圖化簡卡諾圖化簡RYG0100 01 11 1011111YGRGRYGYRZ 22練習(xí)：設(shè)計(jì)一個(gè)監(jiān)視交通訊號(hào)燈任務(wù)形狀的邏輯電路。練習(xí)：設(shè)計(jì)一個(gè)監(jiān)視交通訊號(hào)燈任務(wù)形狀的邏輯電路。正常情況下，紅、黃、綠只需一個(gè)亮，否那么視為缺正常情況下，紅、黃、綠只需一個(gè)亮，否那么視為缺點(diǎn)形

20、狀，發(fā)出報(bào)警信號(hào)，提示有關(guān)人員修繕。點(diǎn)形狀，發(fā)出報(bào)警信號(hào)，提示有關(guān)人員修繕。 解解 YGRGRYGYRZ 3. 畫邏輯圖畫邏輯圖&1&1111RGYZ23作業(yè)題作業(yè)題P225 題題3.1(a) P226 題題3.5243.2 加法器和數(shù)值比較器加法器和數(shù)值比較器3.2.1 加法器加法器一、半加器和全加器一、半加器和全加器1. 半加器半加器Half Adder兩個(gè)兩個(gè) 1 1 位二進(jìn)制數(shù)相加，不思索來自低位的進(jìn)位。位二進(jìn)制數(shù)相加，不思索來自低位的進(jìn)位。iiBA iiCS 0 00 11 01 10 01 01 00 1iiiiiBABAS iiiBAC 真真值值表表函數(shù)式函數(shù)式B

21、A Ai+Bi = Si (和和) Ci (進(jìn)位進(jìn)位)25邏邏輯輯圖圖曾曾用用符符號(hào)號(hào)國國標(biāo)標(biāo)符符號(hào)號(hào)半加器半加器Half AdderSi&AiBi=1CiCOSiAiBiCiHASiAiBiCiiiiiiBABAS iiiBAC 函函數(shù)數(shù)式式BA 262. 全加器全加器Full Adder兩個(gè)兩個(gè) 1 1 位二進(jìn)制數(shù)相加，思索來自低位的進(jìn)位。位二進(jìn)制數(shù)相加，思索來自低位的進(jìn)位。 Ai + Bi + Ci -1 ( 來自低位進(jìn)來自低位進(jìn)位位 ) = Si ( 和和 ) Ci ( 向高位進(jìn)位向高位進(jìn)位 )1 0 1 1 - A 1 1 1 0- B+-來自低位進(jìn)來自低位進(jìn)位位100101

22、111真真值值表表1-1-1-1- iiiiiiiiiiiiiCBACBACBACBAS 1111 iiiiiiiiiiiiiCBACBACBACBAC規(guī)范規(guī)范與或式與或式Ai Bi Ci-10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1SiCiAi Bi Ci-1 SiCi0 01 01 00 11 00 10 11 1- S高位進(jìn)位高位進(jìn)位27卡諾圖卡諾圖全加器全加器Full AdderAiBiCi-10100 01 11 101111SiAiBiCi-10100 01 11 101111Ci圈圈 “ 0 1111 iiiiiiiiiiiiiCBACBAC

23、BACBAS11 iiiiiiiCBCABAC1-1-1-1- iiiiiiiiiiiiiCBACBACBACBAS 11 iiiiiiiCBCABAC最簡與或式最簡與或式圈圈 “ 1 28邏輯圖邏輯圖(a) 用與門、或門和非門實(shí)現(xiàn)用與門、或門和非門實(shí)現(xiàn)曾用符號(hào)曾用符號(hào)國標(biāo)符號(hào)國標(biāo)符號(hào)COCISiAiBiCi-1CiFASiAiBiCi-1Ci&11111AiSiCiBiCi-11129(b) 用與或非門和非門實(shí)現(xiàn)用與或非門和非門實(shí)現(xiàn)1111 iiiiiiiiiiiiiCBACBACBACBAS11 iiiiiiiCBCABAC&11&11111CiSiAiBiCi-1

24、303. 集成全加器集成全加器TTL：74LS183CMOS：C661雙全加器雙全加器VCC 2Ai2Bi 2Ci-1 2Ci 2Si VCC 2A 2B 2CIn 2COn+1 2F1A1B 1CIn1FGND1Ai1Bi1Ci-11Si地地1Ci1 2 3 4 5 6 714 13 12 11 10 9 8VDD 2Ai2Bi 2Ci-1 1Ci 1Si 2Si 1Ci-1 2Ci 1Ai1Bi VSS 31二、加法器二、加法器Adder實(shí)現(xiàn)多位二進(jìn)制實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路數(shù)相加的電路1. 四位串行進(jìn)位加法器四位串行進(jìn)位加法器特點(diǎn)：特點(diǎn)：電路簡單，銜接方便電路簡單，銜接方便速度低速度低

25、 = 4 tpdtpd 1位全加器的平均位全加器的平均 傳輸延遲時(shí)間傳輸延遲時(shí)間 01230123BBBBBAAAAA C0S0B0A0C0-1COS SCIC1S1B1A1COS SCIC2S2B2A2COS SCIC3S3B3A3COS SCI322. 超前進(jìn)位加法器超前進(jìn)位加法器 作加法運(yùn)算時(shí)，各位數(shù)的進(jìn)位信號(hào)由輸入二進(jìn)制作加法運(yùn)算時(shí)，各位數(shù)的進(jìn)位信號(hào)由輸入二進(jìn)制數(shù)直接產(chǎn)生。數(shù)直接產(chǎn)生。1000000)( CBABAC011111)(CBABAC 1000001111)()( CBABABABA特點(diǎn)特點(diǎn)優(yōu)點(diǎn)：速度快優(yōu)點(diǎn)：速度快缺陷：電路比較復(fù)雜缺陷：電路比較復(fù)雜1 )( iiiiiiCB

26、ABAC33超前進(jìn)位電路超前進(jìn)位電路 S3 S2 S1 S0C3A3B3A2B2A1B1A0B0C0-1CICICICI343. 2. 2 數(shù)值比較器數(shù)值比較器Digital Comparator一、一、1 位數(shù)值比較器位數(shù)值比較器0 00 11 01 10 1 00 0 11 0 00 1 0真真值值表表函數(shù)式函數(shù)式邏輯圖邏輯圖 用與非門用與非門和非門實(shí)現(xiàn)和非門實(shí)現(xiàn)Ai Bi Li Gi MiLi ( A B )Gi ( A = B )Mi( A BL = 1A = BM = 1A 100= 100= 100=100=010 001= 001= 001=001B = B3B2B1B0LGM4

27、 4位數(shù)值比較器位數(shù)值比較器A3 B3 A2 B2 A1 B1 A0 B036G = (A3 B3)(A2 B2) (A1 B1)(A0 B0)&1&1&1&1&1&1&1 1&1&1&1 1 MLGA2A1B3A3B2B1B01 A04 位數(shù)值比較器位數(shù)值比較器M = A3B3+ (A3 B3) A2B2 + (A3 B3)(A2 B2) A1 B1+ (A3 B3)(A2 B2)(A1 B1) A0B01 位數(shù)值比較器位數(shù)值比較器3M3G2M2G1M1G0M0GAiMiBiAi BiAiBiLiGiAiBi&a

28、mp;1&1&L = M G =M+G37擴(kuò)展：擴(kuò)展：級(jí)級(jí)聯(lián)聯(lián)輸輸入入 集成數(shù)值比較器集成數(shù)值比較器 74LS85 (TTL) 兩片兩片 4 位數(shù)值比較器位數(shù)值比較器74LS85 AB74LS85 ABVCC A3 B2 A2 A1 B1 A0 B0B3 AB FAB FA=B FAB地地1 2 3 4 5 6 7 816 15 14 13 12 11 10 97485 74LS85比較輸出比較輸出1 8 位數(shù)值比較器位數(shù)值比較器低位比較結(jié)果低位比較結(jié)果高位比較結(jié)果高位比較結(jié)果 FAB FAB B7 A7 B6 A6 B5 A5 B4 A4 B3 A3 B2 A2 B1 A1

29、B0 A0 38比比 較較 輸輸 入入級(jí)級(jí) 聯(lián)聯(lián) 輸輸 入入輸輸 出出A3B3A2B2A1B1A0B0AB FA B 001= 001= 001= 001=001001=010010=100100 100= 100 級(jí)聯(lián)輸入：供擴(kuò)展運(yùn)用，普通接低位芯片的比較輸出，即級(jí)聯(lián)輸入：供擴(kuò)展運(yùn)用，普通接低位芯片的比較輸出，即 接低位芯片的接低位芯片的 FA B 。= B 只是為了電路對(duì)稱，不起判別作用只是為了電路對(duì)稱，不起判別作用B7 A7 B6 A6 B5 A5 B4 A4 FAB CC14585 ABB3 A3 B2 A2 B1 A1 B0 A0 FAB CC14585 AB 集成數(shù)值比較器集成數(shù)值

30、比較器 CC15485(CMOS)擴(kuò)展：擴(kuò)展： 兩片兩片4 位位 8 位位VDDA3 B3 FAB FABA BL = 1A = BM = 1A BG = 1LGM4 4位數(shù)值比較器位數(shù)值比較器A3 B3 A2 B2 A1 B1 A0 B089加法器用于實(shí)現(xiàn)多位加法運(yùn)算，其單元電路有加法器用于實(shí)現(xiàn)多位加法運(yùn)算，其單元電路有半加器和全加器；其集成電路主要有串行進(jìn)位半加器和全加器；其集成電路主要有串行進(jìn)位加法器和超前進(jìn)位加法器。加法器和超前進(jìn)位加法器。COCISiAiBiCi-1Ci903.7 組合電路中的競爭冒險(xiǎn)組合電路中的競爭冒險(xiǎn)3.7.1 競爭冒險(xiǎn)的概念及其產(chǎn)生緣由競爭冒險(xiǎn)的概念及其產(chǎn)生緣由

31、一、競爭冒險(xiǎn)的概念一、競爭冒險(xiǎn)的概念 在組合邏輯電路中，當(dāng)輸入信號(hào)改動(dòng)形狀時(shí)，輸出端能夠在組合邏輯電路中，當(dāng)輸入信號(hào)改動(dòng)形狀時(shí)，輸出端能夠出現(xiàn)虛偽信號(hào)出現(xiàn)虛偽信號(hào) 過渡干擾脈沖的景象，叫做競爭冒險(xiǎn)。過渡干擾脈沖的景象，叫做競爭冒險(xiǎn)。二、產(chǎn)生競爭冒險(xiǎn)的緣由二、產(chǎn)生競爭冒險(xiǎn)的緣由1. 緣由分析緣由分析&ABY0110ABY=AB 信號(hào)信號(hào) A、B 不能夠突變，需求閱歷不能夠突變，需求閱歷一段極短的過渡時(shí)間。而門電路的傳一段極短的過渡時(shí)間。而門電路的傳輸時(shí)間也各不一樣，故當(dāng)輸時(shí)間也各不一樣，故當(dāng)A、B同時(shí)同時(shí)改動(dòng)形狀時(shí)能夠在輸出端產(chǎn)生虛偽信改動(dòng)形狀時(shí)能夠在輸出端產(chǎn)生虛偽信號(hào)。號(hào)。91負(fù)尖峰脈

32、沖冒險(xiǎn)負(fù)尖峰脈沖冒險(xiǎn)可見，在組合邏輯電路中，當(dāng)一個(gè)門電路可見，在組合邏輯電路中，當(dāng)一個(gè)門電路(如如 G2)輸入兩個(gè)向相反方向變化的互補(bǔ)信號(hào)時(shí)，那么在輸出輸入兩個(gè)向相反方向變化的互補(bǔ)信號(hào)時(shí)，那么在輸出端能夠會(huì)產(chǎn)生尖峰干擾脈沖。端能夠會(huì)產(chǎn)生尖峰干擾脈沖。正尖峰脈沖冒險(xiǎn)正尖峰脈沖冒險(xiǎn)G2G1AYY=A+AA理理想想思索門延時(shí)思索門延時(shí)AY11AY1tpdG2G1AYY=AAA理理想想思索門延時(shí)思索門延時(shí)Y0AAY1tpd92三、競爭冒險(xiǎn)的判別三、競爭冒險(xiǎn)的判別假設(shè)一個(gè)函數(shù)在輸入信號(hào)的某種組合下，輸出函數(shù)出現(xiàn)或 的方式，那么該電路就能夠出現(xiàn)競爭冒險(xiǎn)。AAAAACABFABYACY21令令B BC C1

33、 1那么那么F F即該電路存在競爭冒險(xiǎn)。即該電路存在競爭冒險(xiǎn)。AA 例1：檢查如下圖電路能否存在競爭冒險(xiǎn)。 解：AY1Y2BCF1&1&93例例2 2：檢查如下圖電路能否存在競爭冒險(xiǎn)。：檢查如下圖電路能否存在競爭冒險(xiǎn)。解：解：)(CACBF令A(yù)B0那么F闡明存在競爭冒險(xiǎn)。CCCY1Y2BAF1&11943.7.2 消除競爭冒險(xiǎn)的方法消除競爭冒險(xiǎn)的方法一、引入封鎖脈沖一、引入封鎖脈沖&Y3&Y1&Y2&Y0A1B1P1ABABABP1二、引入選通脈沖二、引入選通脈沖P2P2存在的問題：存在的問題：對(duì)封鎖脈沖和選通脈沖的寬度和產(chǎn)生時(shí)間有對(duì)封鎖

34、脈沖和選通脈沖的寬度和產(chǎn)生時(shí)間有嚴(yán)厲的要求。嚴(yán)厲的要求。三、接入濾波電容三、接入濾波電容CfCf導(dǎo)致輸出波形的邊沿變壞。導(dǎo)致輸出波形的邊沿變壞。95四、修正邏輯設(shè)計(jì)添加多余項(xiàng)四、修正邏輯設(shè)計(jì)添加多余項(xiàng)3.7.2 消除競爭冒險(xiǎn)的方法消除競爭冒險(xiǎn)的方法ABC010001 11 1011100100CAABY 例如：例如：1BCCAABYCAABBC假設(shè)添加多余項(xiàng)假設(shè)添加多余項(xiàng)BC,那么可消除那么可消除冒險(xiǎn)冒險(xiǎn)當(dāng)當(dāng)B=C=1時(shí)時(shí),Y=A+A存在競爭冒險(xiǎn)存在競爭冒險(xiǎn)AAY=A+A&1&1ABCAG1G2G4G3YAA&G5假設(shè)函數(shù)的不同乘積項(xiàng)之間存在幾何相鄰的最小項(xiàng)，假設(shè)函數(shù)的不同乘積項(xiàng)之間存在幾何相鄰的最小項(xiàng)，那么存在冒險(xiǎn)，而添加由這兩個(gè)幾何相鄰的最小項(xiàng)那么存在冒險(xiǎn)，而添加由這兩個(gè)幾何相鄰的最小項(xiàng)組成的多余項(xiàng)，那么可消除冒險(xiǎn)。組成的多余項(xiàng)，那么可消除冒險(xiǎn)。96作業(yè)題作業(yè)題P227 題題3.13(1