第5章存儲(chǔ)器系統(tǒng)rev2ppt課件

1、 第5章 存儲(chǔ)系統(tǒng)5.1 概 述半導(dǎo)體存儲(chǔ)器l存儲(chǔ)器是計(jì)算機(jī)中用來(lái)記錄信息的設(shè)備。存儲(chǔ)器是計(jì)算機(jī)中用來(lái)記錄信息的設(shè)備。由能夠表示二進(jìn)制數(shù)由能夠表示二進(jìn)制數(shù)“0和和“1的、具的、具有記憶功能的一些物理器件組成。有記憶功能的一些物理器件組成。l能存放一位二進(jìn)制數(shù)的物理器件稱(chēng)為一個(gè)能存放一位二進(jìn)制數(shù)的物理器件稱(chēng)為一個(gè)存儲(chǔ)元。存儲(chǔ)元。l若干存儲(chǔ)元構(gòu)成一個(gè)存儲(chǔ)單元。若干存儲(chǔ)元構(gòu)成一個(gè)存儲(chǔ)單元。存儲(chǔ)器的層次結(jié)構(gòu)l由上至下容量越來(lái)越大，速度越來(lái)越慢由上至下容量越來(lái)越大，速度越來(lái)越慢 通用寄存器堆及通用寄存器堆及 指令、數(shù)據(jù)緩沖棧指令、數(shù)據(jù)緩沖棧 高速緩存高速緩存 主存儲(chǔ)器主存儲(chǔ)器 聯(lián)機(jī)外存儲(chǔ)器聯(lián)機(jī)外存儲(chǔ)器

2、脫機(jī)外存儲(chǔ)器脫機(jī)外存儲(chǔ)器內(nèi)存儲(chǔ)器的分類(lèi)l內(nèi)存儲(chǔ)器內(nèi)存儲(chǔ)器隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器RAM）只讀存儲(chǔ)器只讀存儲(chǔ)器ROM）靜態(tài)存儲(chǔ)器靜態(tài)存儲(chǔ)器SRAMStatic RAM）動(dòng)態(tài)存儲(chǔ)器動(dòng)態(tài)存儲(chǔ)器DRAM -Dynamic RAM ）掩模掩模ROM一次性可寫(xiě)一次性可寫(xiě)ROM(PROM)可擦寫(xiě)式可擦寫(xiě)式EPROM電可擦寫(xiě)式電可擦寫(xiě)式EEPROM主要技術(shù)指標(biāo)l存儲(chǔ)容量存儲(chǔ)容量l存取時(shí)間和存取周期存取時(shí)間和存取周期l平均故障間隔時(shí)間平均故障間隔時(shí)間MTBFMTBF）（可靠性）（可靠性）l功耗功耗lCPUCPU讀寫(xiě)存儲(chǔ)器的時(shí)間必須大于存儲(chǔ)芯片讀寫(xiě)存儲(chǔ)器的時(shí)間必須大于存儲(chǔ)芯片的的l額定存取時(shí)間額定存取時(shí)間5.

3、2 隨機(jī)存取存儲(chǔ)器要求掌握：要求掌握：SRAM與與DRAM的主要特點(diǎn)的主要特點(diǎn)幾種常用存儲(chǔ)器芯片及其與系統(tǒng)的連幾種常用存儲(chǔ)器芯片及其與系統(tǒng)的連接接存儲(chǔ)器擴(kuò)展技術(shù)存儲(chǔ)器擴(kuò)展技術(shù)一、靜態(tài)存儲(chǔ)器SRAM特點(diǎn)：特點(diǎn)：存儲(chǔ)元由雙穩(wěn)電路構(gòu)成，存儲(chǔ)信息穩(wěn)存儲(chǔ)元由雙穩(wěn)電路構(gòu)成，存儲(chǔ)信息穩(wěn)定定p199典型SRAM芯片CMOS RAM芯片芯片6264： 主要引腳功能主要引腳功能工作時(shí)序工作時(shí)序與系統(tǒng)的連接使用與系統(tǒng)的連接使用SRAM 6264芯片( ) 6264外部引線(xiàn)圖外部引線(xiàn)圖12823456789101112131427262524232221201918171615NCA12A7A6A5A4A3A2A1A

4、0D0D1D2GNDD7D6D5D4D3WECS2A8A9A11OEA10CS1+5Vl地址線(xiàn)：地址線(xiàn)： A0-A12l數(shù)據(jù)線(xiàn)：數(shù)據(jù)線(xiàn)： D0-D7l輸出允許信號(hào)：輸出允許信號(hào)： OEl寫(xiě)允許信號(hào)：寫(xiě)允許信號(hào)： WEl選片信號(hào)：選片信號(hào)：CS1，CS26264芯片的主要引線(xiàn)芯片的主要引線(xiàn)8K86264的工作過(guò)程l寫(xiě)操作l SRAM 6264寫(xiě)操作時(shí)序圖寫(xiě)操作時(shí)序圖 TWCTWRTAW數(shù)據(jù)數(shù)據(jù)地址地址TDTWTWDOUT DINTDWTDHWECSlTW寫(xiě)入時(shí)間寫(xiě)入時(shí)間l從寫(xiě)入命令發(fā)出到數(shù)據(jù)進(jìn)入存儲(chǔ)單從寫(xiě)入命令發(fā)出到數(shù)據(jù)進(jìn)入存儲(chǔ)單元的時(shí)間寫(xiě)信號(hào)有效時(shí)間元的時(shí)間寫(xiě)信號(hào)有效時(shí)間lTWC寫(xiě)入周期寫(xiě)入周

5、期l兩次寫(xiě)入存儲(chǔ)器所允許的最小時(shí)間兩次寫(xiě)入存儲(chǔ)器所允許的最小時(shí)間間隔有效地址維持的時(shí)間間隔有效地址維持的時(shí)間6264芯片與系統(tǒng)的連接D0D7A0A12WEOECS1CS2A0A12MEMWMEMR譯碼譯碼電路電路高位地址信號(hào)D0D76264譯碼電路l將輸入的一組二進(jìn)制編碼變換為一個(gè)特將輸入的一組二進(jìn)制編碼變換為一個(gè)特定的輸出信號(hào)，即：定的輸出信號(hào)，即：l 將輸入的一組高位地址信號(hào)通過(guò)變換，將輸入的一組高位地址信號(hào)通過(guò)變換，產(chǎn)生一個(gè)有效的輸出信號(hào)，用于選中某產(chǎn)生一個(gè)有效的輸出信號(hào)，用于選中某一個(gè)存儲(chǔ)器芯片，從而確定了該存儲(chǔ)器一個(gè)存儲(chǔ)器芯片，從而確定了該存儲(chǔ)器芯片在內(nèi)存中的地址范圍。芯片在內(nèi)存中的

6、地址范圍。l譯碼電路可以使用門(mén)電路組合邏輯譯碼電路可以使用門(mén)電路組合邏輯l譯碼電路更多的是采用集成譯碼器譯碼電路更多的是采用集成譯碼器l常用的常用的2:4譯碼器：譯碼器：74LS139l常用的常用的3:8譯碼器：譯碼器：74LS138l常用的常用的4:16譯碼器：譯碼器：74LS154譯碼電路全地址譯碼l用全部的高位地址信號(hào)作為譯碼信號(hào)，用全部的高位地址信號(hào)作為譯碼信號(hào)，使得存儲(chǔ)器芯片的每一個(gè)單元都占據(jù)一使得存儲(chǔ)器芯片的每一個(gè)單元都占據(jù)一個(gè)唯一的內(nèi)存地址。個(gè)唯一的內(nèi)存地址。全譯碼示例A15 A14A13A16CBAE3138 2764A19A18A17A12A0CEY6E2E1IO/M&

7、;1C000H1DFFFH全0全10 0 0 1 1 1 00 0 0 1 1 1 0地址范圍A12A0A19A18A17A16A15A14 A13全地址譯碼例l所接芯片的地址范圍：所接芯片的地址范圍：l F0000HF1FFFHA19A18A17A16A15A14A13&16264CS1部分地址譯碼l用部分高位地址信號(hào)而不是全部作為譯碼用部分高位地址信號(hào)而不是全部作為譯碼信號(hào)，使得被選中得存儲(chǔ)器芯片占有幾組不同信號(hào)，使得被選中得存儲(chǔ)器芯片占有幾組不同的地址范圍。的地址范圍。l下例使用高下例使用高5位地址作為譯碼信號(hào)，從而使被位地址作為譯碼信號(hào)，從而使被選中芯片的每個(gè)單元都占有兩個(gè)地址

8、，即這兩選中芯片的每個(gè)單元都占有兩個(gè)地址，即這兩個(gè)地址都指向同一個(gè)單元。個(gè)地址都指向同一個(gè)單元。部分地址譯碼例l兩組地址：兩組地址：l F0000HF1FFFH B0000HB1FFFHA19A17A16A15A14A13&16264CS1應(yīng)用舉例將將SRAM 6264芯片與系統(tǒng)連接。芯片與系統(tǒng)連接。要求：要求：使其地址范圍為：使其地址范圍為：38000H39FFFH。使用使用74LS138譯碼器構(gòu)成譯碼電路。譯碼器構(gòu)成譯碼電路。應(yīng)用舉例D0D7A0A12WEOECS1CS2A0A12MEMWMEMRD0D7A19G1G2AG2BCBAA18A14A13&A17A16A15VC

9、CY0&二、動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM特點(diǎn)：特點(diǎn)：存儲(chǔ)元主要由電容構(gòu)成，由于電容存在的存儲(chǔ)元主要由電容構(gòu)成，由于電容存在的漏電現(xiàn)象而使其存儲(chǔ)的信息不穩(wěn)定，故漏電現(xiàn)象而使其存儲(chǔ)的信息不穩(wěn)定，故DRAM芯片需要定時(shí)刷新。芯片需要定時(shí)刷新。典型DRAM芯片2164Al2164A：64K1bitl采用行地址和列地址來(lái)確定一個(gè)單元；采用行地址和列地址來(lái)確定一個(gè)單元；l行列地址分時(shí)傳送，行列地址分時(shí)傳送，l 共用一組地址信號(hào)線(xiàn)；共用一組地址信號(hào)線(xiàn)；l地址信號(hào)線(xiàn)的數(shù)量?jī)H地址信號(hào)線(xiàn)的數(shù)量?jī)Hl 為同等容量為同等容量SRAM芯芯l 片的一半。片的一半。2164A芯片2164A外部引線(xiàn)圖外部引線(xiàn)圖主要引線(xiàn)lRA

10、S：行地址選通信號(hào)。用于鎖存行地址；：行地址選通信號(hào)。用于鎖存行地址；lCAS：列地址選通信號(hào)。：列地址選通信號(hào)。l地址總線(xiàn)上先送上行地址，后送上列地址，它地址總線(xiàn)上先送上行地址，后送上列地址，它們們l分別在分別在RAS和和CAS有效期間被鎖存在鎖存器中。有效期間被鎖存在鎖存器中。lDIN： 數(shù)據(jù)輸入數(shù)據(jù)輸入lDOUT：數(shù)據(jù)輸出：數(shù)據(jù)輸出WE=O 數(shù)據(jù)寫(xiě)入數(shù)據(jù)寫(xiě)入WE=1 數(shù)據(jù)讀出數(shù)據(jù)讀出WE：寫(xiě)允許信號(hào)：寫(xiě)允許信號(hào)工作原理l數(shù)據(jù)讀出數(shù)據(jù)讀出l數(shù)據(jù)寫(xiě)入數(shù)據(jù)寫(xiě)入l刷新刷新l l 參見(jiàn)其工作時(shí)序圖參見(jiàn)其工作時(shí)序圖2164A的工作過(guò)程l讀操作l寫(xiě)操作l 2164A讀操作時(shí)序圖讀操作時(shí)序圖 WE=1R

11、ASCASDOUT行地址列地址有效數(shù)據(jù)存儲(chǔ)地址需要分兩批傳送存儲(chǔ)地址需要分兩批傳送行地址選通信號(hào)行地址選通信號(hào)RAS*有效，開(kāi)始傳送行有效，開(kāi)始傳送行地址地址隨后，列地址選通信號(hào)隨后，列地址選通信號(hào)CAS*有效，傳送有效，傳送列地址，列地址，CAS*相當(dāng)于片選信號(hào)相當(dāng)于片選信號(hào)數(shù)據(jù)從數(shù)據(jù)從DOUT引腳輸出引腳輸出刷新l將存放于每位中的信息讀出再照原樣寫(xiě)將存放于每位中的信息讀出再照原樣寫(xiě)入原單元的過(guò)程入原單元的過(guò)程-刷新刷新刷新操作時(shí)序TRCTCRPTRAS高阻高阻TASRTRAH行地址行地址地址地址DINCASRAS采用采用“僅行地址有效方法刷新僅行地址有效方法刷新行地址選通行地址選通RAS*

12、有效，傳送行地址有效，傳送行地址列地址選通列地址選通CAS*無(wú)效，沒(méi)有列地址無(wú)效，沒(méi)有列地址芯片內(nèi)部實(shí)現(xiàn)一行存儲(chǔ)單元的刷新芯片內(nèi)部實(shí)現(xiàn)一行存儲(chǔ)單元的刷新沒(méi)有數(shù)據(jù)輸入輸出沒(méi)有數(shù)據(jù)輸入輸出存儲(chǔ)系統(tǒng)中所有芯片同時(shí)進(jìn)行刷新存儲(chǔ)系統(tǒng)中所有芯片同時(shí)進(jìn)行刷新DRAM必須每隔固定時(shí)間就刷新必須每隔固定時(shí)間就刷新2164A在系統(tǒng)中的連接A0A7ADDSELRAS0CAS0MEMWWECAS0RAS0A8A15A0A7ABS2164LS158LS245D0D7ADRMEMRBERAMADSELD0D7 8片三、存儲(chǔ)器擴(kuò)展技術(shù)位擴(kuò)展位擴(kuò)展字?jǐn)U展字?jǐn)U展字位擴(kuò)展字位擴(kuò)展用多片存儲(chǔ)芯片構(gòu)成一個(gè)需要的內(nèi)存空間，用多片存儲(chǔ)芯

13、片構(gòu)成一個(gè)需要的內(nèi)存空間，它們?cè)谡麄€(gè)內(nèi)存中占據(jù)不同的地址范圍，任它們?cè)谡麄€(gè)內(nèi)存中占據(jù)不同的地址范圍，任一時(shí)刻僅有一片或一組被選中一時(shí)刻僅有一片或一組被選中-存儲(chǔ)存儲(chǔ)器的擴(kuò)展。器的擴(kuò)展。位擴(kuò)展l存儲(chǔ)器的存儲(chǔ)容量等于：存儲(chǔ)器的存儲(chǔ)容量等于：l 單元數(shù)每單元的位數(shù)單元數(shù)每單元的位數(shù)l當(dāng)構(gòu)成內(nèi)存的存儲(chǔ)器芯片的字長(zhǎng)小于內(nèi)當(dāng)構(gòu)成內(nèi)存的存儲(chǔ)器芯片的字長(zhǎng)小于內(nèi)存單元的字長(zhǎng)時(shí)，就要進(jìn)行位擴(kuò)展，使存單元的字長(zhǎng)時(shí)，就要進(jìn)行位擴(kuò)展，使每個(gè)單元的字長(zhǎng)滿(mǎn)足要求。每個(gè)單元的字長(zhǎng)滿(mǎn)足要求。字節(jié)數(shù)字節(jié)數(shù)字長(zhǎng)字長(zhǎng)位擴(kuò)展例l用用8片片2164A芯片構(gòu)成芯片構(gòu)成64KB存儲(chǔ)器。存儲(chǔ)器。LS158A0A7 A8A152164A2164

14、A2164ADBABD0D1D7A0A7位擴(kuò)展方法：l將每片的地址線(xiàn)、控制線(xiàn)并聯(lián)，數(shù)據(jù)線(xiàn)將每片的地址線(xiàn)、控制線(xiàn)并聯(lián)，數(shù)據(jù)線(xiàn)分別引出。分別引出。l位擴(kuò)展特點(diǎn)：位擴(kuò)展特點(diǎn)：l 存儲(chǔ)器的單元數(shù)不變，位數(shù)增加。存儲(chǔ)器的單元數(shù)不變，位數(shù)增加。字?jǐn)U展l地址空間的擴(kuò)展。芯片每個(gè)單元中的字長(zhǎng)滿(mǎn)足，地址空間的擴(kuò)展。芯片每個(gè)單元中的字長(zhǎng)滿(mǎn)足，但單元數(shù)不滿(mǎn)足。但單元數(shù)不滿(mǎn)足。l擴(kuò)展原則：擴(kuò)展原則：l每個(gè)芯片的地址線(xiàn)、數(shù)據(jù)線(xiàn)、控制線(xiàn)并聯(lián)，僅每個(gè)芯片的地址線(xiàn)、數(shù)據(jù)線(xiàn)、控制線(xiàn)并聯(lián)，僅片選端分別引出，以實(shí)現(xiàn)每個(gè)芯片占據(jù)不同的片選端分別引出，以實(shí)現(xiàn)每個(gè)芯片占據(jù)不同的地址范圍。地址范圍。字?jǐn)U展例l用兩片64K8位的SRAM芯片

15、構(gòu)成容量為128KB的存儲(chǔ)器數(shù)據(jù)總線(xiàn)DB地址總線(xiàn)ABGG2AG2BCBA74LS138MEMWMEMRA19A18A17A16Y2Y3&WEORCSWEORCSY3MEMW64Kx8D0 D7A0 A15A0 A15D0 D764Kx8字位擴(kuò)展l根據(jù)內(nèi)存容量及芯片容量確定所需存儲(chǔ)芯根據(jù)內(nèi)存容量及芯片容量確定所需存儲(chǔ)芯片數(shù)；片數(shù)；l進(jìn)行位擴(kuò)展以滿(mǎn)足字長(zhǎng)要求；進(jìn)行位擴(kuò)展以滿(mǎn)足字長(zhǎng)要求；l進(jìn)行字?jǐn)U展以滿(mǎn)足容量要求。進(jìn)行字?jǐn)U展以滿(mǎn)足容量要求。l若已有存儲(chǔ)芯片的容量為若已有存儲(chǔ)芯片的容量為L(zhǎng)K，要構(gòu)成容，要構(gòu)成容量為量為M N的存儲(chǔ)器，需要的芯片數(shù)為：的存儲(chǔ)器，需要的芯片數(shù)為：l （M / L）

16、 （N / K）字位擴(kuò)展例l用Intel 2164構(gòu)成容量為128KB的內(nèi)存。A0A1564Kb 8D0D764Kb 8譯碼電路A165.3 5.3 只讀存儲(chǔ)器只讀存儲(chǔ)器ROMROM）掩模掩模ROM一次性可寫(xiě)一次性可寫(xiě)ROM可讀寫(xiě)可讀寫(xiě)ROM分分 類(lèi)類(lèi)EPROM紫外線(xiàn)擦除）紫外線(xiàn)擦除）EEPROM電擦除）電擦除）一、EPROM特點(diǎn)：特點(diǎn)：可多次編程寫(xiě)入；可多次編程寫(xiě)入；掉電后內(nèi)容不丟失；掉電后內(nèi)容不丟失；內(nèi)容的擦除需用紫外線(xiàn)擦除器。內(nèi)容的擦除需用紫外線(xiàn)擦除器。EPROM 2764l8K8bit芯片，其引腳與芯片，其引腳與SRAM 6264完完全兼容：全兼容：l地址信號(hào)：地址信號(hào)：A0 A12l

17、數(shù)據(jù)信號(hào)：數(shù)據(jù)信號(hào)：D0 D7l輸出信號(hào)：輸出信號(hào)：OEl片選信號(hào)：片選信號(hào)：CEl編程脈沖輸入：編程脈沖輸入：PGM2764的工作方式數(shù)據(jù)讀出數(shù)據(jù)讀出編程寫(xiě)入編程寫(xiě)入擦除擦除標(biāo)準(zhǔn)編程方式標(biāo)準(zhǔn)編程方式快速編程方式快速編程方式編程寫(xiě)入的特點(diǎn)：編程寫(xiě)入的特點(diǎn)：每出現(xiàn)一個(gè)編程負(fù)脈沖就寫(xiě)入一個(gè)字節(jié)數(shù)據(jù)每出現(xiàn)一個(gè)編程負(fù)脈沖就寫(xiě)入一個(gè)字節(jié)數(shù)據(jù)二、EEPROM特點(diǎn)：特點(diǎn)：可在線(xiàn)編程寫(xiě)入；可在線(xiàn)編程寫(xiě)入；掉電后內(nèi)容不丟失；掉電后內(nèi)容不丟失；電可擦除。電可擦除。典型EEPROM芯片98C64Al8K8bit芯片；芯片；l13根地址線(xiàn)根地址線(xiàn)A0 A12）；）；l8位數(shù)據(jù)線(xiàn)位數(shù)據(jù)線(xiàn)D0 D7）；）；l輸出允許信號(hào)

18、輸出允許信號(hào)OE）；）；l寫(xiě)允許信號(hào)寫(xiě)允許信號(hào)WE）；）；l選片信號(hào)選片信號(hào)CE）；）；l狀態(tài)輸出端狀態(tài)輸出端READY/BUSY）。）。工作方式l數(shù)據(jù)讀出數(shù)據(jù)讀出l編程寫(xiě)入編程寫(xiě)入l擦除擦除字節(jié)寫(xiě)入：每一次字節(jié)寫(xiě)入：每一次BUSY正脈沖寫(xiě)正脈沖寫(xiě) 入一個(gè)字節(jié)入一個(gè)字節(jié)自動(dòng)頁(yè)寫(xiě)入：每一次自動(dòng)頁(yè)寫(xiě)入：每一次BUSY正脈寫(xiě)正脈寫(xiě) 入一頁(yè)入一頁(yè)1 32字節(jié)）字節(jié)）字節(jié)擦除：一次擦除一個(gè)字節(jié)字節(jié)擦除：一次擦除一個(gè)字節(jié)片擦除：一次擦除整片片擦除：一次擦除整片EEPROM的應(yīng)用l可通過(guò)編寫(xiě)程序?qū)崿F(xiàn)對(duì)芯片的讀寫(xiě)，但可通過(guò)編寫(xiě)程序?qū)崿F(xiàn)對(duì)芯片的讀寫(xiě)，但l 每寫(xiě)入一個(gè)字節(jié)都需判斷每寫(xiě)入一個(gè)字節(jié)都需判斷READY/

19、BUSYl 端的狀態(tài)，僅當(dāng)該端為高電平時(shí)才可端的狀態(tài)，僅當(dāng)該端為高電平時(shí)才可寫(xiě)寫(xiě)l 入下一個(gè)字節(jié)。入下一個(gè)字節(jié)。四、閃速EEPROM特點(diǎn)：特點(diǎn)：通過(guò)向內(nèi)部控制寄存器寫(xiě)入命令的方法來(lái)通過(guò)向內(nèi)部控制寄存器寫(xiě)入命令的方法來(lái)控制芯片的工作方式?？刂菩酒墓ぷ鞣绞健９ぷ鞣绞綌?shù)據(jù)讀出數(shù)據(jù)讀出編程寫(xiě)入：編程寫(xiě)入： 擦除擦除讀單元內(nèi)容讀單元內(nèi)容讀內(nèi)部狀態(tài)寄存器內(nèi)容讀內(nèi)部狀態(tài)寄存器內(nèi)容讀芯片的廠家及器件標(biāo)記讀芯片的廠家及器件標(biāo)記數(shù)據(jù)寫(xiě)入，寫(xiě)軟件保護(hù)數(shù)據(jù)寫(xiě)入，寫(xiě)軟件保護(hù)字節(jié)擦除，塊擦除，片擦除字節(jié)擦除，塊擦除，片擦除擦除掛起擦除掛起5.4 5.4 高速緩存高速緩存Cache)Cache)理解：理解：Cache的基

20、本概念；的基本概念；基本工作原理；基本工作原理；命中率；命中率；Cache的分級(jí)體系結(jié)構(gòu)的分級(jí)體系結(jié)構(gòu)Cache的基本概念l由于由于CPU與主存之間在執(zhí)行速度上存在與主存之間在執(zhí)行速度上存在較大的差異，為提高較大的差異，為提高CPU的效率，并考的效率，并考慮到價(jià)格因素，基于程序的局部性原理，慮到價(jià)格因素，基于程序的局部性原理，在在CPU與主存之間增加的高速緩沖存儲(chǔ)與主存之間增加的高速緩沖存儲(chǔ)器器 Cache技術(shù)技術(shù)Cache的工作原理CPUCache主主 存存DBCache的命中率lCache與內(nèi)存的空間比一般為：與內(nèi)存的空間比一般為：1128lCPU讀取指令或數(shù)據(jù)時(shí)首先在讀取指令或數(shù)據(jù)時(shí)首先在Cache中中找，若找到則找，若找到則“命中命中”，否則為，否則為“不命中不命中”。l命中率影響系統(tǒng)的平均存取速度命中率影響系統(tǒng)的平均存取速度l系統(tǒng)的平均存取速度系統(tǒng)的平均存取速度=l Cache存取速度命中率存取速度命中率+RAM存取存取速度不命中率速度不命中率Cache的讀寫(xiě)操作讀操作讀操作寫(xiě)操作寫(xiě)操作貫穿讀出式貫穿讀出式旁路讀出式旁路讀出式寫(xiě)穿式寫(xiě)穿式回寫(xiě)式回寫(xiě)式貫穿讀出式CPUCache主主 存存CPUCPU對(duì)主存的所有數(shù)據(jù)請(qǐng)求都首先送到對(duì)主存的所有數(shù)據(jù)請(qǐng)求都首先送到CacheCac