PCB布局與布線規(guī)則

1、本文格式為Word版，下載可任意編輯PCB布局與布線規(guī)則 一、元件布局基本規(guī)章1. 按電路模塊進行布局，實現(xiàn)同一功能的相關(guān)電路稱為一個模塊，電路模塊中的元件應(yīng)采納就近集中原則，同時數(shù)字電路和模擬電路分開；2.定位孔、標(biāo)準(zhǔn)孔等非安裝孔四周1.27mm 內(nèi)不得貼裝元、器件，螺釘?shù)劝惭b孔四周3.5mm（對于M2.5）、4mm（對于M3）內(nèi)不得貼裝元器件；3. 臥裝電阻、電感（插件）、電解電容等元件的下方避開布過孔，以免波峰焊后過孔與元件殼體短路；4. 元器件的外側(cè)距板邊的距離為5mm；5. 貼裝元件焊盤的外側(cè)與相鄰插裝元件的外側(cè)距離大于2mm；6. 金屬殼體元器件和金屬件（屏蔽盒等）不能與其它元器件

2、相碰，不能緊貼印制線、焊盤，其間距應(yīng)大于2mm。定位孔、緊固件安裝孔、橢圓孔及板中其它方孔外側(cè)距板邊的尺寸大于3mm；7. 發(fā)熱元件不能緊鄰導(dǎo)線和熱敏元件；高熱器件要均衡分布；8. 電源插座要盡量布置在印制板的四周，電源插座與其相連的匯流條接線端應(yīng)布置在同側(cè)。特殊應(yīng)留意不要把電源插座及其它焊接連接器布置在連接器之間，以利于這些插座、連接器的焊接及電源線纜設(shè)計和扎線。電源插座及焊接連接器的布置間距應(yīng)考慮便利電源插頭的插拔；9. 其它元器件的布置：全部IC 元件單邊對齊，有極性元件極性標(biāo)示明確，同一印制板上極性標(biāo)示不得多于兩個方向，消失兩個方向時，兩個方向相互垂直；10、板面布線應(yīng)疏密得當(dāng)，當(dāng)疏密

3、差別太大時應(yīng)以網(wǎng)狀銅箔填充，網(wǎng)格大于8mil(或0.2mm)；11、貼片焊盤上不能有通孔，以免焊膏流失造成元件虛焊。重要信號線不準(zhǔn)從插座腳間穿過；12、貼片單邊對齊，字符方向全都，封裝方向全都；13、有極性的器件在以同一板上的極性標(biāo)示方向盡量保持全都。二、元件布線規(guī)章1、畫定布線區(qū)域距PCB 板邊1mm 的區(qū)域內(nèi)，以及安裝孔四周1mm 內(nèi)，禁止布線；2、電源線盡可能的寬，不應(yīng)低于18mil；信號線寬不應(yīng)低于12mil；cpu 入出線不應(yīng)低于10mil（或8mil）；線間距不低于10mil；3、正常過孔不低于30mil；4、 雙列直插：焊盤60mil，孔徑40mil；1/4W 電阻： 51*55

4、mil（0805 表貼）；直插時焊盤62mil，孔徑42mil；無極電容： 51*55mil（0805 表貼）；直插時焊盤50mil，孔徑28mil；5、 留意電源線與地線應(yīng)盡可能呈放射狀，以及信號線不能消失回環(huán)走線。如何提高抗干擾力量和電磁兼容性在研制帶處理器的電子產(chǎn)品時，如何提高抗干擾力量和電磁兼容性？1、 下面的一些系統(tǒng)要特殊留意抗電磁干擾：(1) 微掌握器時鐘頻率特殊高，總線周期特殊快的系統(tǒng)。(2) 系統(tǒng)含有大功率，大電流驅(qū)動電路，如產(chǎn)生火花的繼電器，大電流開關(guān)等。(3) 含微弱模擬信號電路以及高精度A/D 變換電路的系統(tǒng)。2、 為增加系統(tǒng)的抗電磁干擾力量實行如下措施：(1) 選用頻率

5、低的微掌握器：選用外時鐘頻率低的微掌握器可以有效降低噪聲和提高系統(tǒng)的抗干擾力量。同樣頻率的方波和正弦波，方波中的高頻成份比正弦波多得多。雖然方波的高頻成份的波的幅度，比基波小，但頻率越高越簡單放射出成為噪聲源，微掌握器產(chǎn)生的最有影響的高頻噪聲大約是時鐘頻率的3 倍。(2) 減小信號傳輸中的畸變微掌握器主要采納高速CMOS 技術(shù)制造。信號輸入端靜態(tài)輸入電流在1mA 左右，輸入電容10PF 左右，輸入阻抗相當(dāng)高，高速CMOS 電路的輸出端都有相當(dāng)?shù)膸лd力量，即相當(dāng)大的輸出值，將一個門的輸出端通過一段很長線引到輸入阻抗相當(dāng)高的輸入端，反射問題就很嚴(yán)峻，它會引起信號畸變，增加系統(tǒng)噪聲。當(dāng)TpdTr 時

6、，就成了一個傳輸線問題，必需考慮信號反射，阻抗匹配等問題。信號在印制板上的延遲時間與引線的特性阻抗有關(guān)，即與印制線路板材料的介電常數(shù)有關(guān)?？梢源致缘卣J(rèn)為，信號在印制板引線的傳輸速度，約為光速的1/3 到1/2 之間。微掌握器構(gòu)成的系統(tǒng)中常用規(guī)律電話元件的Tr（標(biāo)準(zhǔn)延遲時間）為3 到18ns 之間。在印制線路板上，信號通過一個7W 的電阻和一段25cm 長的引線，線上延遲時間大致在420ns 之間。也就是說，信號在印刷線路上的引線越短越好，最長不宜超過25cm。而且過孔數(shù)目也應(yīng)盡量少，最好不多于2 個。當(dāng)信號的上升時間快于信號延遲時間，就要根據(jù)快電子學(xué)處理。此時要考慮傳輸線的阻抗匹配，對于一塊印

7、刷線路板上的集成塊之間的信號傳輸，要避開消失TdTrd 的狀況，印刷線路板越大系統(tǒng)的速度就越不能太快。用以下結(jié)論歸納印刷線路板設(shè)計的一個規(guī)章：信號在印刷板上傳輸，其延遲時間不應(yīng)大于所用器件的標(biāo)稱延遲時間。(3) 減小信號線間的交*干擾：A 點一個上升時間為Tr 的階躍信號通過引線AB 傳向B 端。信號在AB 線上的延遲時間是Td。在D 點，由于A 點信號的向前傳輸，到達(dá)B 點后的信號反射和AB 線的延遲，Td 時間以后會感應(yīng)出一個寬度為Tr 的頁脈沖信號。在C 點，由于AB 上信號的傳輸與反射，會感應(yīng)出一個寬度為信號在AB 線上的延遲時間的兩倍，即2Td的正脈沖信號。這就是信號間的交*干擾。干

8、擾信號的強度與C 點信號的di/at 有關(guān)，與線間距離有關(guān)。當(dāng)兩信號線不是很長時，AB 上看到的實際是兩個脈沖的迭加。CMOS 工藝制造的微掌握由輸入阻抗高，噪聲高，噪聲容限也很高，數(shù)字電路是迭加100200mv 噪聲并不影響其工作。若圖中AB 線是一模擬信號，這種干擾就變?yōu)椴荒苋萑?。如印刷線路板為四層板，其中有一層是大面積的地，或雙面板，信號線的反面是大面積的地時，這種信號間的交*干擾就會變小。緣由是，大面積的地減小了信號線的特性阻抗，信號在D 端的反射大為減小。特性阻抗與信號線到地間的介質(zhì)的介電常數(shù)的平方成反比，與介質(zhì)厚度的自然對數(shù)成正比。若AB 線為一模擬信號，要避開數(shù)字電路信號線CD

9、對AB 的干擾，AB 線下方要有大面積的地，AB 線到CD 線的距離要大于AB 線與地距離的23 倍。可用局部屏蔽地，在有引結(jié)的一面引線左右兩側(cè)布以地線。(4) 減小來自電源的噪聲電源在向系統(tǒng)供應(yīng)能源的同時，也將其噪聲加到所供電的電源上。電路中微掌握器的復(fù)位線，中斷線，以及其它一些掌握線最簡單受外界噪聲的干擾。電網(wǎng)上的強干擾通過電源進入電路，即使電池供電的系統(tǒng)，電池本身也有高頻噪聲。模擬電路中的模擬信號更經(jīng)受不住來自電源的干擾。(5) 留意印刷線板與元器件的高頻特性在高頻狀況下，印刷線路板上的引線，過孔，電阻、電容、接插件的分布電感與電容等不行忽視。電容的分布電感不行忽視，電感的分布電容不行忽

10、視。電阻產(chǎn)生對高頻信號的反射，引線的分布電容會起作用，當(dāng)長度大于噪聲頻率相應(yīng)波長的1/20 時，就產(chǎn)生天線效應(yīng)，噪聲通過引線向外放射。印刷線路板的過孔大約引起0.6pf 的電容。一個集成電路本身的封裝材料引入26pf 電容。一個線路板上的接插件，有520nH 的分布電感。一個雙列直扦的24 引腳集成電路扦座，引入418nH 的分布電感。這些小的分布參數(shù)對于這行較低頻率下的微掌握器系統(tǒng)中是可以忽視不計的；而對于高速系統(tǒng)必需予以特殊留意。(6) 元件布置要合理分區(qū)元件在印刷線路板上排列的位置要充分考慮抗電磁干擾問題，原則之一是各部件之間的引線要盡量短。在布局上，要把模擬信號部分，高速數(shù)字電路部分，

11、噪聲源部分（如繼電器，大電流開關(guān)等）這三部分合理地分開，使相互間的信號耦合為最小。G 處理好接地線印刷電路板上，電源線和地線最重要?？朔姶鸥蓴_，最主要的手段就是接地。對于雙面板，地線布置特殊講究，通過采納單點接地法，電源和地是從電源的兩端接到印刷線路板上來的，電源一個接點，地一個接點。印刷線路板上，要有多個返回地線，這些都會聚到回電源的那個接點上，就是所謂單點接地。所謂模擬地、數(shù)字地、大功率器件地開分，是指布線分開，而最終都匯合到這個接地點上來。與印刷線路板以外的信號相連時，通常采納屏蔽電纜。對于高頻和數(shù)字信號，屏蔽電纜兩端都接地。低頻模擬信號用的屏蔽電纜，一端接地為好。對噪聲和干擾特別敏感

12、的電路或高頻噪聲特殊嚴(yán)峻的電路應(yīng)當(dāng)用金屬罩屏蔽起來。(7) 用好去耦電容。好的高頻去耦電容可以去除高到1GHZ 的高頻成份。陶瓷片電容或多層陶瓷電容的高頻特性較好。設(shè)計印刷線路板時，每個集成電路的電源，地之間都要加一個去耦電容。去耦電容有兩個作用：一方面是本集成電路的蓄能電容，供應(yīng)和汲取該集成電路開門關(guān)門瞬間的充放電能；另一方面旁路掉該器件的高頻噪聲。數(shù)字電路中典型的去耦電容為0.1uf 的去耦電容有5nH 分布電感，它的并行共振頻率大約在7MHz 左右，也就是說對于10MHz以下的噪聲有較好的去耦作用，對40MHz 以上的噪聲幾乎不起作用。1uf，10uf 電容，并行共振頻率在20MHz 以

13、上，去除高頻率噪聲的效果要好一些。在電源進入印刷板的地方和一個1uf 或10uf 的去高頻電容往往是有利的，即使是用電池供電的系統(tǒng)也需要這種電容。每10 片左右的集成電路要加一片充放電電容，或稱為蓄放電容，電容大小可選10uf。最好不用電解電容，電解電容是兩層溥膜卷起來的，這種卷起來的結(jié)構(gòu)在高頻時表現(xiàn)為電感，最好使用膽電容或聚碳酸醞電容。去耦電容值的選取并不嚴(yán)格，可按C=1/f 計算；即10MHz 取0.1uf，對微掌握器構(gòu)成的系統(tǒng)，取0.10.01uf 之間都可以。3、 降低噪聲與電磁干擾的一些閱歷。(1) 能用低速芯片就不用高速的，高速芯片用在關(guān)鍵地方。(2) 可用串一個電阻的方法，降低掌

14、握電路上下沿跳變速率。(3) 盡量為繼電器等供應(yīng)某種形式的阻尼。(4) 使用滿意系統(tǒng)要求的最低頻率時鐘。(5) 時鐘產(chǎn)生器盡量*近到用該時鐘的器件。石英晶體振蕩器外殼要接地。(6) 用地線將時鐘區(qū)圈起來，時鐘線盡量短。(7) I/O 驅(qū)動電路盡量*近印刷板邊，讓其盡快離開印刷板。對進入印制板的信號要加濾波，從高噪聲區(qū)來的信號也要加濾波，同時用串終端電阻的方法，減小信號反射。(8) MCD 無用端要接高，或接地，或定義成輸出端，集成電路上該接電源地的端都要接，不要懸空。(9) 閑置不用的門電路輸入端不要懸空，閑置不用的運放正輸入端接地，負(fù)輸入端接輸出端。 (10) 印制板盡量使用45 折線而不用90 折線布線以減小高頻信號對外的放射與耦合。(11) 印制板按頻率和電流開關(guān)特性分區(qū)，噪聲元件與非噪聲元件要距離再遠(yuǎn)一些。(12) 單面板和雙面板用單點接電源和單點接地、電源線、地線盡量粗，經(jīng)濟是能承受的話用多層板以減小電源，地的容生電感。(13) 時鐘、總線、片選信號要遠(yuǎn)離I/O 線和接插件。(14) 模擬電壓輸入線、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號線，特殊是時鐘。(15) 對A/D 類器件，數(shù)字部分與模擬部分寧可統(tǒng)一下也不要交*。(16) 時鐘線垂直于I/O 線比平行I/O 線干擾小，時鐘元件引腳遠(yuǎn)離I/O 電纜。(17) 元件引腳盡量短，去耦電容引腳盡量短。(18) 關(guān)鍵的線