數(shù)字電子技術第三章PPT課件

1、 單極型數(shù)字集成邏輯門采用金屬-氧化物-半導體場效應管構成，簡稱MOS(MetalOxideSemiconductor)集成電路，它可分為NMOS、PMOS和CMOS等幾種類型。TTL邏輯門電路是應用最早，技術比較成熟的集成電路，其特點是工作速度快，驅(qū)動能力強，但功耗大，集成度低；CMOS邏輯門電路是在TTL電路之后出現(xiàn)的一種廣泛應用的集成電路，其特點是集成度高,功耗低，抗干擾能力強,工作電壓范圍寬。早期的CMOS器件工作速度較慢，但隨著CMOS制造工藝的不斷改進，其工作速度已趕上甚至超過TTL電路，CMOS電路已成為當前數(shù)字集成電路的主流產(chǎn)品，由于它的功耗和抗干擾能力都遠遠優(yōu)于TTL，因此幾

2、乎所有的大規(guī)模、超大規(guī)模集成電路都采用CMOS工藝制造。 第1頁/共95頁數(shù)字集成電路按其集成度可分為以下四類：(1)小規(guī)模集成電路(SSI,SmallScaleIntegration)，每片組件內(nèi)含10個以內(nèi)門電路。(2)中規(guī)模集成電路(MSI,MediumScaleIntegration)，每片組件內(nèi)含10100個門電路。(3)大規(guī)模集成電路(LSI,LargeScaleIntegration)，每片組件內(nèi)含10010000個門電路。(4)超大規(guī)模集成電路(VLSI,VeryLargeScaleIntegration)，每片組件內(nèi)含10000個以上門電路。 第2頁/共95頁 目前常用的邏輯

3、門和觸發(fā)器屬于SSI，常用的譯碼器、數(shù)據(jù)選擇器、加法器、計數(shù)器、移位寄存器等組件屬于MSI。常用的LSI、VLSI有只讀存儲器、隨機存取存儲器、微處理器、單片微處理機、高速乘法累加器、數(shù)字信號處理器以及各類專用集成電路ASIC芯片等。 第3頁/共95頁3.2 TTL集成邏輯門 3.2.1 TTL與非門的工作原理 圖3.2.1 典型TTL與非門電路 第4頁/共95頁 (1) 輸入級。由多發(fā)射極管V1和電阻R1組成，其作用是對輸入變量A、B、C實現(xiàn)邏輯與，所以它相當一個與門。 多射極管V1的結構如圖3.2.2(a)所示，其等效電路如圖3.2.2(b)所示。設二極管V1V4 的正向管壓降為0.7 V

4、，當輸入信號A、B、C中有一個或一個以上為低電平(0.3V)時，UP1=1V，Uc=0.3V； 當A、B、C全部為高電平(3.6V)時，UP1=4.3V，Uc=3.6V?？梢姡瑑H當所有輸入都為高時，輸出才為高，只要有一個輸入為低，輸出便是低，所以起到了與門的作用。 第5頁/共95頁圖3.2.2 多射極晶體管的結構及其等效電路 第6頁/共95頁 中間級。由V2、R2、R3組成，在V2的集電極與發(fā)射極分別可以得到兩個相位相反的電壓，以滿足輸出級的需要。 輸出級。由V3、V4、V5和R4、R5組成，這種電路形式稱推拉式電路，它不僅輸出阻抗低，帶負載能力強， 而且可以提高工作速度。 第7頁/共95頁

5、1. 輸入全部為高電位(3.6 V) 當輸入端全部為高電位3.6V時，由于V1的基極電壓Ub1最多不能超過2.1V(Ub1=Ubc1+Ube2+Ube5)，所以V1所有的發(fā)射結反偏；這時V1的集電結正偏，V1管的基極電流Ib1流向集電極并注入V2的基極， mARUEIbcb131 . 25111第8頁/共95頁 此時的V1是處于倒置(反向)運用狀態(tài)(把實際的集電極用作發(fā)射極，而實際的發(fā)射極用作集電極)，其電流放大系數(shù)反很小(反0.05)，因此Ib2=Ic1=(1+反)Ib1Ib1，由于Ib1較大足以使V2管飽和，且V2管發(fā)射極向V5管提供基流， 使V5也飽和，這時V2的集電極壓降為 VUUUb

6、ecesc17 . 03 . 0522這個電壓加至V3管基極，可以使V3導通。此時V3射極電位Ue3=Uc2-Ube30.3V，它不能驅(qū)動V4，所以V4截止。V5由V2提供足夠的基流，處于飽和狀態(tài)，因此輸出為低電位： VUUUcesOLO3 . 05第9頁/共95頁 2. 輸入端至少有一個為低電位(0.3 V) 當輸入端至少有一個為低電位(0.3V)時，相應低電位的發(fā)射結正偏，V1的基極電位Ub1被鉗在1V，因而使V1其余的發(fā)射結反偏截止。此時V1的基極電流Ib1經(jīng)過導通的發(fā)射結流向低電位輸入端，而V2的基極只可能有很小的反向基極電流進入V1的集電極，所以Ic10，但V1的基流Ib1很大， 因

7、此這時V1處于深飽和狀態(tài)： VUUcces3 . 0, 011因而V2、V5均截止。此時V2的集電極電位Uc2UCC=5V， 足以使V3、V4導通，因此輸出為高電位： VUUUUUbebecOHO6 . 37 . 07 . 05432第10頁/共95頁 綜上所述，當輸入端全部為高電位(3.6V)時，輸出為低電位(0.3V)，這時V5飽和，電路處于開門狀態(tài)；當輸入端至少有一個為低電位(0.3 V)時，輸出為高電位(3.6 V)，這時V5截止，電路處于關門狀態(tài)。 由此可見，電路的輸出和輸入之間滿足與非邏輯關系： CBAF表 3-1 TTL與非門各級工作狀態(tài) 輸 入 V1V2V3V4V5輸 出 與非

8、門狀態(tài) 全部為高電位 倒置工作 飽和 導通 截止 飽和 低電位UOL 開門 至少有一個為低電位 深飽和 截止 微飽和 導通 截止 高電位UOH 關門 第11頁/共95頁 TTL與非門具有較高的開關速度，主要原因有兩點： (1)輸入級采用了多射極管,縮短了V2和V5的開關時間。當輸入端全部為高電位時，V1處于倒置工作狀態(tài)。此時V1向V2提供了較大的基極電流，使V2、V5迅速導通飽和；當某一輸入端突然從高電位變到低電位時，Ib1轉(zhuǎn)而流向V1低電位輸入端，即為V1正向工作的基流，該瞬間將產(chǎn)生一股很大的集電極電流Ic1，正好為V2和V5提供了很大的反向基極電流，使V2和V5基區(qū)的存儲電荷迅速消散，因而

9、加快了V2和V5的截止過程，提高了開關速度。 第12頁/共95頁 (2)輸出級采用了推拉式結構，提高了帶負載能力。當與非門輸出高電平時，V5截止，V3和V4導通。組成射極跟隨器，其輸出阻抗很低，有較強的驅(qū)動能力，可向負載提供較大的驅(qū)動電流；當與非門輸出低電平時，V4截止，V5處于深飽和狀態(tài)，輸出阻抗也很低，可以接收較大的灌電流，因此也有較強的帶負載能力。 。 推拉式輸出級還能驅(qū)動較大的電容負載而不致影響其開關速度。因為推拉式輸出級無論在輸出高電平或低電平時其輸出阻抗都很低，當輸出端接有電容負載時，對負載電容的充放電時常數(shù)都比較小，因而輸出波形可獲得較好的上升沿和下降沿。 第13頁/共95頁3.

10、2.2 TTL與非門的特性與參數(shù) 1. 電壓傳輸特性 電壓傳輸特性是指輸出電壓跟隨輸入電壓變化的關系曲線，即UO=f(uI)函數(shù)關系，它可以用圖3.2.3所示的曲線表示。由圖可見，曲線大致分為四段： AB段(截止區(qū))：當UI0.6V時，V1工作在深飽和狀態(tài)，Uces10.1V，Ube20.7V，故V2、 V5截止，V3、V4均導通， 輸出高電平UOH=3.6V。 第14頁/共95頁圖3.2.3 TTL與非門的電壓傳輸特性 第15頁/共95頁 BC段(線性區(qū))：當0.6VUI1.3V時，0.7VUb21.4V，V2開始導通，V5尚未導通。此時V2處于放大狀態(tài)，其集電極電壓Uc2隨著UI的增加而下

11、降，并通過V3、V4射極跟隨器使輸出電壓UO也下降 ，下降斜率近似等于-R2/R3。 CD段(轉(zhuǎn)折區(qū))：1.3VUI1.4V，當UI略大于1.3V時，V5開始導通，此時V2發(fā)射極到地的等效電阻為R3Rbe5，比V5截止時的R3小得多，因而V2放大倍數(shù)增加，近似為-R2/(R3Rbe5)， 因此Uc2迅速下降，輸出電壓UO也迅速下降，最后V3、V4截止， V5進入飽和狀態(tài)。 DE段(飽和區(qū))：當UI1.4V時，隨著UI增加V1進入倒置工作狀態(tài)，V3導通，V4截止，V2、V5飽和，因而輸出低電平UOL=0.3V。 第16頁/共95頁 從電壓傳輸特性可以得出以下幾個重要參數(shù)： (1) 輸出高電平UO

12、H和輸出低電平UOL。電壓傳輸特性的截止區(qū)的輸出電壓UOH=3.6V，飽和區(qū)的輸出電壓UOL=0.3V。 一般產(chǎn)品規(guī)定UOH2.4V、UOL0.4V時即為合格。 第17頁/共95頁 (2) 開門電平UON和關門電平UOFF。 保持輸出電平為低電平時所允許輸入高電平的最小值，稱為開門電平UON ，即只有當UiUON時，輸出才為低電平；保持輸出電平為高電平時所允許輸入低電平的最大值，稱為關門電平UOFF，即只有當UiUOFF時，輸出才是高電平。 一般產(chǎn)品手冊給出輸入高電平的最小值UiHmin=2V，輸入低電平的最大值UiLmax=0.8V。因此UON的典型值為UiHmin=2V，UOFF的典型值為

13、UiLmax=0.8V。 第18頁/共95頁(3) 閾值電壓UT。 閾值電壓也稱門檻電壓。電壓傳輸特性上轉(zhuǎn)折區(qū)中點所對應的輸入電壓UT1.3V，可以將UT看成與非門導通(輸出低電平)和截止(輸出高電平)的分界線。 第19頁/共95頁 (4) 噪聲容限UNL、UNH。 實際應用中由于外界干擾、電源波動等原因，可能使輸入電平Ui偏離規(guī)定值。為了保證電路可靠工作，應對干擾的幅度有一定限制，稱為噪聲容限，其示意圖如圖3.2.4所示，圖中G1門的輸出作為G2門的輸入。 允許疊加在輸入低電平上的最大噪聲電壓(正向干擾)稱為低電平噪聲容限，用UNL表示： UNL=UOFF-maxOLU=maxILU-max

14、OLU 第20頁/共95頁圖3.2.4 噪聲容限示意圖第21頁/共95頁允許疊加在輸入高電平上的最大噪聲電壓(負向干擾)稱為高電平噪聲容限，用UNH表示： UNH=minOHU-UON=minOHU-minIHU 開門電平 UON和關門電平 UOFF越 接近（UON越小，UOFF越大） ，抗干擾能力就越強。 第22頁/共95頁2.輸入特性輸入特性是指輸入電流與輸入電壓之間的關系曲線，即Ii=f(ui)的函數(shù)關系。典型的輸入特性如圖3.2.5所示。設輸入電流Ii由信號源流入V1發(fā)射極時方向為正，反之為負。從圖3.2.5可以看出，當UiUT時，Ii為負，即Ii流入信號源，對信號源形成灌電流負載；當

15、Ui UT時, Ii為正，Ii流入TTL門，對信號源形成拉電流負載。 第23頁/共95頁圖3.2.5TTL與非門輸入特性第24頁/共95頁(1) 輸入短路電流IIS。當UI=0時的輸入電流稱為輸入短路電流，典型值約為-1.5mA。 (2) 輸入漏電流IIH。 當UIUT時的輸入電流稱為輸入漏電流，即V1倒置工作時的反向漏電流，其電流值很小，約為10 A。 應注意，當UI7V以后V1的ce結將發(fā)生擊穿，使II猛增。此外當UI-1V時，V1的be結也可能燒毀。這兩種情況下都會使與非門損壞，因此在使用時，尤其是混合使用電源電壓不同的集成電路時，應采取相應的措施，使輸入電位鉗制在安全工作區(qū)內(nèi)。 第25

16、頁/共95頁3. 輸入負載特性 在實際應用中,經(jīng)常會遇到輸入端經(jīng)過一個電阻接地的情況,如圖3.2.6所示,電阻Ri上的電壓Ui在一定范圍內(nèi)會隨著電阻值的增加而升高。輸入負載特性就是指輸入電壓Ui隨輸入負載Ri變化的關系，如圖3.2.7所示。 第26頁/共95頁圖3.2.6TTL與非門輸入負載圖 第27頁/共95頁圖3.2.7TTL與非門輸入負載特性 第28頁/共95頁 由圖3.2.7可見，當Ri較小時，Ui隨Ri增加而升高，此時V5截止， 忽略V2基極電流的影響，可近似認為 1i1CCbeiiUUURRR當RI很小時UI很小，相當于輸入低電平，輸出高電平。為了保持電路穩(wěn)定地輸出高電平，必須使U

17、IUOFF， 若UOFF=0.8V，R1=3k，可求得RI0.7k，這個電阻值稱為關門電阻ROFF。可見，要使與非門穩(wěn)定地工作在截止狀態(tài)，必須選取RIROFF。第29頁/共95頁 當Ri較大時，Ui進一步增加，但它不能一直隨Ri增加而升高。因為當Ui=1.4 V時，Ub1=2.1V，此時V5已經(jīng)導通，由于受V1集電結和V2、V5發(fā)射結的鉗位作用，Ub1將保持在2.1V，致使UI也不能超過1.4V，見圖3-6。 為了保證與非門穩(wěn)定地輸出低電平，應該有UiUON。此時求得的輸入電阻稱為開門電阻，用RON表示。對于典型TTL與非門，RON=2k，即RIRON時才能保證與非門可靠導通。 第30頁/共9

18、5頁4. 輸出特性 圖3.2.8 TTL與非門輸出低電平的輸出特性 第31頁/共95頁 (1) 與非門處于開態(tài)時，輸出低電平，此時V5飽和，輸出電流IL從負載流進V5，形成灌電流；當灌電流增加時，V5飽和程度減輕，因而UOL隨IL增加略有增加。V5輸出電阻約1020。 若灌電流很大，使V5脫離飽和進入放大狀態(tài)，UOL將很快增加，這是不允許的。通常為了保證UOL0.35V，應使IL25mA。 第32頁/共95頁 (2) 與非門處于關態(tài)時，輸出高電平。此時V5截止，V3微飽和，V4導通，負載電流為拉電流，如圖3-8(a)、(b)。從特性曲線可見，當拉電流IL5mA時，V3、V4處于射隨器狀態(tài)，因而

19、輸出高電平UOH變化不大。當IL5mA時，V3進入深飽和，由于IR5IL，UOH=UCC-Uces3-Ube4-ILR5，故UOH將隨著IL的增加而降低。因此，為了保證穩(wěn)定地輸出高電平，要求負載電流IL14mA，允許的最小負載電阻RL約為170。 第33頁/共95頁圖3.2.9 TTL與非門輸出高電平時的輸出特性 第34頁/共95頁5. 扇入系數(shù)和扇出系數(shù)扇入系數(shù)和扇出系數(shù) 扇入系數(shù) NI是指門的輸入端數(shù),它由廠家制造時確定，一般N I5。 扇出系數(shù)NO是指一個門能驅(qū)動同類型門的個數(shù)。當驅(qū)動門輸出為低電平時， 驅(qū)動門承受負載門流入的灌電流，若驅(qū)動門允許灌入的最大電流為 IOLmax，每個負載門

20、給驅(qū)動門灌入的電流為 IIS，則輸出低電平時的扇出系數(shù) NOL=ISOLIImax；當驅(qū)動門輸出為高電平時，驅(qū)動門承受負載門的拉電流，若驅(qū)動門的最大輸出拉電流為 IOHmax，流進每個負載門的電流為 IIH，則輸出高電平時的扇出系數(shù)NOH=IIHOHIImax；實際上 NOH遠大于 NOL，因此通常說的扇出系數(shù)NO是指 NOL，TTL 系列的典型值為 10。 第35頁/共95頁 6. 平均延遲時間tpd 平均延遲時間是衡量門電路速度的重要指標，它表示輸出信號滯后于輸入信號的時間。 通常將輸出電壓由高電平跳變?yōu)榈碗娖降膫鬏斞舆t時間稱為導通延遲時間tPHL，將輸出電壓由低電平跳變?yōu)楦唠娖降膫鬏斞舆t

21、時間稱為截止延遲時間tPLH。tPHL和tPLH是以輸入、輸出波形對應邊上等于最大幅度50%的兩點時間間隔來確定的， 如圖3-9所示。tpd為tPLH和tPHL的平均值： pdPHLPLH1()2ttt通常，TTL門的tpd在340ns之間。 第36頁/共95頁圖3.2.10TTL與非門的平均延遲時間 第37頁/共95頁3.2.3 TTL門電路的改進 1. 74S系列 74S系列又稱肖特基系列。 (1) 采用了肖特基抗飽和三極管。肖特基抗飽和三極管由普通的雙極型三極管和肖特基勢壘二極管SBD(Schottky Barrier Diode)組合而成，如圖3.2.12所示。圖(a)中SBD的正向壓

22、降約為0.3V，而且開關速度比一般PN結二極管高許多。在晶體管的bc結上并聯(lián)一個SBD便構成抗飽和晶體管，或稱肖特基晶體管，符號如圖3.2.12(b)所示。由于SBD的引入，晶體管不會進入深飽和，其Ube限制在0.3V左右，從而縮短存儲時間，提高了開關速度。圖3.2.11電路中除V4管以外，所有晶體管都采用了肖特基晶體管。 第38頁/共95頁圖3.2.11典型的肖特基TTL與非門電路 第39頁/共95頁 (2)增加了有源泄放網(wǎng)絡(如圖3.2.11中虛線框所示)。該網(wǎng)絡的主要作用有兩個：第一，改善電壓傳輸特性，即克服圖3.2.3中BC段，使整個傳輸特性轉(zhuǎn)換段(BCD)的斜率均勻一致，從而接近理想

23、開關，低電平噪聲容限也得到提高；第二，加速V5的轉(zhuǎn)換過程并且減輕V5的飽和深度，從而提高整個電路的開關速度。 第40頁/共95頁圖3.2.12肖特基抗飽和三極管 第41頁/共95頁 2. 74LS系列 性能比較好的門電路應該是工作速度既快，功耗又小的門電路。因此，通常用功耗和傳輸延遲時間的乘積(簡稱功耗延遲積或pd積)來評價門電路性能的優(yōu)劣。功耗延遲積越小，門電路的綜合性能就越好。 74LS系列又稱低功耗肖特基系列。為了降低功耗，它主要是大幅度提高了電路的各個 電阻的阻值。為了縮短延遲時間，提高開關速度，它延用了74S系列的兩個方法使用抗飽和三極管和引入有源泄放電路，同時還采用了將輸入端的多發(fā)

24、射極三極管也用SBD代替等措施。因此，74LS系列成為功耗延遲積較小的系列(一般tpd5ns，功耗僅有2 mW) 并得到廣泛應用。 第42頁/共95頁 3.74AS、74ALS、74F系列74AS(AdvancedSchottkyTTL)系列、74ALS（AdvancedLowpowerSchottkyTTL）系列又稱先進肖特基系列、先進低功耗肖特基系列，它們均是目前性能較好的TTL門電路。74AS系列是為了進一步縮短延遲時間而設計的改進系列，其電路結構與74LS系列相似，但電路中采用了很低的電阻值，從而提高了工作速度，其缺點是功耗較大。74ALS系列是為了獲得更小的延遲-功耗積而設計的改進系

25、列。為了降低功耗，電路中采用了較高的電阻值。更主要的是在生產(chǎn)工藝上進行了改進，同時在電路結構上也進行了局部改進，因而使器件達到高性能，它的延遲-功耗積是TTL電路所有系列中最小的一種。 第43頁/共95頁表 3.2.2 TTL 主要子系列部分參數(shù)對比 參數(shù)名稱 74 74S 74LS 74AS 74ALS 74F 傳輸延遲時間 tpd/ns 10 3 9.5 1.5 4 3 門功耗 PD/mW 10 19 2 10 1.2 4 延遲-功耗積 DP/pJ 100 57 19 15 4.8 12 扇出系數(shù) N 10 10 20 40 20 20 第44頁/共95頁3.2.4 集電極開路門和三態(tài)門

26、(1) 輸出端不能直接和地線或電源線(+5V)相連。因為當輸出端與地短路時，會造成V3、V4管的電流過大而損壞；當輸出端與+5 V電源線短接時，V5管會因電流過大而損壞。 (2)兩個TTL門的輸出端不能直接并接在一起。例如在圖3.2.13所示電路中，當兩個門并接時，若一個門輸出為高電平，另一個門輸出為低電平，則會有一個很大的電流從截止門的V4管流到導通門的V5管。這個電流會使導通門的輸出低電平抬高，違反邏輯電平的規(guī)定。 第45頁/共95頁圖3.2.13兩個TTL門輸出端并接的情況 第46頁/共95頁 1.集電極開路門集電極開路門又稱OC(OpenCollector)門，其電路結構及IEEE/A

27、NSI標準符號如圖3.2.14所示，圖(a)中V5集電極開路,使用時需要外接電阻RL，圖(b)和(c)分別為OC門的特定外形符號和矩形輪廓符號，符號中的菱形記號表示是OC輸出結構的邏輯門。 第47頁/共95頁圖3.2.14集電極開路門 第48頁/共95頁 OC門的輸出端可以直接并接，圖3.2.15是兩個OC與非門輸出端并接的例子。圖中只要有一個門的輸出為低電平，則F輸出為低，只有所有門的輸出為高電平，F(xiàn)輸出才為高，因此相當于在輸出端實現(xiàn)了“線與”的邏輯功能：CDABCDABF 外接上拉電阻RL的選取應保證輸出高電平時，不低于輸出高電平的最小值UOHmin；輸出低電平時，不高于輸出低電平的最大值

28、UOLmax。 第49頁/共95頁圖3.2.15 OC門與邏輯第50頁/共95頁當所有OC門都為截止狀態(tài)(輸出高電平)時，流過RL的電流IRL如圖3.2.16(a)所示，可求得IHCEXOHCCLkInIUVRminmax式 中n為OC門的個數(shù)； k為并聯(lián)負載門輸入端的個數(shù)；CEXI為 OC 門輸出輸出高電平時內(nèi)部的穿透電流；IHI 為負載門的輸入端為高電平時的輸入漏電流。 第51頁/共95頁圖3.2.16外接上拉電阻RL的選取 第52頁/共95頁IHOHOHCCLmInIUURminmaxmaxminLLLRRR當有一個 OC 門處于導通狀態(tài) （輸出低電平)，其它輸出均為高電平時，負載電流全

29、部流入導通門，這是最不利的情況，此時灌電流為OLI=IRL +ISmI,如圖 3.2.16(b)所示，可求得 式中，IoL max是導通OC門允許輸入的最大灌電流；IiS為負載門的輸入短路電流；m為負載門的個數(shù)。綜合以上兩種情況，RL的選取應滿足： 第53頁/共95頁圖3.2.17利用OC門實現(xiàn)邏輯電平轉(zhuǎn)換 第54頁/共95頁2.三態(tài)門三態(tài)（Three-State）門簡稱TS門。普通TTL門的輸出只有兩種狀態(tài)邏輯0和邏輯1，這兩種狀態(tài)都是低阻輸出。三態(tài)門還有第三種狀態(tài)高阻態(tài)HI-Z（High-ImpedanceState），這時輸出端相當于懸空。圖3.2.18(a)為三態(tài)與非門的電路結構。從電

30、路圖中可以看出，三態(tài)與非門由兩部分電路組成：上半部是三輸入的與非門；下半部為控制電路，是一個快速非門?？刂齐娐返妮斎攵藶镋N，輸出為F，F(xiàn)一方面接到與非門的一個輸入端，另一方面通過二極管VD1和與非門的V3管基極相連。第55頁/共95頁當EN=0時，V7、V8管截止，F(xiàn)輸出高電位，二極管VD截止，它對與非門不起作用，這時三態(tài)門和普通與非門一樣，F(xiàn)=AB。當EN=1時，V7、V8飽和，F(xiàn)輸出低電位，這時因V1的一個輸入為低，使V2、V5截止，同時因F=0，VD1導通，使Uc2被鉗制在1V左右，致使V4也截止。這樣V4、V5都截止，輸出端呈現(xiàn)高阻態(tài)，即相當于懸空或斷路狀態(tài)。 第56頁/共95頁圖3

31、.2.18三態(tài)與非門 第57頁/共95頁當EN=0時，V7、V8管截止，F(xiàn)輸出高電位，二極管VD截止，它對與非門不起作用，這時三態(tài)門和普通與非門一樣，F(xiàn)=AB。當EN=1時， V7、V8飽和，F(xiàn)輸出低電位，這時因V1的一個輸入為低，使V2、V5截止，同時因F=0，VD1導通，使Uc2被鉗制在1V左右，致使V4也截止。這樣V4、V5都截止，輸出端呈現(xiàn)高阻態(tài)，即相當于懸空或斷路狀態(tài)。圖3.2.18(b)、（c）是三態(tài)與非門的IEEE/ANSI標準符號，其中圖(b)為特定外形符號，圖（c）為矩形輪廓符號。符號中的倒三角“”記號表示邏輯門是三態(tài)輸出，EN為使能控制端，EN輸入端有小圓圈表示低電平有效（

32、若沒有小圓圈,則表示高電平有效）。 第58頁/共95頁由于三態(tài)門有使能控制端，所以其功能描述與普通邏輯門也不相同。三態(tài)與非門的真值表如表3.2.3所示，其輸出函數(shù)表達式可寫成 ABFEN 0 EN=1 F為高阻態(tài) 三態(tài)與非門的輸入、輸出波形如圖3.2.19所示，圖中當EN=1時，F(xiàn)為高阻態(tài)，用懸浮電平表示。 第59頁/共95頁表3.2.3三態(tài)與非門的真值表 EN A B F 0 0 0 0 0 1 0 1 0 0 1 1 1 X X 1 1 1 0 z 第60頁/共95頁圖3.2.19三態(tài)與非門的輸入、輸出波形 第61頁/共95頁三態(tài)門有兩種控制模式：一種是控制端EN為低電平時三態(tài)門工作，EN

33、為高電平時三態(tài)門禁止，如圖3.2.20(a)所示；另一種是控制端EN為高電平時三態(tài)門工作，EN為低電平時三態(tài)門禁止，如圖3.2.20(b)所示。 第62頁/共95頁圖3.2.20兩種控制模式的三態(tài)門符號 第63頁/共95頁三態(tài)門的主要用途是可以實現(xiàn)在同一個公用通道上輪流傳送n個不同的信息，如圖3.2.21(a)所示，這個公共通道通常稱為總線，各個三態(tài)門可以在控制信號的控制下與總線相連或脫離。掛接總線的三態(tài)門在任何時刻只能有一個控制端有效，即只有一個門傳輸數(shù)據(jù)，因此三態(tài)門常用在數(shù)據(jù)總線中分時傳送數(shù)據(jù)。也可以利用三態(tài)門實現(xiàn)雙向傳輸，如圖3.2.21(b)所示。當EN=0時，G1門工作，G2門禁止，

34、數(shù)據(jù)從A傳送到B；當EN=1時，G1門禁止，G2門工作，數(shù)據(jù)可以從B傳送到A。 第64頁/共95頁圖3.2.21三態(tài)門的應用 第65頁/共95頁3.3 MOS集成邏輯門 3.3.1 CMOS反相器反相器 1. CMOS反相器反相器工作原理工作原理 CMOS反相器電路如圖 3.3.1(a)所示， 它由兩個增強型 MOS 場效應管組成，其中 V1 為 NMOS管，稱驅(qū)動管，V2 為 PMOS 管，稱負載管。圖 3.3.1(b)是 CMOS 反相器的簡化電路。 NMOS 管的柵源開啟電壓TNU為正值， PMOS 管的柵源開啟電壓TPU是負值，其數(shù)值均在 25V之間。當1GSUTNU時，NMOS管 V

35、1 導通；當TPGSUU2時，PMOS管 V2導通。為了使電路能正常工作，要求電源電壓DDV(TNU+|TPU|)。DDV可在 318V 之間工作，其電源電壓工作范圍很寬。 第66頁/共95頁圖3.3.1CMOS反相器 第67頁/共95頁 當UI=UIL=0V時，UGS1=0，因此V1管截止，而此時|UGS2|UTP|，所以V2導通，且導通內(nèi)阻很低，所以UO=UOHUDD， 即輸出為高電平。 當UI=UIH=UDD時，UGS1=UDDUTN，V1導通，而UGS2=0|UTP|，因此V2截止。此時UO=UOL0，即輸出為低電平。 可見，CMOS反相器實現(xiàn)了邏輯非的功能。 CMOS反相器在工作時，

36、由于在靜態(tài)下UI無論是高電平還是低電平，V1和V2中總有一個截止，且截止時阻抗極高， 流過V1和V2的靜態(tài)電流很小，因此CMOS反相器的靜態(tài)功耗非常低，這是CMOS電路最突出的優(yōu)點。 第68頁/共95頁2. CMOS 反相器的主要特性反相器的主要特性 CMOS 反相器的電壓傳輸特性如圖 3.3.2 所示。該特性曲線大致分為 AB、 BC、 CD 三個階段。 AB段 ：IUTNU， 輸 入 為 低 電 平 , 此 時1GSUTNU,TPGSUU2，V1 截止，V2 導通，所以OU=OHUDDV，輸出為高電平。 CD 段：IU(DDU-|TPU|)TNU，輸入為高電平，此時 V1導通，V2 截止，

37、所以OU=OLU0，輸出為低電平。 第69頁/共95頁圖3.3.2CMOS反相器的電壓傳輸特性 第70頁/共95頁 BC段：UTNUI(UDD-|UTP|)，此時由于UGS1UTN，UGS2|UTP|，故V1、V2均導通。若V1、V2的參數(shù)對稱，則UI=1/2UDD時兩管導通內(nèi)阻相等，UO=1/2UDD。因此，CMOS反相器的閾值電壓為UT1/2UDD。BC段特性曲線很陡，可見CMOS反相器的傳輸特性接近理想開關特性， 因而其噪聲容限大，抗干擾能力強。 CMOS反相器的電流傳輸特性如圖3-22所示，在AB段由于V1截止，阻抗很高，所以流過V1和V2的漏電流幾乎為0。 在CD段V2截止，阻抗很高

38、，所以流過V1和V2的漏電流也幾乎為0。只有在BC段，V1和V2均導通時才有電流iD流過V1和V2，并且在UI=1/2UDD附近，iD最大。 第71頁/共95頁圖3.3.3CMOS反相器的電流傳輸特性 第72頁/共95頁 與TTL電路相比,CMOS電路的電壓傳輸特性接近于理想特性,因此它具有以下優(yōu)點：(1)靜態(tài)功耗低。CMOS反相器穩(wěn)定工作時總是有一個MOS管處于截止狀態(tài)，流過的電流為極小的漏電流，因而靜態(tài)功耗很低，有利于提高集成度。(2)抗干擾能力強。由于其閾值電壓UT1/2UDD，在輸入信號變化時，過渡區(qū)變化陡峭，所以低電平噪聲容限和高電平噪聲容限近似相等,約為0.45UDD。同時，為了提

39、高CMOS門電路的抗干擾能力，還可以通過適當提高UDD的方法來實現(xiàn)。這在TTL電路中是辦不到的。 第73頁/共95頁(3)電源電壓工作范圍寬，電源利用率高。標準CMOS電路的電源電壓范圍很寬，可在318V范圍內(nèi)工作。當電源電壓變化時，與電壓傳輸特性有關的參數(shù)基本上都與電源電壓呈線性關系。CMOS反相器的輸出電壓擺幅大，UoH=UDD,UoL=0V，因此電源利用率很高。 第74頁/共95頁 3.3.2 CMOS邏輯門 在CMOS反相器的基礎上可以構成各種CMOS邏輯門。圖3.3.4是CMOS與非門電路，它由四個MOS管組成。V1、V2為兩只串聯(lián)的NMOS管，V3、V4為兩只并聯(lián)的PMOS管。當輸

40、入A、B中有一個或者兩個均為低電平時，V1、 V2中有一個或兩個截止，輸出UO總為高電平。只有當A、 B均為高電平輸入時，輸出UO(F)才為低電平。設高電平為邏輯 1，低電平為邏輯 0，則輸出F和輸入A、 B之間是與非關系，即F=AB 第75頁/共95頁圖3.3.4 CMOS與非門 第76頁/共95頁圖3.3.5 CMOS或非門 第77頁/共95頁3.3.3CMOS傳輸門傳輸門（TG,TransmissionGate）的應用較廣泛，不僅可以作為基本單元電路構成各種邏輯電路，用于傳輸數(shù)字信號，還可以傳輸模擬信號，因此又稱模擬開關。圖3.3.6為CMOS傳輸門的電路結構和邏輯符號，它由NMOS管和

41、PMOS管并接而成。NMOS管V1襯底接地，PMOS管V2襯底接電源UDD。V1、V2的源極和漏極分別連在一起作為傳輸門的輸入、輸出端。兩管的柵極分別接一對互補控制信號C和C。 第78頁/共95頁圖3.3.6CMOS傳輸門 第79頁/共95頁當在控制端 C 加 0V，在C端加DDV時，只要輸入信號的變化范圍不超出 0DDV，則 V1 和 V2 同時截止，輸入與輸出之間呈高阻態(tài)(910)，傳輸門截止。 若 C=DDV，C=0V，則當 0IUDDV-TNU時，V1 將導通，而當|TPU|IUDDV時 V2 導通。因此，IU在 0DDU之間變化時，V1 和 V2 至少有一個是導通的，使IU與OU兩端

42、之間呈低阻態(tài)(小于1k)，傳輸門導通。 由于 V1、V2 管的結構形式是對稱的，即漏極和源極可互換使用，因而 CMOS 傳輸門屬于雙向器件，它的輸入端和輸出端也可以互易使用。 第80頁/共95頁傳輸門的一個重要用途是作模擬開關，它可以用來傳輸連續(xù)變化的模擬電壓信號。模擬開關的基本電路由CMOS傳輸門和一個CMOS反相器組成，如圖3.3.7所示。當C=1時，開關接通，當C=0時，開關斷開，因此只要一個控制電壓即可工作。和CMOS傳輸門一樣，模擬開關也是雙向器件。 第81頁/共95頁圖3.3.7CMOS雙向模擬開關 第82頁/共95頁3.3.4CMOS集成電路系列目前CMOS集成電路產(chǎn)品有4000系列、74HC/HCT系列、74AHC/AHCT系列、74VHC/VHCT系列和74LVC/LVCT系列等。4000系列是早期產(chǎn)品，后來發(fā)展為4000B系列，雖然它有較寬的工作電壓范圍（318V），但傳輸延遲時間長，帶負載能力也較弱。 第83頁/共95頁74HC（HighspeedCMOS）系列和74HCT(HighspeedCMOS和TTLCompatible)系列均為高速CMOS器件，它們在傳輸延遲時間和帶負載能力上基本相同，但其工作電壓范圍和對輸入電平的要求有所不同，74HC系列的電路與TTL電路不兼容，74HCT系列的電路與TTL電路兼容