實(shí)驗(yàn)47驗(yàn)證性實(shí)驗(yàn)

1、實(shí)驗(yàn)47驗(yàn)證性實(shí)驗(yàn)一一移位寄存器邏輯功能測(cè)試和應(yīng)用一.實(shí)驗(yàn)?zāi)康腎 驗(yàn)證移位寄存器的邏輯功能；2掌握集成電路 4位雙向移位寄存器的使用方法；3學(xué)會(huì)應(yīng)用移位寄存器實(shí)現(xiàn)數(shù)據(jù)的串行、并行轉(zhuǎn)換和構(gòu)成環(huán)形計(jì)數(shù)器。 二實(shí)驗(yàn)原理I. 移位寄存器的特點(diǎn)寄存器中所存的數(shù)據(jù)在 CP脈沖作用下能依次左移或右移。有些集成移位寄存器同時(shí)設(shè)1D0 S0D04Q0D19Q1D24D3dQ2DilQ3V DD Q0 Q1 Q2 Q3 CP S1 So J CD40194(74LS194)Rd Dir D0 D1 D2 D3 Dil Vss1 丄 La 3 14 Ls 6 U L8（a）（b）圖47-1 CD40194的邏輯符號(hào)

2、（a圖）及引腳功能（b圖）有左移或右移控制端，可根據(jù)左移或 右移信號(hào)實(shí)現(xiàn)雙向移位的要求。根據(jù) 移位寄存器存取信息方式的不同分 為串入串出、串入并出、并入串出、 并入并出這4種形式。本實(shí)驗(yàn)選用的 4位雙向通用移 位寄存器 CD40194或74LS194，兩 者功能和引腳相同，可互換使用。邏 輯符號(hào)及引腳排列如圖 47-1所示。其中，Do、Di、D2、D3為并行D|L為左移串行輸入端;輸入端；Qo、Qi、Q2、Q3為并行輸出端：Dir為右移串行輸入端,Si、So為操作模式控制端；Rd為異步（亦稱為無(wú)條件）清零端；CP為時(shí)鐘脈沖輸入端。CD40194有5種不同操作模式：即數(shù)據(jù)在D3、D2、D1、D。

3、端并行送入寄存、右移 （數(shù)據(jù)由Q3移動(dòng)）、左移（數(shù)據(jù)由Q3TQ。移動(dòng)）、保持及清零。$、S0和Rd端的控制作用如表 47-1所示。表47-1So和Rd的控制作用功能輸入輸岀CPRdS1S0D IRDilD0D1D2D3Q0Q1Q2Q3清零X0XXXXXXXX0000置數(shù)T111XXabcdabcd右移T101DsrX1 XXXXDsrQ0Q1Q2左移T110XDslXXXXQ1Q2Q3Dsl保持T100XXXXXXnQ°Q1Q2n-Q3保持1XXXXXXXXnQ°nQ1nQ2nQ32. 移位寄存器的用途 移位寄存器 除了可以作為寄 存器外，通過(guò)適當(dāng) 的連接，還可以成 為移位

4、寄存器型 計(jì)數(shù)器、順序脈沖 發(fā)生器、串行累加器等，還可用作數(shù)據(jù)轉(zhuǎn)換，即把串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)、并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)等。本實(shí)驗(yàn)研究移位寄存器如何成為環(huán)形計(jì)數(shù)器和數(shù)據(jù)的串、并行轉(zhuǎn)換。其他用途自行參考有關(guān)資 料。（1）環(huán)形計(jì)數(shù)器環(huán)形計(jì)數(shù)器如圖47-2所示，是把移位寄存器的輸出反饋到它的串行輸入端，利用循環(huán) 移位實(shí)現(xiàn)計(jì)數(shù)。把輸出端Q3與右移輸入端 Dir相連，設(shè)初始狀態(tài) Q°Q1Q2Q3=1000，則在時(shí)鐘脈沖CP的作用下，Q0Q1Q2Q3將依次變?yōu)?10X00100001 1000，如表47-2所 示。顯然它是利用4個(gè)有效狀態(tài)表示計(jì)數(shù)結(jié)果，這種類型的計(jì)數(shù)器通常稱為環(huán)形計(jì)數(shù)器。圖47-2

5、所示電路可以由各個(gè)輸出端輸出在時(shí)間上有先后順序的脈沖，因此也可作為順序脈沖 發(fā)生器。如果將輸出端Q0與左移串行輸入端 Dil相連接，即可左移循環(huán)移位。（2）實(shí)現(xiàn)數(shù)據(jù)串行、并行輸入輸出相互轉(zhuǎn)換串行輸入/并行輸出轉(zhuǎn)換電路串行輸入/并行輸出轉(zhuǎn)換是指串行輸入的數(shù)據(jù)，經(jīng)轉(zhuǎn)換電路后并行輸出。圖47-3所示是由CD40194（74LS194）4位雙向移位寄存器組成的7位串行輸入/并行輸出轉(zhuǎn)換電路。圖47-2環(huán)形計(jì)數(shù)器圖47-3七位串行輸入/并行輸岀轉(zhuǎn)換器電路中So端接高電平 串行輸入右移工作模式。0,使之成為 有SiSo=11 ,則串行送數(shù)結(jié)束，標(biāo)志 并行輸出了。CD4069（見(jiàn)實(shí)驗(yàn) 62）。串入/并出轉(zhuǎn)換

6、具體過(guò)程如下：轉(zhuǎn)換前，"Rd加低電平，使 1、2兩 片寄存器的內(nèi)容清零，此時(shí)S1S0=11,寄存器執(zhí)行并行輸入工作方式。當(dāng)?shù)谝粋€(gè)CP脈沖到來(lái)后，寄存器的輸出狀態(tài)QoQ7為01111111,與此同時(shí) S1S0變 為01,轉(zhuǎn)換電路變?yōu)閳?zhí)行串入右移工作 方式，串行輸入數(shù)據(jù)由 1片的Dir端加 入。隨著CP脈沖的加入，輸出狀態(tài)的 變化可列成表47-3所示。由表47-3可知，右移操作七次后， 時(shí)，串行輸入的數(shù)碼已轉(zhuǎn)換成了并行輸出。S1受Q7控制，兩片寄存器連接成Q7=i 時(shí)。S1 為Q7=0 時(shí)，S1=1, 皋串行輸入的數(shù)據(jù)已轉(zhuǎn)換成74LS04（見(jiàn)實(shí)驗(yàn) 43）或I,Q7是轉(zhuǎn)換結(jié)束標(biāo)志。當(dāng)SiS

7、o=OI的串入右移工作方式，當(dāng), 標(biāo)志、著其中所使用的非門可用CPQ0Q1Q2Q301000101002001030001表47-2環(huán)形計(jì)數(shù)器功能表CPQ0Q1Q2Q3Q4Q5Q6Q7說(shuō)明000000000清零101111111送數(shù)2d00111111右3d1d0011111移4d2d1d0011115d3d2d1d00111作6d4d3d2d1d0011七7d5d4d3d2d1d001次8d6d5d4d3d2d1d00901111111送數(shù)表 47-3轉(zhuǎn)換器功能表Q7變?yōu)閛, S£o又變?yōu)?1,說(shuō)明串行輸入結(jié)束。這結(jié)束當(dāng)再來(lái)一個(gè)CP脈沖時(shí)，電路又重新執(zhí)行一次并行輸入，為第二組串行數(shù)

8、碼轉(zhuǎn)換作好了 準(zhǔn)備。并行輸入/串行輸出轉(zhuǎn)換器并行輸入/串行輸出轉(zhuǎn)換器是指并行輸入的數(shù)碼經(jīng)轉(zhuǎn)換電路之后，換成串行輸出。圖47-4所示是用兩片 CD40194（74LS194）組成的7位并行輸入/串行輸出轉(zhuǎn)換電路，它G1和G2,電路工作方式同樣為右移。比圖47-3所示電路多了兩個(gè)與非門并行輸入圖47-47位并行輸入/串行輸岀轉(zhuǎn)換器寄存器清零后，加一 個(gè)轉(zhuǎn)換啟動(dòng)信號(hào)（負(fù)脈沖 或低電平）。此時(shí)，由于 方式控制S1S0為11,轉(zhuǎn) 換電路執(zhí)行并行輸入操 作。當(dāng)?shù)谝粋€(gè)CP脈沖到 來(lái)后 Q0Q1Q2Q3Q4Q5Q6Q7 的 狀 態(tài) 為 0D1D2D3D4D5D6D7,并行輸入數(shù)碼存入寄存器。從而使得G輸出為1

9、, G2輸出為0,結(jié)果SiSo變?yōu)?1,轉(zhuǎn)換電路隨著CP脈沖的加入，開(kāi)始執(zhí)行右移串行輸出， 隨著CP脈沖的依次加入，輸出狀態(tài)依次右移， 待右移操作7次后，QoQ6的狀態(tài)都為高電平1,與非門Gi輸出為低電平，G2門輸出為高 電平，SiSo又變?yōu)?1，表示并/串行轉(zhuǎn)換結(jié)束，且為第二次并行輸入創(chuàng)造了條件。轉(zhuǎn)換過(guò)程 如表47-4所示。圖47-4中的G1為8輸入與非門，可使用CD4068或74LS30，相關(guān)資料見(jiàn)本實(shí)驗(yàn)附錄。 中規(guī)模集成移位寄存器，其位數(shù)往往以4位居多，當(dāng)需要的位數(shù)多于4位時(shí)，可把幾片移位寄存器用級(jí)連的方法來(lái)擴(kuò)展位數(shù)。三實(shí)驗(yàn)設(shè)備及器件I. +5V直流電源2 單次脈沖源3 邏輯電平開(kāi)關(guān)4、

10、邏輯電平顯示器5 .CD40194X2（或74LS194）、CD4011 （ 74LS00） （見(jiàn)實(shí)驗(yàn) 37/38）、CD4068（74LS30 ）（見(jiàn)本實(shí)驗(yàn)附錄）CPQ0Q1Q2Q3Q4Q5Q6Q7串行輸岀00000000010D1D2D3D4D5D6D7210D1D2D3D4D5D6D73110D1D2D3D4D5D6D741110D1D2D3D4D5D6D7511110D1D2D3D4D5D6D76111110D1D2D3D4D5D6D771111110D1D2D3D4D5D6D7811111110D1D2D3D4D5D6 D790D1D2D3D4D5D6D7表47-4轉(zhuǎn)換過(guò)程1 復(fù)習(xí)教

11、科書中有關(guān)寄存器原理及串行、并行轉(zhuǎn)換原理有關(guān)內(nèi)容。2 .查閱CD40194、CD4011（見(jiàn)實(shí)驗(yàn)37）及CD4068（見(jiàn)實(shí)驗(yàn)62）的資料，熟悉其邏輯功能 及引腳排列。3在對(duì)CD40194進(jìn)行置數(shù)后，若要使輸出端改成另外的數(shù)碼，是否一定要使寄存器清零？4使寄存器清零，除采用一 Rd輸入低電平外，可否采用右移或左移的方法？可否使用并行置數(shù)法？若可行，如何進(jìn)行操作 ？5 若進(jìn)行循環(huán)左移，圖 47-4所示接線應(yīng)如何改接？6. 畫出用兩片 CD40194構(gòu)成的七位左移串/并行轉(zhuǎn)換器線路。7. 畫出用兩片 CD40194構(gòu)成的七位左移并/串行轉(zhuǎn)換器線路。 五實(shí)驗(yàn)內(nèi)容與步驟1.測(cè)試CD40194 （或74L

12、S194）的邏輯功能按圖 47-5 所示接線，Rd、3、S。、Dil、Dir、Q2、Q3分別接邏輯電平顯示器。CP端接單次 脈沖源。按表47-5所規(guī)定的輸入狀態(tài)，逐項(xiàng)進(jìn)行 測(cè)試。（1）清零：置-Rd=0，其它輸入為任意態(tài)，這時(shí)寄存器輸出Q0Q1Q2Q3應(yīng)均為0。清零后，置Rd =l。置數(shù)：令_Rd=S1=S0=I，送入任意 4位二進(jìn) 制數(shù)，如D°D1D2D3=1101，加單次脈沖至 CP端， 觀察CP=0、CP由01、CP由10三種情況下 寄存器輸出狀態(tài)的變化，觀察寄存器輸出狀態(tài)變 化是否發(fā)生在CP脈沖的上升沿。右移：清零后，令一 Rd =1、S1S0=01，由右移D。、D1、D2、

13、D3分別接至邏輯開(kāi)關(guān)；Q0接邏輯電平接單次 +5V顯示插口 脈沖源HaVdd Q0 Q1 Q2 Q3 CP S1 S0J CD40194(74LS194)Rd Dir D0 D1 D2 D3 Dil vss接邏輯開(kāi)關(guān)輸岀插口圖47-5 CD40194邏輯功能測(cè)試四實(shí)驗(yàn)預(yù)習(xí)輸入端Dir送入二進(jìn)制數(shù)碼，如 0100，由CP端連續(xù)加4個(gè)脈沖，觀察輸出情況并記錄。左移：先清0或預(yù)置，再令一Rd =1，S1=1，S0=0。由左移輸入端 Dil送入二進(jìn)制數(shù)碼(5 )保持：寄存器預(yù)置任意 觀察寄存器輸出狀態(tài)并記錄。如1111，連續(xù)加4個(gè)CP脈沖，觀察輸出端情況并記錄過(guò)程。4位二進(jìn)制數(shù)碼，如 1101，令Rd

14、=1，S1=So=O，力口 CP脈沖,2. 環(huán)形計(jì)數(shù)器 自擬實(shí)驗(yàn)線路，用并行置數(shù)法預(yù)置寄存器為 某數(shù)據(jù)(如0100)，然后進(jìn) 行右移循環(huán)，觀察寄存器 輸出端狀態(tài)的變化，再進(jìn) 行左移循環(huán)，并把過(guò)程記 入表47-6中。3. 實(shí)現(xiàn)數(shù)據(jù)的串、 并行轉(zhuǎn)換(1)串行輸入、并行輸 出清除模式時(shí)鐘串行輸入輸出功能總結(jié)RdS1SoCPDilD IRD0D1D2D3Q0Q1Q2Q30XXXXXX X X X111TXX110 1101X0X X X x101廠X1X X X X101匸1X0X X X X101X0X X X X1101XX X X X110廠1XX X X X1101XX X X X110T1XX X X X100TXXX X X X表47-5輸入狀態(tài)CPQoQ2Q2Q3001001234表47-6數(shù)據(jù)記錄表把兩塊CD40194接成如圖47-3所示，就成為右移串入、并出寄存器，實(shí)驗(yàn)