基于AD9954的多模式調(diào)制器的設(shè)計(jì)

1、基于AD9954的多模式調(diào)制器的設(shè)計(jì)    摘要：實(shí)現(xiàn)了一種全集成可變帶寬中頻寬帶低通濾波器，討論分析了跨導(dǎo)放大器-電容(OTAC)連續(xù)時(shí)間型濾波器的結(jié)構(gòu)、設(shè)計(jì)和具體實(shí)現(xiàn)，使用外部可編程電路對(duì)所設(shè)計(jì)濾波器帶寬進(jìn)行控制，并利用ADS軟件進(jìn)行電路設(shè)計(jì)和仿真驗(yàn)證。仿真結(jié)果表明，該濾波器帶寬的可調(diào)范圍為126 MHz，阻帶抑制率大于35 dB，帶內(nèi)波紋小于05 dB，采用18 V電源，TSMC 018m CMOS工藝庫仿真，功耗小于21 mW，頻響曲線接近理想狀態(tài)。關(guān)鍵詞：Butte軟件無線電是近年來提出的一種新的無線通信體系結(jié)構(gòu)。它最初起源于軍事通信，是以開放

2、的、可擴(kuò)展的、結(jié)構(gòu)最簡的硬件為通用平臺(tái)，把盡可能多的功能用可升級(jí)、可替換的軟件來實(shí)現(xiàn)。軟件無線電的出現(xiàn)大大減小了硬件對(duì)通信系統(tǒng)的束縛，通過加載軟件就可以實(shí)現(xiàn)各種無線通信功能。    如何產(chǎn)生多種調(diào)制信號(hào)，一直是大家討論和關(guān)注的熱點(diǎn)。本文提出的方案就是基于超高速、先進(jìn)DDS技術(shù)的數(shù)字中頻處理技術(shù)的方法，利用美AD公司推出的AD9954構(gòu)建一個(gè)硬件平臺(tái)，結(jié)合相應(yīng)的數(shù)字處理軟件和控制軟件，獲得多種調(diào)制信號(hào)。一方面由于體積變小，使用起來很方便，另一方面也大大降低了成本。1 DDS的原理介紹   直接數(shù)字頻率合成器DDS是近年來發(fā)展起來的一種新

3、的基于查找表的頻率合成技術(shù)。典型的DDS由相位累加器、ROM波形存儲(chǔ)表、DA轉(zhuǎn)換器(Digital-to-AnalogConverter，DAC)和低通濾波器(LoW Passed Filter，LPF)組成，如圖1所示。    相位累加器由N位加法器與N位累加寄存器級(jí)聯(lián)構(gòu)成。每來一個(gè)時(shí)鐘脈沖fs，加法器將頻率控制字FTW與累加寄存器輸出的累加相位數(shù)據(jù)相加，把相加后的結(jié)果送至累加寄存器的數(shù)據(jù)輸入端。累加寄存器將加法器在上一個(gè)時(shí)鐘脈沖作用后所產(chǎn)生的新相位數(shù)據(jù)反饋到加法器的輸入端，使加法器在下一個(gè)時(shí)鐘脈沖的作用下繼續(xù)與頻率控制字相加。這樣，相位累加器在時(shí)鐘作用下，不斷

4、對(duì)頻率控制字進(jìn)行線性相位累加。由此可以看出，相位累加器在每一個(gè)時(shí)鐘脈沖輸入時(shí)，把頻率控制字累加1次，相位累加器輸出的數(shù)據(jù)就是合成信號(hào)的相位，相位累加器的溢出頻率就是DDS輸出的信號(hào)頻率。    用相位累加器輸出的數(shù)據(jù)作為波形存儲(chǔ)(ROM)的相位取樣地址，這樣就可把存儲(chǔ)在波形存儲(chǔ)器內(nèi)的波形抽樣值(二進(jìn)制編碼)經(jīng)查找表查出，完成相位到幅值轉(zhuǎn)換。波形存儲(chǔ)器的輸出送到DA轉(zhuǎn)換器，DA轉(zhuǎn)換器將數(shù)字量形式的波形幅值轉(zhuǎn)換成所要求合成頻率的模擬量形式信號(hào)。低通濾波器用于濾除不需要的取樣分量，以便輸出頻譜純凈的正弦波信號(hào)。    若相位累加器的位數(shù)為N

5、改變頻率控制字FTW或參考時(shí)鐘fs，就可以改變輸出頻率fo：         DDS在相對(duì)帶寬、頻率轉(zhuǎn)換時(shí)間、高分辨率、相位連續(xù)性、正交輸出以及集成化等一系列性能指標(biāo)方面遠(yuǎn)遠(yuǎn)超過了傳統(tǒng)頻率合成技術(shù)所能達(dá)到的水平，為系統(tǒng)提供了優(yōu)于模擬信號(hào)源的性能。2 AD9954芯片的介紹21 AD9954的主要性能特性   1)DDS采樣率可達(dá)400 MSPS；2)內(nèi)置14位DAC；3)32位相位累加器；4)波特率達(dá)25 M的SPI接口；5)內(nèi)置1 024x32位RAM，可實(shí)現(xiàn)內(nèi)部調(diào)制；6)內(nèi)部采用1

6、8 V供電，超低功耗；7)可自動(dòng)線性和非線性掃頻。22 AD9954的原理及工作過程   AD9954是采用先進(jìn)的DDS技術(shù)開發(fā)的高集成度DDS器件。該芯片的速度是業(yè)界第一個(gè)時(shí)鐘達(dá)到400 MHz，合成技術(shù)高達(dá)160 MHz，功耗200 mW。以前產(chǎn)品的合成頻率只有120 MHz且功耗卻有2 W。它能使設(shè)計(jì)者采用DDS在功率敏感的應(yīng)用中在更高頻率輸出進(jìn)行快速跳頻。     AD9954作為新型DDS系列的旗艦產(chǎn)品，內(nèi)置高速、高性能14位DAC，它內(nèi)含1 024x32靜態(tài)RAM，可實(shí)現(xiàn)高速調(diào)制，并支持幾種快速掃頻模式和精細(xì)的調(diào)

7、諧分辨率(32位頻率調(diào)諧字)?？商峁┳远x的線性掃頻操作模式，采用自動(dòng)線性和非線性掃描功能來控制頻率調(diào)諧和相位，其中頻率調(diào)諧和控制字通過串行IO口加載到AD9954，可實(shí)現(xiàn)多片同步。3 系統(tǒng)設(shè)計(jì)原理框圖   多種調(diào)制信號(hào)平臺(tái)由TI的430單片機(jī)、Altera公司的FPGA、AD公司的AD9954、外圍的濾波和整形電路搭建而成。其中以AD9954為核心元器件來產(chǎn)生原始的所需波形，如圖2所示。    通過MCU控制FPGA的調(diào)制類型狀態(tài)和DDS調(diào)制芯片的寄存器數(shù)值，完成利用人機(jī)界面對(duì)整體電路的控制和配置過程。FPGA將AD轉(zhuǎn)換過后的基帶信

8、號(hào)通過確定的調(diào)制方式再經(jīng)相應(yīng)的轉(zhuǎn)換送入DDS調(diào)制IC中。DDS的輸出信號(hào)經(jīng)功率放大后再進(jìn)行輸出。    AD9954的串口與FPGA相連，F(xiàn)PGA通過AD9954的CS、SCLK、SDIO和SDO管腳向AD9954寫入數(shù)據(jù)和控制字。首先設(shè)置特定的寄存器控制字，允許RAM工作，接著將RAM輸出作為相位累加器的輸入給芯片提供頻率轉(zhuǎn)換字，然后寫好RAM段控制寄存器的值，定義起始地址、終止地址并選擇工作模式。例如，在RAM地址256511中寫入計(jì)算好的頻率值，主要操作過程如下：    1)允許RAM操作，清除CFR<30>；2)選

9、擇模式5即連續(xù)循環(huán)模式；3)選擇RAM段1，PS0=1，PS1=0；4)指令字節(jié)為00001001；5)定義通信階段的通信周期數(shù)為256，把數(shù)據(jù)寫入RAM存儲(chǔ)器地址256511中：6)改變IO UPDATE啟動(dòng)模式工作。本系統(tǒng)可由地址的變化速率來計(jì)算調(diào)制速度，地址變化速率RAM段控制寄存器中的地址變化率控制字決定，其值的范圍是165 535，定義的時(shí)間是SYNC_CLK的周期數(shù)。由于SYNC_CLK最大為100 MHz，從而決定了地址變化率控制字為1時(shí)能定義的最快速度為100 MHz，假設(shè)一個(gè)波形要采集256個(gè)點(diǎn)，那么調(diào)制速度為100 MHz256=400 kHz；如果采樣點(diǎn)為100個(gè)，則調(diào)制

10、速度可達(dá)100 MHz100=1 MHz。由于AD9954產(chǎn)生的調(diào)制波形采樣點(diǎn)多，采樣時(shí)間精確，因此波形性能較好。4 輸出信號(hào)介紹及設(shè)置AD9954中的寄存器41 正弦信號(hào)   正弦波信號(hào)廣泛地應(yīng)用于通信系統(tǒng)中，它可以作為載波信號(hào)來進(jìn)行數(shù)字系統(tǒng)的調(diào)制，這不僅僅是因?yàn)樗菀桩a(chǎn)生，最主要的是它便于接收并且形式簡單。其數(shù)學(xué)表達(dá)式為：       平臺(tái)上的實(shí)現(xiàn)：AD9954首先通過關(guān)閉RAM模式和線性掃頻模式來實(shí)現(xiàn)單頻模式，然后設(shè)置頻率字設(shè)置寄存器1來實(shí)現(xiàn)要獲得的頻率。它的頻率計(jì)算公式如下：   42 線性調(diào)頻信號(hào)