計(jì)算機(jī)組成原理復(fù)習(xí)題及參考答案

1、中南大學(xué)網(wǎng)絡(luò)教育課程考試(專(zhuān)科)復(fù)習(xí)題及參考答案計(jì)算機(jī)組成原理一. 選擇題1. 磁盤(pán)存儲(chǔ)器的等待時(shí)間通常是指A.磁盤(pán)旋轉(zhuǎn)半周所需的時(shí)間B.C.磁盤(pán)轉(zhuǎn)1/3周所需時(shí)間 D.2. CPU 包含 _D_。A.運(yùn)算器B.C.運(yùn)算器、控制器和主存儲(chǔ)器D.3. CPU的控制總線提供_D_。A.數(shù)據(jù)信號(hào)流B.C.來(lái)自I/O設(shè)備和存儲(chǔ)器的響應(yīng)信號(hào)A_。磁盤(pán)轉(zhuǎn)2/3周所需時(shí)間磁盤(pán)轉(zhuǎn)一周所需時(shí)間控制器運(yùn)算器、控制器和 cache所有存儲(chǔ)器和I/O設(shè)備的時(shí)序信號(hào)及控制信D. B 和C兩項(xiàng)4. 為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的方法是采用B.A. 通用寄存器B.堆棧C.存儲(chǔ)器 D.外存5. 下述I/O控制方式

2、中，_B主要由程序?qū)崿F(xiàn)。A. PPU (外圍處理機(jī))B.中斷方式C. DMA方式D.通道方式6. 目前的計(jì)算機(jī)中，代碼形式是C。A. 指令以二進(jìn)制形式存放，數(shù)據(jù)以十進(jìn)制形式存放B. 指令以十進(jìn)制形式存放，數(shù)據(jù)以二進(jìn)制形式存放C. 指令和數(shù)據(jù)都以二進(jìn)制形式存放D. 指令和數(shù)據(jù)都以十進(jìn)制形式存放7. 下列數(shù)中最大的是B 。A. (10010101) 2 B . (227) 8 C . (96) 16 D . ( 143) 108. 設(shè)寄存器位數(shù)為8位，機(jī)器數(shù)采用補(bǔ)碼形式(一位符號(hào)位)，對(duì)應(yīng)于十進(jìn)制數(shù)-27，寄存器內(nèi)為 C 。A. (27) 16 B . (9B) 16 C(E5) 16 D . (

3、5A) 169. 計(jì)算機(jī)的存儲(chǔ)器系統(tǒng)是指 D_。A. RAM存儲(chǔ)器 B . ROM存儲(chǔ)器 C .主存儲(chǔ)器D .主存儲(chǔ)器和外存儲(chǔ)器10. 由于CPU內(nèi)部的操作速度較快，而 CPU訪問(wèn)一次主存所花的時(shí)間較長(zhǎng)，因此機(jī)器周期通常用 A來(lái)規(guī)定。A.主存中讀取一個(gè)指令字的最短時(shí)間C.主存中寫(xiě)入一個(gè)數(shù)據(jù)字的平均時(shí)間11. 在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過(guò)A.原碼運(yùn)算的二進(jìn)制減法器BC.補(bǔ)碼運(yùn)算的十進(jìn)制加法器DB .主存中讀取一個(gè)數(shù)據(jù)字的最長(zhǎng)時(shí)間D .主存中取一個(gè)數(shù)據(jù)字的平均時(shí)間_D來(lái)實(shí)現(xiàn)。.補(bǔ)碼運(yùn)算的二進(jìn)制減法器.補(bǔ)碼運(yùn)算的二進(jìn)制加法器12. 指令系統(tǒng)中采用不同尋址方式的目的主要是BA .實(shí)現(xiàn)存儲(chǔ)程序

4、和程序控制B .縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性C.可以直接訪問(wèn)外存D提供擴(kuò)展操作碼的可能并降低指令譯碼難度13. 在CPU中跟蹤指令后繼地址的寄存器是B。A 主存地址寄存器 B 程序計(jì)數(shù)器 C 指令寄存器D 狀態(tài)條件寄存器14. 采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要用一個(gè) C_。A 指令周期 B 數(shù)據(jù)周期 C存儲(chǔ)周期D總線周期15. 至今為止，計(jì)算機(jī)中的所有信息以二進(jìn)制方式表示的理由是_C。A .節(jié)約元件B. 運(yùn)算速度快 C. 物理器件性能決定 D.信息處理方便16. 程序控制類(lèi)指令的功能是 _D。A.進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算B.進(jìn)行主存于CPU之間的數(shù)據(jù)傳送C.進(jìn)行CPU和

5、I/O設(shè)備之間的數(shù)據(jù)傳送D. 改變程序執(zhí)行的順序17. 某機(jī)字長(zhǎng)32位。其中1位符號(hào)位，31位表示尾數(shù)。若用定點(diǎn)整數(shù)表示，則最大正整數(shù)為A Q31303130A. +(2-1) B. +(2 -1) C. +(2 +1) D. +(2 +1)18. 假設(shè)下列字符碼中有奇偶位校驗(yàn)，但沒(méi)有數(shù)據(jù)錯(cuò)誤，采用偶校驗(yàn)的字符碼是D_A. 11001011 B.11010110 C. 11000001 D.1100100119. 同步控制是A qA.由統(tǒng)一時(shí)序信號(hào)控制的方式B. 所有指令執(zhí)行時(shí)間都相同的方式C.只適用于CPU控制的方式D.只適用于外圍設(shè)備控制的方式20 郵局把信件進(jìn)行自動(dòng)分揀，使用的計(jì)算機(jī)技術(shù)

6、是D_qA.機(jī)器翻譯B.自然語(yǔ)言理解C.機(jī)器證明D.模式識(shí)別21.下列數(shù)中最大數(shù)為B_qA. (101001) 2 B. (52) 8 C. (13) 16 D. (101001) bcd二. 填空題1 計(jì)算機(jī)系統(tǒng)是一個(gè)由硬件、軟件組成的多級(jí)層次結(jié)構(gòu)。它通常由_微程序級(jí)、一般機(jī)器級(jí)、操作系統(tǒng)級(jí) 、匯編語(yǔ)言級(jí)、高級(jí)語(yǔ)言級(jí)組成。2. 形成指令尋址的方式，稱為指令尋址方式，有順序?qū)ぶ泛吞S尋址兩種，使用_程序計(jì)數(shù)器來(lái)跟蹤。3. 字節(jié)多路通道可允許多個(gè)設(shè)備進(jìn)行 傳輸型操作，數(shù)據(jù)傳送單位是 數(shù)據(jù)塊 Q4. 通道是一個(gè)特殊功能的 處理器，它有自己的指令和程序 專(zhuān)門(mén)負(fù)責(zé)數(shù)據(jù)輸入輸出的傳輸控制。5. 在機(jī)器碼

7、補(bǔ)碼和移碼中，零的表示形式唯一。6微程序設(shè)計(jì)技術(shù)是利用 軟件方法設(shè)計(jì)操作控制器 的一門(mén)技術(shù)。7. 對(duì)存儲(chǔ)器的要求是速度，容量，價(jià)格 ，為了解決這三個(gè)方面的矛盾。計(jì)算機(jī)采用多級(jí)存儲(chǔ)器體系結(jié)構(gòu)。8. RISC的中文含義是 精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī) , CISC的中文含義是 復(fù)雜指令系統(tǒng)計(jì)算機(jī) Q9中斷處理過(guò)程可以嵌套進(jìn)行， 優(yōu)先級(jí)別高 的設(shè)備可以中斷 優(yōu)先級(jí)別低的中斷服務(wù)程序。10. 移碼常用于表示浮點(diǎn)數(shù)的階碼部分，移碼和補(bǔ)碼比較，它們除符號(hào)位外，其他各位_相同 Q11. 賦以邏輯屬性值 True或False的變量稱為邏輯變量，描述邏輯變量關(guān)系的函數(shù)稱為邏輯函數(shù) ;實(shí)現(xiàn)邏輯函數(shù)的電路稱為 邏輯電路 。1

8、2. 一個(gè)定點(diǎn)數(shù)由 符號(hào)位和數(shù)值域兩部分組成。根據(jù)小數(shù)點(diǎn)的位置不同，定點(diǎn)數(shù)有 純小數(shù)和 純整數(shù)兩種表示方法。三. 名詞解釋1 計(jì)算機(jī)指令：計(jì)算機(jī)指令：是指揮計(jì)算機(jī)如何工作的命令，它通常由一串二進(jìn)制數(shù)碼組成，即由操作碼和 地址碼兩部分組成。操作碼規(guī)定了操作的類(lèi)型，即進(jìn)行什么樣的操作；地址碼規(guī)定了要操作 的數(shù)據(jù)以及操作結(jié)果存放的位置。2. CPU周期：CPU周期也叫機(jī)器周期。是指CPU訪問(wèn)一次主存或輸入輸出端口所需要的時(shí)間。一個(gè)CPU周期由若干個(gè)時(shí)鐘周期組成。3. 存儲(chǔ)速度：存儲(chǔ)速度表示每秒從存儲(chǔ)器進(jìn)出信息的最大數(shù)量，其單位用字/秒或字節(jié)/秒表示。從數(shù)值上來(lái)說(shuō)它是存儲(chǔ)周期的倒數(shù)。4相容性微操作：相

9、容性微操作是指在同一個(gè)CPU周期內(nèi)可以并行執(zhí)行的一組微操作。5外圍設(shè)備：外圍設(shè)備俗稱外部設(shè)備，外圍設(shè)備是相對(duì)于計(jì)算機(jī)主機(jī)來(lái)說(shuō)的，凡在計(jì)算機(jī)主機(jī)處理數(shù)據(jù)前 后，把數(shù)據(jù)輸入計(jì)算機(jī)主機(jī)、對(duì)數(shù)據(jù)進(jìn)行加工處理及輸出處理結(jié)果的設(shè)備都稱為外圍設(shè)備， 而不管它們是否受中央處理器的直接控制。6同步通信：總線上的部件通過(guò)總線進(jìn)行信息傳送時(shí)，用一個(gè)公共的時(shí)鐘信號(hào)進(jìn)行同步，這種方式稱為同 步通信。這個(gè)公共的時(shí)鐘信號(hào)可以由總線控制部件發(fā)送到每一個(gè)部件或設(shè)備，也可以每個(gè)部 件有自己的時(shí)鐘發(fā)生器，但是，它們都必須由CPU發(fā)出的時(shí)鐘信號(hào)進(jìn)行同步。7指令的編碼格式：指令的編碼格式是指指令中操作碼的長(zhǎng)度是否可以變化而形成指令的方

10、式。指令操作碼通常 有兩種編碼格式：固定格式和可變格式。&存取時(shí)間：存取時(shí)間又稱存儲(chǔ)器訪問(wèn)時(shí)間，是指啟動(dòng)一次存儲(chǔ)器操作到完成該操作所需的時(shí)間。具體地 說(shuō)，存取時(shí)間從存儲(chǔ)器收到有效地址開(kāi)始，經(jīng)過(guò)譯碼、驅(qū)動(dòng)，直到將被訪問(wèn)的存儲(chǔ)單元的內(nèi) 容讀出或?qū)懭霝橹埂?. 微程序：微指令的有序集合稱為微程序，一般一條機(jī)器指令的功能由對(duì)應(yīng)的一段微程序來(lái)實(shí)現(xiàn)。10. 存儲(chǔ)設(shè)備數(shù)據(jù)傳輸率：存儲(chǔ)設(shè)備在單位時(shí)間內(nèi)向主機(jī)傳送數(shù)據(jù)的二進(jìn)制位數(shù)或字節(jié)數(shù)稱為數(shù)據(jù)傳輸率。數(shù)據(jù)傳輸率(Dr )與存儲(chǔ)設(shè)備的構(gòu)造及主機(jī)接口邏輯有著密切的關(guān)系，與記錄密度D和記錄介質(zhì)的運(yùn)動(dòng)速度V成正比。11指令的執(zhí)行方式：指令的執(zhí)行方式是指指令按何

11、種方式執(zhí)行，指令的執(zhí)行方式主要有順序執(zhí)行方式、重疊執(zhí)行 方式、流水線方式。12.接口:接口是計(jì)算機(jī)系統(tǒng)總線與外圍設(shè)備之間的一個(gè)邏輯部件，它的基本功能有兩點(diǎn)：一是為信息傳輸操作選擇外圍設(shè)備；二是在選定的外圍設(shè)備和主機(jī)之間交換信息，保證外圍設(shè)備用計(jì)算 機(jī)系統(tǒng)特性所要求的形式發(fā)送或接收信息。四. 解答下列問(wèn)題1 試述指令周期、CPU周期和時(shí)鐘周期之間的關(guān)系 解答：指令周期是執(zhí)行一條指令所需要的時(shí)間。也就是從取指令開(kāi)始到執(zhí)行完這條指令為止的 全部時(shí)間。一個(gè)指令周期由若干個(gè)機(jī)器周期組成。CPUCPU周期也叫機(jī)器周期。是指 CPU訪問(wèn)一次主存或輸入輸出端口所需要的時(shí)間。一個(gè) 周期由若干個(gè)時(shí)鐘周期組成。時(shí)鐘

12、周期是CPU處理操作的最小時(shí)間單位，也叫T周期。指令周期、CPU周期和時(shí)鐘周期之間的關(guān)系如下圖所示。Tl T2 T3 1411 T2 '3 P4 II 12 T31 111 111 11時(shí)神周期cpulajj rCi十 CPU 期心-一 CPU 周期 T" 一指令周期2.用補(bǔ)碼運(yùn)算方法求 x+y= ? x-y=?(1)x=0.1001y=0.1100(2)x=-0.0100y=0.1001解答:(1)X補(bǔ)=00.1001X補(bǔ)=00.1001+ 丫補(bǔ)=00.1100+ -Y補(bǔ)=11.0100X+Y補(bǔ)=01.0101X-Y補(bǔ)=11.1101因?yàn)殡p符號(hào)位相異，結(jié)果發(fā)生溢出。X-Y

13、= -0.0011(2)兇補(bǔ)=11.1100X補(bǔ)：=11.1100+ Y補(bǔ)=00.1001+ -Y補(bǔ)：=11.0111X+Y補(bǔ)=00.0101X-Y補(bǔ)：=11.0011X+Y = +0.0101X-Y =-0.11013.比較水平微指令與垂直微指令的優(yōu)缺點(diǎn)。解答：(1) 水平型微指令并行操作能力強(qiáng)、效率高、靈活性強(qiáng)，垂直型微指令則較差。(2) 水平型微指令執(zhí)行一條指令的時(shí)間短，垂直型微指令執(zhí)行時(shí)間長(zhǎng)。(3) 由水平型微指令解釋指令的微程序，具有微指令字比較長(zhǎng)，但微程序短的特點(diǎn), 而垂直型微指令正好相反。(4)水平型微指令用戶難以掌握，而垂直型微指令與指令比較相似，相對(duì)來(lái)說(shuō)比較容 易掌握4設(shè)機(jī)器

14、字長(zhǎng)為16位，定點(diǎn)表示時(shí)，尾數(shù) 15位，階符1位。(1) 定點(diǎn)原碼整數(shù)表示時(shí)，最大正數(shù)為多少？最小負(fù)數(shù)為多少？(2) 定點(diǎn)原碼小數(shù)表示時(shí)，最大正數(shù)為多少？最小負(fù)數(shù)為多少？ 解答：(1) 定點(diǎn)原碼整數(shù)表示時(shí)最大正數(shù)：(215-1)10 =( 32767) 10最小負(fù)數(shù)：-(215-1)10=( -32767)10(2) 定點(diǎn)原碼小數(shù)表示時(shí) 最大正數(shù)：(1-2 -15)10 最小負(fù)數(shù)：-(1-2一15) 105.外圍設(shè)備的I/O控制分哪幾類(lèi)？各有何特點(diǎn)？解答：外圍設(shè)備的I/O控制方式分類(lèi)及特點(diǎn)：(1) 程序查詢方式：CPU的操作和外圍設(shè)備的操作能夠同步，而且硬件結(jié)構(gòu)比較簡(jiǎn)單(2) 程序中斷方式：一

15、般適用于隨機(jī)出現(xiàn)的服務(wù)，且一旦提出要求應(yīng)立即進(jìn)行，節(jié)省了 CPU的時(shí)間，但硬件結(jié)構(gòu)相對(duì)復(fù)雜一些。(3) 直接內(nèi)存訪問(wèn)(DMA方式：數(shù)據(jù)傳輸速度很高，傳輸速率僅受內(nèi)存訪問(wèn)時(shí)間的限制。 需更多硬件，適用于內(nèi)存和高速外設(shè)之間大批交換數(shù)據(jù)的場(chǎng)合。(4) 通道方式：可以實(shí)現(xiàn)對(duì)外設(shè)的統(tǒng)一管理和外設(shè)與內(nèi)存之間的數(shù)據(jù)傳送，大大提高了 CPU的工作效率。外圍處理機(jī)方式：通道方式的進(jìn)一步發(fā)展，基本上獨(dú)立于主機(jī)工作，結(jié)果更接近一般處理機(jī)。6 分析集中式總線控制的三種方式各自的優(yōu)缺點(diǎn)。解答：集中式總線的控制方式主要有以下三種：鏈?zhǔn)讲樵兎绞健⒂?jì)數(shù)器定時(shí)查詢方式和獨(dú)立請(qǐng)求總線控制方式。鏈?zhǔn)讲樵兎绞降膬?yōu)點(diǎn)是只用很少幾根線就

16、能按一定的優(yōu)先次序?qū)崿F(xiàn)總線控制，并且這種 鏈?zhǔn)浇Y(jié)構(gòu)很容易擴(kuò)充設(shè)備。其缺點(diǎn)是對(duì)詢問(wèn)鏈的電路故障很敏感。計(jì)數(shù)器定時(shí)查詢方式的優(yōu)點(diǎn)是：查詢被程序控制，優(yōu)先次序可以方便地改變。另外，當(dāng) 某個(gè)設(shè)備的接口中有關(guān)鍵的電路出現(xiàn)故障時(shí)，不會(huì)影響其他設(shè)備使用總線。其缺點(diǎn)是：要有一組設(shè)備地址線，從而增加了控制線的數(shù)量，而且控制也較為復(fù)雜。7 通道具有哪些功能？解答：通道的基本功能是執(zhí)行通道指令，組織外圍設(shè)備和內(nèi)存之間的數(shù)據(jù)傳輸，按I/O指令要求啟動(dòng)外圍設(shè)備，向 CPU報(bào)告中斷等，具體有以下 5項(xiàng)功能。(1) 接收CPU的I/O指令，按指令要求與指定的外圍設(shè)備進(jìn)行通信。(2) 從內(nèi)存取出屬于該通道程序的通道指令，經(jīng)譯

17、碼后向設(shè)備控制器或外圍設(shè)備發(fā)出 各種命令。（3）組織外圍設(shè)備與內(nèi)存之間進(jìn)行數(shù)據(jù)傳輸，并根據(jù)需要提供數(shù)據(jù)傳輸?shù)木彺婵臻g， 提供數(shù)據(jù)存入內(nèi)存的地址和傳輸?shù)臄?shù)據(jù)量。（4）從外圍設(shè)備得到狀態(tài)信息，形成并保存通道本身的狀態(tài)信息，根據(jù)要求將這些狀態(tài)信息送到內(nèi)存的指定單元，供CPU使用。（5） 將外圍設(shè)備的中斷請(qǐng)求和通道本身的中斷請(qǐng)求，按次序向CPU報(bào)告。&某計(jì)算機(jī)指令字長(zhǎng)16位，每個(gè)地址碼是 6位，指令有無(wú)地址、一地址和二地址三種格式設(shè)有N條二地址指令，無(wú)地址指令M條，試問(wèn)1地址指令最多有多少條？解答：設(shè)1地址指令有X條，則有下式成立：（24-N）*26-X）*2 6=M得：X=（ 24-N）*2

18、6-M*2-69 磁記錄設(shè)備的寫(xiě)電流波形主要有哪幾種方式，各自的記錄特點(diǎn)分別是什么？10 指令和數(shù)據(jù)都以二進(jìn)制代碼存放在內(nèi)存中，CPU如何區(qū)分它們是指令還是數(shù)據(jù)？11 已知x和y，用變形補(bǔ)碼計(jì)算 x-y ,同時(shí)指出運(yùn)算結(jié)果是否溢出。（1） x=+0.11011 y=-0.11111x=+0.10111 y=+0.1101112 .已知 x=-0.01111,y=+0.11001, 求 x+y= ? x-y= ?五. 計(jì)算題1. 某雙面磁盤(pán)，每面有 22 0道，內(nèi)層磁道周長(zhǎng)為70cm,內(nèi)層位密度 400位/cm，轉(zhuǎn)速3000轉(zhuǎn)/分，問(wèn)：（1）磁盤(pán)存儲(chǔ)容量是多少？（ 2）數(shù)據(jù)傳輸率是多少？解答：（

19、1）每道信息量 =400 位 /cm X 70cm=28000 位=3500B每面信息量=3500BX 220=770000B 磁盤(pán)總?cè)萘?770000BX 2=1540000B（2） 磁盤(pán)數(shù)據(jù)傳輸率，也即磁盤(pán)的帶寬Dr=r NN為每條磁道容量，N=3500Br為磁盤(pán)轉(zhuǎn)速r=3000轉(zhuǎn)/60S=50轉(zhuǎn)/S所以，Dr=r X N=50/S X 3500B=175000B/S2. 用16kX 8位的SRAM芯片構(gòu)成64KX 16位的存儲(chǔ)器，要求畫(huà)出該存儲(chǔ)器的組成邏輯框圖。 解答：存儲(chǔ)器容量為64KX 16位，其地址線為16位（A15A0），數(shù)據(jù)線也是16位（05 D） SRAM芯片容量為16KX

20、8位，其地址線為14位，數(shù)據(jù)線為8位，因此組成存儲(chǔ)器時(shí)須字位同 時(shí)擴(kuò)展。字?jǐn)U展采用 2 : 4譯碼器，以16K為一個(gè)模塊，共4個(gè)模塊。位擴(kuò)展采用兩片串接。邏輯框圖如下圖所示。3. 已知X=-0.1101 , Y=0.1011，利用補(bǔ)碼一位乘法計(jì)算Z=X*Y。X補(bǔ)=11.0011，Y補(bǔ)=0.1011，-X補(bǔ)=00.1101“0”。所以X*Y補(bǔ)乘積的數(shù)值部分是兩數(shù)的絕對(duì)值相乘。開(kāi)始時(shí)，部分積為全=11.01110001，結(jié)果 Z=X*Y=-0.10001111。求解過(guò)程用豎式表示如下：部分積乘數(shù) 判別位說(shuō)明0 0. 0 0 0 0Q101 o丿|：始，¥尸0判別位為10+ -X補(bǔ) 0 0. 1 1 0 1部分積+ -X補(bǔ)0 0. 1 1 0 10 0. 0 1 1 010101 1右移1位，判別位為110 0. 0 0 1 101010 1右移1位，判別値為01+區(qū)補(bǔ)】1.001 1+11.011011.101 110L01 0 右移1位*判別位為10+ 吠補(bǔ) 0 0-1101+-X補(bǔ)0 0. 1 0 0 00 0. 0 1 0 000010 1右移1位判別位為0】+ X臥 1 1.001 1+11.0111000最后