alter-PCI核學習總結

1、Altera PCI 核學習總結1. PCI 核工作模式PCI 核在生成時可選擇兩種工作模式:master/target模式和 target 模式;其中 master/target模式下, PCI 核可申請控制總線, 作為 master 給其他 PCI 設備通信; 也 可以作為 slave 設備與 master PCI 設備通信;而在 target 模式,只能作為 slave 設備 被其他 PCI 設備訪問。 在以上兩種工作模式下, 根據(jù)讀寫數(shù)據(jù)位寬 (32bit 和 64bit , 把 PCI 核分為 4種:PCI_mt64、 PCI_t64、 PCI_mt32、 PCI_t32;在本設計中

2、使用 PCI_t32模式,即 target 工作模式,讀寫數(shù)據(jù)位寬 32bit ;故以 下的介紹中主要針對 PCI_t32模式的使用說明;2. 在 quartus 中例化 PCI 核注意界面右邊的 IP Catalog 部分,在這里選擇你想要 IP 核,如果界面上沒有這個選擇 部分,則通過點擊 Tools -> IP Catalog 調出來; 在 Library -> interface protocols 中點擊 PCI 點開 PCI 后可以看到 PCI Compiler v14.1,雙擊; 填寫 PCI 核的命名(pci_core,選擇生成 IP 核的相關代碼是 VHDL 或

3、Verilog,按自己 需求選;點擊 OK ; 跳轉出此界面,有 6個選項, (1 about this core :里面介紹了此 IP 核的一些基本信息,例如版本、發(fā)布時間和 能支持的 FPGA 器件型號;(2 documentation :PCI 核使用的指導文檔 (3 quartus II constraints :關于 PCI 核的約束文件(4 step 1 :parameter :用來設置 PCI 核基本參數(shù) compact PCI為緊湊型 PCI 接口,在接口協(xié)議上沒有區(qū)別,只是在硬件接口連接上 有區(qū)別;故按照硬件設計選在 PCI 或 CompactPCI 。Master/Targ

4、et 或 Target Only,兩者區(qū)別為:如:目前有 3個 CPU 在 PCI 總線上,分別標號 CPU1,CPU2,CPU3,其中 CPU1為 HOST,CPU2/3為 Target,CPU1 HOST為 PCI 總線分配 PCI 空間等資源并賦予 Target 一定的讀寫權限 ; 資源分配完畢, 3個 CPU 可以相互訪問, 當 CPU1訪問 (讀寫 CPU2/3時, CPU1是 Master, 當 CPU2訪問 CPU1/3時, CPU2就是 Master ; 被訪問的對象就是 Slaver ;也就是 CPUx 要訪問 PCI 總線上的設備時先要向 PCI HOSTS (CPU1上的

5、總線 控制器申請對總線的操作,占有了這總線的操作的 CPU 就是 Master;在這個步驟下選擇 PCI 和 master/target,然后點擊 Next ; 填寫參數(shù)值; 填寫 Base address register值,點擊 Next ; 點擊 Finish ;(5 step2 :set up simulation : 生成仿真模型,點擊 OK(6 step3 :generate最后完成 IP 核生成; 3. PCI 核引腳信號說明 以上信號列表中, PCI signal 是主設備端控制的信號;凡是 local-side 信號都是本地 端控制的信號; 在本設計中使用時, 主設備端指 C

6、PU , 本地端就是 FPGA , 所以在代碼設計中, 只要控制 local_side信號就可以了。 本地端的信號在 PCI_mt64、 PCI_t64、 PCI_mt32、 PCI_t32四種模式下,使用情況不同,有的信號用不到。 4. PCI_t32數(shù)據(jù)讀寫方式PCI_t32的讀寫方式由以下四種:(1 32-bit single-cycle memory read/write(2 32-bit burst memory read/write(3 I/O read/write(4 Configuration read/write在本設計中使用 single-cycle memory read

7、/write方式,即單周期內存讀寫方式; 5. 目標讀事務單個內存讀目標事務時序波形圖 6. 目標寫事務單個內存寫目標事務時序波形圖 定義的地址范圍內；使 framen 無效；并使 irdyn 信號有效，表示有數(shù)據(jù)需 要傳輸； 4 在此時鐘周期內完成以下事件： 1）PCI 核使能 It_framen，通知本地端設備，將要開始寫事務；修改 It_tsr5:0中某個 bit 為 1，It_tsr5:0對應 BAR 地址范圍；例如時 序圖中 It_tsr0為高電平表示當前的 ad 地址值對應 BAR0； 2）PCI 核把命令字輸出到 I_cmdo3:0，把地址值輸出到 I_adro31:0； 3）P

8、CI 核打開 devseln、ack64n、trdyn 和 stopn 驅動能力，從時序圖中可 以看出原來是三態(tài)的， 并且在第 5 個時鐘周期中使能 devseln 和 ack64n 信號（ack64n 在 PCI_t32 模式下不用）； 4）lt_tsr8高電平表示 PCI 核的主設備一端正在忙； PCI 核使能 devseln 表示寫操作開始；本地端拉低 lt_rdyn，表示本地端已 經做好接收數(shù)據(jù)的準備； PCI 核拉低 trdyn 通知主設備端，已經做好接收數(shù)據(jù)的準備；因為 irdyn 已 經有效，則在此時鐘周期內完成數(shù)據(jù)字傳輸； 鎖存 ad 總線上的數(shù)據(jù)，并傳輸?shù)?l_dato 總線

9、上；鎖存 cben 總線上的字節(jié) 使能并傳輸?shù)?l_beno 總線上； 同時 PCI 核拉低 lt_ackn 信號， 表示在 l_dato 總線和 l_beno 總線上的數(shù)據(jù)有效；由于 lt_rdyn 在第 6 個時鐘周期有效和 lt_ackn 信號在第 7 個時鐘有效， 數(shù)據(jù)字傳輸在第 7 個時鐘完成， 故 lt_dxfrn 拉低有效表示一次數(shù)據(jù)字傳輸完成； PCI 端已經完成寫數(shù)據(jù)事務，PCI 核重置 lt_tsr11.0信號； PCI 核使得 lt_framen 信號無效，通知本地端設備沒有其他數(shù)據(jù)要傳輸； 5 6 7 8 9 7. 配置寄存器介紹 在 PCI 核中定義了 64 字節(jié)的配

10、置空間，用來定義設備屬性、控制 PCI 功能和提供 PCI 的狀態(tài)信息； （1） vendor ID 只讀，標識設備生產廠商，默認值由 altera 廠商設定的 0x1172，也可例化 IP 核時修改； （2） Device ID 只讀，標識設備類型，默認值 0x0004，也可在例化 IP 核修改； （3） command register 讀/寫，用來設置 PCI 的基本功能 （4） status register PCI 總線相關的事件狀態(tài)信息，可以從寄存器中讀取狀態(tài)信息，但是不能寫 入寄存器數(shù)據(jù)，只能進行清除，即向某個 bit 位寫 1 時，就會把相應的 bit 位清零；如果寫 0，則不變； （5） Revision ID 只讀，標識器件的版本編號，由生產廠商設定，也可在例化 IP 時修改； （6） Class code 只讀，默認值為 0XFF0000； （7） Header type 8bit 只讀；bit6:0的值為 0 表示普通 PCI 設備，值為 1 表示 PCI 橋，值為 2 表示 cardbus；bit7是否為單功能設備；bit7 為 0 值，表示為單功能設備； （8） Base address register 基地址寄存器共有 6 個，都是相同的屬性；使用時必須按序使用，必須從 bar0 開始使