觸摸屏控制器芯片中的高精度低功耗ADC設(shè)計(jì) (1)

1、觸摸屏控制器芯片中的高精度低功耗ADC設(shè)計(jì) (1)引言ADC 采用逐次逼近型(SAR)結(jié)構(gòu),具有125kHz采樣速率,12位精度。電容電荷重新分布D/A技術(shù)采用電荷按比例縮放子DAC組合,進(jìn)而大大減小了芯片電容面積,也避免了采用像電阻陣列結(jié)構(gòu)所帶來(lái)的固有直流功耗,通過(guò)對(duì)DAC級(jí)間耦合電容值的優(yōu)化設(shè)計(jì),提高了ADC精度。比較器采用自消除失調(diào)電壓的開(kāi)關(guān)電容比較器。據(jù)調(diào)研,市場(chǎng)上現(xiàn)有觸摸屏控制器芯片主要來(lái)自ADI公司(如AD7843、AD7873、AD7877)和TI公司(如ADS7843、TSC2046、TSC2003),對(duì)引言ADC 采用逐次逼近型(SAR)結(jié)構(gòu),具有125kHz采樣速率,12位

2、精度。電容電荷重新分布D/A技術(shù)采用電荷按比例縮放子DAC組合,進(jìn)而大大減小了芯片電容面積,也避免了采用像電阻陣列結(jié)構(gòu)所帶來(lái)的固有直流功耗,通過(guò)對(duì)DAC級(jí)間耦合電容值的優(yōu)化設(shè)計(jì),提高了ADC精度。比較器采用自消除失調(diào)電壓的開(kāi)關(guān)電容比較器。據(jù)調(diào)研,市場(chǎng)上現(xiàn)有觸摸屏控制器芯片主要來(lái)自ADI公司(如AD7843、AD7873、AD7877)和TI公司(如ADS7843、TSC2046、TSC2003),對(duì)其性能進(jìn)行對(duì)比,如表1所示。表1觸摸屏控制器芯片性能對(duì)比結(jié)果通過(guò)對(duì)ADC電路進(jìn)行優(yōu)化設(shè)計(jì),可使觸摸屏控制器的功耗不足1mW,低于表1中現(xiàn)有芯片的功耗。因此本設(shè)計(jì)的側(cè)重點(diǎn)是在滿足工作電壓、工作溫度的基

3、礎(chǔ)上,使ADC工作在睡眠/喚醒兩種工作模式下,以大大降低功耗。為了實(shí)現(xiàn)這一目的,芯片中設(shè)計(jì)了電壓基準(zhǔn)電路模塊,以控制ADC的開(kāi)啟和關(guān)閉。電路設(shè)計(jì)與分析ADC的整體結(jié)構(gòu)設(shè)計(jì)SAR ADC包括采樣保持電路、比較器、DAC、逐次逼近寄存器、時(shí)序產(chǎn)生及數(shù)字控制邏輯電路。模擬輸入電壓(vin)由采樣/保持電路保持,N位SAR ADC需要N個(gè)比較周期,同時(shí)在當(dāng)前一位轉(zhuǎn)換完成之前不得進(jìn)入下一次轉(zhuǎn)換。因此該類ADC能夠有效節(jié)省功耗和空間,該結(jié)構(gòu)中DAC和比較器設(shè)計(jì)的好壞對(duì)整個(gè)ADC轉(zhuǎn)換精度起關(guān)鍵性的作用。DAC的設(shè)計(jì)DAC結(jié)構(gòu)設(shè)計(jì)由于在CMOS集成電路中,制造電容比制造電阻更節(jié)省芯片面積,而且電容上沒(méi)有功率損

4、耗,另外,開(kāi)關(guān)電容網(wǎng)絡(luò)可以完成采樣保持的功能,節(jié)省了單獨(dú)的采樣保持電路。因此,本文選擇采用開(kāi)關(guān)電容網(wǎng)絡(luò)構(gòu)成電荷按比例縮放式DAC。電荷按比例縮放式DAC主要由按照二進(jìn)制加權(quán)排列的電容陣列組成。電容是CMOS工藝兼容的,而且相對(duì)精度高,所以電荷按比例縮放式DAC在CMOS工藝中容易實(shí)現(xiàn)。然而當(dāng)其精度提高時(shí),一方面所需的大電容導(dǎo)致芯片尺寸過(guò)大,而且大電容需要大充電電流,充電時(shí)間過(guò)長(zhǎng);另一方面最高權(quán)位和最低權(quán)位的電容比例變得很大,比值越大,電容匹配越差。所以高精度DAC通常由低精度DAC通過(guò)電容耦合來(lái)實(shí)現(xiàn)。這種耦合結(jié)構(gòu)成功的關(guān)鍵之一是確定耦合電容值。只有選擇合適的耦合電容值,才能保證各位間的權(quán)重關(guān)系

5、,并實(shí)現(xiàn)D/A轉(zhuǎn)換,如圖1所示。圖1 電荷按比例縮放式DAC組合的實(shí)現(xiàn)設(shè)圖1中A點(diǎn)到地的電容為CA,DAC的縮放通過(guò)電容CS實(shí)現(xiàn),CS和LSB陣列的串聯(lián)組合必須接于MSB陣列的左側(cè),因此可得：版圖設(shè)計(jì)時(shí),為了消除介電松弛對(duì)轉(zhuǎn)換精度的影響,消除電荷擴(kuò)散和介電極化效應(yīng),減少噪聲干擾,電容上極板上會(huì)加靜電屏蔽層,并接地。為了消除襯底噪聲,將電容做在阱里,阱接地。電容陣列極板和屏蔽層或阱間形成的寄生電容,使電路中耦合電容兩極板地的寄生電容值增大,使得在確定耦合電容值時(shí),必須考慮寄生電容的影響。DAC級(jí)間耦合電容值的優(yōu)化設(shè)計(jì)圖1中CP1、CP2分別為A、B兩點(diǎn)到地的寄生電容。轉(zhuǎn)換過(guò)程中A、B電荷守恒,于是可得：C1、C2分別為低權(quán)位和高權(quán)位子DAC的總?cè)葜?CO1和CO2分別是低權(quán)位和高權(quán)位子DAC的單位容值;K=8,M=4。解方程組,得到輸出電壓為:由電