大學(xué)課程設(shè)計(jì)撰寫(xiě)(參考范文)

1、基于CPLD勺放電加工機(jī)脈沖電源的設(shè)計(jì)摘要本文給出了在模具行業(yè)中放電加工機(jī)脈沖電源控制部分的原理及 硬件、軟件設(shè)計(jì)，基于 ALTER/公司生產(chǎn)的EPM1270T144C可編程邏 輯器件CPLD利用ALTERA公司的Quartus H硬件設(shè)計(jì)軟件，采用 Verilog HDL硬體語(yǔ)言設(shè)計(jì)控制時(shí)序、功能鍵操作、數(shù)字鍵操作、數(shù) 碼管顯示系統(tǒng)等，簡(jiǎn)化了電路的設(shè)計(jì)和IC芯片的使用，很好的解決了電路復(fù)雜、元器件所占體積大、抗干擾能力差、適時(shí)控制等問(wèn)題， 大大提高了系統(tǒng)的整體性能。解決了電火花加工機(jī)在惡劣的生產(chǎn)條件 下脈沖電源丟失、丟步、間歇放電、脈沖電源的脈寬及休止的變化等 問(wèn)題，提高了電火花加工機(jī)的性能

2、和加工中的穩(wěn)定性、生產(chǎn)效率和電極原材料的損耗等加工工藝問(wèn)題。關(guān)鍵詞： 放電加加工機(jī) EPM1270T144C5 CPLD Verilog HDLQuartus II 脈寬 休止AbstractIn this paper, i n the mold in dustry EDM pulse power supply con trol part of the theory and hardware, software desig n, based on the ALTERA compa ny EPM1270T144C5 programmable logic device CPLD, using AL

3、TERA's Quartus II software, hardware desig n, using Verilog HDL hardware body Ian guage desig ned to con trol tim ing, fun cti on key operati on, the nu mber of key operati ons, such as digital display system, simplifying the circuit design and the use of IC chips, a very good solution to the ci

4、rcuit complexity of the share volume of comp onen ts, and an ti-jam ming capability timely con trol and other issues, greatly impro ving the overall performa nee of the system. Solve the EDM machi ne producti on in adverse con diti ons, pulse power loss, lost step, in termitte nt discharge, pulse po

5、wer and the rest of the cha nges in pulse width and so on, to improve the performance of EDM machines in the Stability and process ing, producti on efficie ncy and electrode wear and tear, such as raw materials process ing issues.Key words:Dischargein creases machi neEPM1270T144C5 CPLD Verilog HDLQu

6、artus IIresting pulse width摘要Abstract II第一章放電加工機(jī)脈沖電源概況 11.1 引言11.2 現(xiàn)階段火花機(jī)脈沖電源狀況和發(fā)展趨勢(shì) 11.3 脈沖電源的設(shè)計(jì)結(jié)構(gòu)和概述 1第二章 EDA、CPLD Verilog HDL、Quartus II 概述22.1 EDA技術(shù)的發(fā)展和優(yōu)點(diǎn)22.2 ALTERA公司生產(chǎn)的 EPM1270T144C5 CPL概述22.3 Quartus I應(yīng)用軟件介紹第三章 放電加工機(jī)脈沖電源設(shè)計(jì)流程 53.1設(shè)計(jì)方案的規(guī)劃和論證53.2 脈沖電源總體設(shè)計(jì)流程 5第四章 放電加工機(jī)脈沖電源軟件設(shè)計(jì) 144.1 軟件設(shè)計(jì)總流程圖144.2

7、 子程式結(jié)構(gòu)流程圖 154.2.1 鍵盤(pán)子程式流程圖 154.2.2 顯示子程式流程圖 164.3 系統(tǒng) Verilog HDL 軟件174.4 系統(tǒng)軟件仿真21441電流仿真21442脈沖仿真第五章運(yùn)行分析5.1綜合測(cè)試5.2加工測(cè)試結(jié)束語(yǔ)致謝22.23.23.2324參考文獻(xiàn)25第一章 放電加工機(jī)脈沖電源概況1.1引言隨著我國(guó)的改革開(kāi)放，模具行業(yè)、汽車行業(yè)、各種電子產(chǎn)品對(duì)接插件的要求 等現(xiàn)代化產(chǎn)業(yè)不斷的崛起，對(duì)當(dāng)今我國(guó)加工設(shè)備行業(yè)是一次巨大的挑戰(zhàn)，傳統(tǒng)的加工設(shè)備如銑床、車床、磨床等重切削設(shè)備，不論從加工工藝還是加工產(chǎn)品精度 方面都已經(jīng)不能滿足當(dāng)今的產(chǎn)品加工行業(yè)。 隨著近年來(lái)加工中心等數(shù)控設(shè)

8、備走向 加工市場(chǎng)，重切削加工技術(shù)不斷的提高，但是這些傳統(tǒng)的和先進(jìn)的加工方式在細(xì) 節(jié)加工、特殊材料加工，特別是接插件產(chǎn)品方面就顯的捉襟見(jiàn)肘， 在這樣的環(huán)境 下柔性加工工藝技術(shù)迎運(yùn)而生，電火花放電加工機(jī)就是通過(guò)工具電極和工件電極 之間的脈沖放電的電腐蝕作用對(duì)工件進(jìn)行加工，隨著加工市場(chǎng)對(duì)加工效率、加工穩(wěn)定性、加工精度的控制、加工工具電極的損耗、機(jī)床設(shè)備電路簡(jiǎn)易化等要求， 傳統(tǒng)的電火花放電加工機(jī)已經(jīng)不能滿足市場(chǎng)需求， 傳統(tǒng)的放電加工機(jī)在惡劣的加 工環(huán)境下穩(wěn)定性、機(jī)床電柜設(shè)計(jì)復(fù)雜化、抗干擾能力等提到放電加工機(jī)設(shè)計(jì)的日 程中。1. 2現(xiàn)階段火花機(jī)脈沖電源狀況和發(fā)展趨勢(shì)隨著加工行業(yè)的不斷提高，特別是汽車行業(yè)

9、和模具行業(yè)的發(fā)展，在接插件和輪胎模具方面，火花機(jī)加工工藝的優(yōu)點(diǎn)體現(xiàn)的越來(lái)越來(lái)突出 ，火花機(jī)的應(yīng)用越來(lái) 越廣泛，隨之而來(lái)的要求越來(lái)越多，特別是在電子產(chǎn)品的外型、尺寸不斷的趨向小 型化、精密化方向發(fā)展，電子產(chǎn)品本身的結(jié)構(gòu)設(shè)計(jì)需要高精度的、小型化的元件進(jìn)行生產(chǎn)，以往的火花機(jī)加工的產(chǎn)品已經(jīng)不能滿足更細(xì)節(jié)性、精密等加工和控制，以前使用IC4528、4538等脈沖斬波芯片，或者使用8031、8051單板機(jī)進(jìn)行設(shè)計(jì) 的脈沖部分已經(jīng)不能滿足火花機(jī)行業(yè)在性能、結(jié)構(gòu)簡(jiǎn)潔化、成本低廉化等方面。 隨著電子產(chǎn)品的高集成化的發(fā)展，使得電火花放電機(jī)的設(shè)計(jì)趨于結(jié)構(gòu)簡(jiǎn)單化、成本低廉化、精密性和穩(wěn)定性更高性能化發(fā)展。1. 3脈沖

10、電源的設(shè)計(jì)結(jié)構(gòu)和概述火花機(jī)脈沖電源設(shè)計(jì)主要采用ALTERA公司生產(chǎn)的 EPM1270T144C5 CPLD IC芯片，使用Verilog HDL硬件設(shè)計(jì)語(yǔ)言來(lái)實(shí)現(xiàn)，設(shè)計(jì)的結(jié)構(gòu)包括以下幾個(gè)方面：(1) 方案的規(guī)劃和論證(2) IC 芯片的選用、測(cè)試和論證(3) 軟件系統(tǒng)規(guī)劃、結(jié)構(gòu)流程設(shè)計(jì)和調(diào)試(4) 方案的運(yùn)行和分析第二章 EDA、CPLD Verilog HDL 、Quartus II 概述2.1 EDA技術(shù)的發(fā)展和優(yōu)點(diǎn)EDA技術(shù)主要是指面向?qū)Ｓ眉呻娐吩O(shè)計(jì)的計(jì)算機(jī)技術(shù)，將EDA技術(shù)與傳統(tǒng) 電子設(shè)計(jì)方法進(jìn)行比較可以看出，傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)只能在電路板上進(jìn)行設(shè) 計(jì)，是一種搭積木式的方式，使復(fù)雜電

11、路的設(shè)計(jì)、調(diào)試十分困難；如果某一過(guò)程 存在錯(cuò)誤.查找和修改十分不便；對(duì)于集成電路設(shè)計(jì)而言，設(shè)計(jì)實(shí)現(xiàn)過(guò)程與具體 生產(chǎn)工藝直接相關(guān)，因此可移植性差；只有在設(shè)計(jì)出樣機(jī)或生產(chǎn)出芯片后才能進(jìn) 行實(shí)泅，因而開(kāi)發(fā)產(chǎn)品的周期長(zhǎng)。而電子EDA技術(shù)則有很大不同，采用可編程器 件，通過(guò)使用硬件語(yǔ)言進(jìn)行設(shè)計(jì)傳統(tǒng)IC芯片邏輯，并可以自定義使用的芯片的 管腳，在計(jì)算機(jī)上進(jìn)行模擬、分析和調(diào)試，大大減少傳統(tǒng)設(shè)計(jì)方案中復(fù)雜的電路 設(shè)計(jì)和電子元器件篩選、測(cè)試和選用，增加設(shè)計(jì)的靈活性、可適時(shí)分析調(diào)試性， 大大縮短了產(chǎn)品的開(kāi)發(fā)周期。2.2 ALTERA公司生產(chǎn)的 EPM1270T144C5 CPU®述CPLD (Compl

12、ex Programmable Logic Device 的簡(jiǎn)稱)，是一種結(jié)構(gòu)復(fù)雜 的可編程邏輯器件，ALTERA公司生產(chǎn)的EPM1270T144C5 CPLD IC芯片主要的控 制功能可分為四類：I/O擴(kuò)展、接口橋接、上電順序和系統(tǒng)配置，如圖 2-1。圖2-1 CPLD芯片控制功能本芯片可以使用1.8V、2.5V、3.3V工作電壓，使電源線最短，簡(jiǎn)化電路板設(shè)計(jì), 共有144管腳封裝，F(xiàn)lash存儲(chǔ)器是可進(jìn)行訪問(wèn)和編程的非易失存儲(chǔ)塊，可代替EEPRO非易失存儲(chǔ)塊，節(jié)省成本和電路板空間，F(xiàn)lash存儲(chǔ)塊可進(jìn)行100次擦寫(xiě) 程式，方便設(shè)計(jì)中的可調(diào)性。靈活可自定義的I/O分配，支持多種I/O電壓的多

13、 個(gè)I/O組和其他器件連接，更能靈活的設(shè)計(jì)每個(gè)應(yīng)用 I/O 。2.3 Quartus II應(yīng)用軟件介紹Quartus I軟件支持MAX I器件，也是CPLD設(shè)計(jì)性能最高和易用的設(shè)計(jì)軟件, Quartus I軟件提供了大量的工具，簡(jiǎn)化和便于MAX I器件的設(shè)計(jì)，這些工具包括： VHDL和Verilog硬件描述語(yǔ)言（HDL設(shè)計(jì)方式和綜合功能。輸入文本形 式的設(shè)計(jì)，轉(zhuǎn)化后進(jìn)行綜合和仿真流程。原理圖設(shè)計(jì)方式。允許設(shè)計(jì)者進(jìn)行不太復(fù)雜的電路設(shè)計(jì)。增量布局布線。在發(fā)生新的設(shè)計(jì)變化下繼續(xù)保持設(shè)計(jì)的性能指標(biāo)。 PowerGauge功率分析。根據(jù)用戶指定的設(shè)計(jì)文件和工作參數(shù)估計(jì)功耗。 SignalProbe布線技

14、術(shù)。增量地將內(nèi)部接點(diǎn)連接至無(wú)用或保留的管腳，用 外部示波器或者邏輯分析儀進(jìn)行分析。LU Quartus I軟件操作界面如圖2-3。電 Oa-art-iu II F;jie(uw/ di epi ajdijpla： Pin Plarm.eEII 2.31«£41L Js-rr EX&jET*anl:x E*z.c<a3333,( Iils i ndrrD|"|已 | I . 也 釧國(guó)國(guó).曰創(chuàng)劃 刨 魚(yú) 副lff|馴Ea.1! 1 ?3TLoiciHU IIZFKlCTOTkCEej*3 dlstU呼IQV評(píng) FM?ZEe：-d9S一嚴(yán)ri*趣T3 fn

15、?3嚴(yán)T3嚴(yán)r.TZSB：話T3eTKS.iI產(chǎn)4iii|rfe kInL評(píng)Jalayb x2LTBs-rki/r3MfiJaytfTn.O 吟曲.心s<JTW-te»>田 w.mr+thFrlllr-gram hiHwdffi s s s s ch型回汨蘭 童 國(guó) 搐 樂(lè)knx-i斗4命也 爲(wèi)>占1目 NafMd "ip剛 Eeft X J4* rWKIIRN?c-r>rsi.z FL. Eli*_ 孰wi衣 n -崔0 Fi« 4? Dncr Unfix |a Sj訛.*h Erirdlifa 入IMn入訶m砂 A Cnk兇人Erai入

16、 5鐘邙弓歸 ” F出 /圖2-3軟件操作界面第三章 放電加工機(jī)脈沖電源設(shè)計(jì)流程3.1 設(shè)計(jì)方案的規(guī)劃和論證基于傳統(tǒng)采用共陽(yáng)極或共陰極數(shù)碼管設(shè)計(jì)的放電加工機(jī)，通過(guò)市場(chǎng)調(diào)研電腦 屏幕人機(jī)界面操作模式的放電加工機(jī)已成為市場(chǎng)的主流，隨著數(shù)控行業(yè)的發(fā)展， 單軸數(shù)控和三軸數(shù)控機(jī)床設(shè)備成為未來(lái)放電加工機(jī)趨勢(shì)，在這樣的市場(chǎng)環(huán)境下， 采用數(shù)控設(shè)備、數(shù)字化控制方式成為市場(chǎng)的需求，傳統(tǒng)的采用IC 8253等通過(guò)電 阻、電容的充放電時(shí)間控制脈寬和休止的方式已經(jīng)不能滿足現(xiàn)有的數(shù)控設(shè)備，隨著IC行業(yè)的發(fā)展,集成化邏輯模塊如FPGACPLDI勺性能的提高,穩(wěn)定性、簡(jiǎn)捷化 設(shè)計(jì)、保密性等成為了設(shè)計(jì)的主流.因此確定使用CPL

17、D采用設(shè)計(jì)軟件的模式提 高脈沖電源的穩(wěn)定性設(shè)計(jì)，構(gòu)成數(shù)字化控制的單軸和三軸數(shù)控制設(shè)計(jì)的放電加工 機(jī)，提高放電加工機(jī)穩(wěn)定性、精密化、數(shù)控化。3.2 脈沖電源總體設(shè)計(jì)流程放電加工機(jī)的脈沖電源設(shè)計(jì)總體設(shè)計(jì)流程如圖3-1 o圖3-1總體設(shè)計(jì)流程圖第四章 放電加工機(jī)脈沖電源軟件設(shè)計(jì)4. 1軟件總設(shè)計(jì)流程圖軟件總設(shè)計(jì)流程如圖5-1。圖4-1系統(tǒng)軟件設(shè)計(jì)流程圖4. 2子程式結(jié)構(gòu)流程圖鍵盤(pán)子程式流程圖鍵盤(pán)子程式流程如圖5-2 o1 r列掃描周期初始化按鍵行掃描，定義按鍵功能輸出按鍵信號(hào)422顯示子程式流程圖顯示系統(tǒng)子程式流程如圖5-34. 3 系統(tǒng) Verilog HDL 軟件module pluse(clk

18、,reset, on _set,off_set,ip_set,ip,plus,lamp);in put clk,reset;in put 3:0 on _set,off_set,ip_set;output plus,lamp;output 3:0 ip;reg 3:0 ip;reg plus,lamp;reg 10:0 cnt1,c nt2;reg2:0 s;reg 2:0 flag;reg 20:0 o n,off;always (posedgeclk) /設(shè)計(jì)檢測(cè)程序是否在運(yùn)行，指示燈閃爍程序運(yùn)行 beg inif ( reset=0 |cnt仁=0)beg inlamp=1;cn t仁

19、20;endelsebeg incn t1=cnt1-1;if (cn t1>=10)begi nlamp=1;endelselamp=0;endend / lamp是指示燈信號(hào)always (posedge clk)begi nif (reset=0)begi nip=0;endelsebeg incase ( ip_set)/電流0/電流1/電流2/電流3/電流44'b0000 : begin ip=4'b0000; end4'b0001 : begin ip=4'b0001; end4'b0010 : begin ip=4'b0010

20、; end4'b0011 : begin ip=4'b0011; end4'b0100 : begin ip=4'b0100; end/電流5/電流6/電流7/電流8/電流9/電流10/電流11/電流12/電流13/電流14/電流15/其他4'b0101 : begin ip=4'b0101; end4'b0110 : begin ip=4'b0110; end4'b0111 : begin ip=4'b0111; end4'b1000 : begin ip=4'b1000; end4'b1

21、001 : begin ip=4'b1001; end4'b1010 : begin ip=4'b1010; end4'b1011 : begin ip=4'b1011; end4'b1100 : begin ip=4'b1100; end4'b1101 : begin ip=4'b1101; end4'b1110 : begin ip=4'b1110; end4'b1111 : begin ip=4'b1111; end default begin ip=4'b0000; end

22、endcaseendendparameter s0=0,s1=1,s2=2,s3=3;always (posedge elk)begi nif (reset=0)beg in plus=0; on=0; off=0; flag=s0; en t2=0;endelsebegi n ease(flag) s0:beg inplus=0; flag=s1;ends1:beg inif(ent2< on)begi nplus=1; cnt2=c nt2+1;endelsebegi nplus=0;flag=s2;cn t2=5;endends2:beg in if(cnt2<off)beg

23、 incnt2=c nt2+1;endelsebegi nflag=s1;cn t2=0;endends3:beg inflag=s0;enden dcase/on off為脈寬和休止的寬度控制4'b0000: begin on=5; end 4'b0001: begin on=10; end 4'b0010: begin on=15; end 4'b0011: begin on=20; end 4'b0100: begin on=25; end 4'b0101: begin on=30; end 4'b0110: begin on=35

24、; end 4'b0111: begin on=40; end 4'b1000: begin on=45; end 4'b1001: begin on=50; end 4'b1010: begin on=55; end 4'b1011: begin on=60; end 4'b1100: begin on=65; end 4'b1101: begin on=70; end 4'b1110: begin on=75; end 4'b1111: begin on=80; end /設(shè)置0時(shí)脈寬寬度 /設(shè)置1時(shí)脈寬寬度 /設(shè)置2

25、時(shí)脈寬寬度 /設(shè)置3時(shí)脈寬寬度 /設(shè)置4時(shí)脈寬寬度 /設(shè)置5時(shí)脈寬寬度 /設(shè)置6時(shí)脈寬寬度 /設(shè)置7時(shí)脈寬寬度 /設(shè)置8時(shí)脈寬寬度 /設(shè)置9時(shí)脈寬寬度/設(shè)置10時(shí)脈寬寬度 /設(shè)置11時(shí)脈寬寬度 /設(shè)置12時(shí)脈寬寬度 /設(shè)置13時(shí)脈寬寬度/設(shè)置14時(shí)脈寬寬度 /設(shè)置15時(shí)脈寬寬度/其他脈寬寬度default: beg in on=5; endendcase/設(shè)置0時(shí)休止寬度 /設(shè)置1時(shí)休止寬度 /設(shè)置2時(shí)休止寬度 /設(shè)置3時(shí)休止寬度 /設(shè)置4時(shí)休止寬度 /設(shè)置5時(shí)休止寬度 /設(shè)置6時(shí)休止寬度 /設(shè)置7時(shí)休止寬度 /設(shè)置8時(shí)休止寬度 /設(shè)置9時(shí)休止寬度 /設(shè)置10時(shí)休止寬度 /設(shè)置11時(shí)休止寬度

26、/設(shè)置12時(shí)休止寬度 /設(shè)置13時(shí)休止寬度 /設(shè)置14時(shí)休止寬度 /設(shè)置15時(shí)休止寬度 /設(shè)置其他時(shí)休止寬度case(off_set)4'b00004'b00014'b00104'b00114'b01004'b01014'b01104'b01114'b10004'b10014'b10104'b10114'b11004'b11014'b11104'b1111default:beg in off=5; endbeg in off=10; endbeg in off=15;

27、 endbeg in off=20; endbeg in off=25; endbeg in off=30; endbeg in off=35; endbeg in off=40; endbeg in off=45; endbeg in off=50; endbeg in off=55; endbeg in off=60; endbeg in off=65; endbeg in off=70; endbeg in off=75; endbeg in off=80; end begin off=5; endendcaseendendEn dmodule上面系統(tǒng)的Verilog HDL程式，主要是

28、對(duì)電流、脈寬、休止的控制，加工電流 不同，設(shè)置的加工條件也不同，脈寬和休止的寬度可以隨機(jī)進(jìn)行調(diào)整。4. 4系統(tǒng)軟件仿真 441電流部分的仿真假如設(shè)置電流為5A,仿真結(jié)果如圖5-4述 pbte.vd?總單眥址4'OuirtLE II - G7.哥姓0黏耿鶴頓.CK e幻1詢圖5-4 5A電流選擇仿真結(jié)果ip-set3=0;ip-set2=1；ip-set1=0;ip-set0=1；仿真結(jié)果為：ip3=0 ; ip2=1 ； ip1=0 ； ip0=1 ；442脈寬、休止仿真結(jié)果假設(shè)脈寬設(shè)置為10,休止設(shè)置為6,仿真結(jié)果如圖5-5聲.QLL生毗袒寫(xiě) II - d/D 址UiUntE and

29、Sett ing/shsLa/ftjB/fFZJE宜/plti呂巴/pl而呂也-pltise - Lpluse. wt口驅(qū)Fil<a Edit Vian ProjaetAssi?rcAES.Ln.g 7415 Yiadf Mftlp-o' X£1閔 圈 丨1丨丨利釦國(guó)副朗出也I劃捶|圃劇劇A_ A_yr& System Pigcessing Exira InlQ Ir/d Wflining Qiticd Wfliring EilCi Suppittstd Fl-sg /yi.HClf ca證停曲圖5-5脈寬休止選擇仿真結(jié)果脈寬設(shè)置為10,休止設(shè)置為6,貝U on

30、 set 3:0,off-set3:0 如下:on-set3=1on-set2=0off-set3=0on-set1=1off-set1=1off-set2=1off-set0=0on-set0=0:脈寬寬度是休止寬度的仿真結(jié)果顯示，輸出脈沖 plus波形，如圖5-5顯示 5/3，和設(shè)置的脈寬為是為10,休止寬度為6吻合。第五章運(yùn)行分析5.1綜合測(cè)試通過(guò)硬件和軟件綜合調(diào)試，整套系統(tǒng)運(yùn)行正常，CPLD產(chǎn)生的脈沖，通過(guò)高頻 IRF450場(chǎng)效應(yīng)管推出控制放電加工機(jī)的電流和電壓，克服了傳統(tǒng)的脈沖產(chǎn)生模 式受環(huán)境溫度、環(huán)境電磁干擾、工作車間其他設(shè)備干擾等客觀原因引起的不穩(wěn)定 因素,通過(guò)使用示波器進(jìn)行測(cè)量

31、脈沖的脈寬和休止的波形，傳統(tǒng)的脈沖波形上升 沿和下降沿在運(yùn)行時(shí)會(huì)出現(xiàn)圓弧波形，這樣在推動(dòng)IRF450場(chǎng)效應(yīng)管時(shí)出現(xiàn)滯后 現(xiàn)象，這樣會(huì)影響加工產(chǎn)品的表面光潔度,CPLD設(shè)計(jì)脈沖通過(guò)測(cè)量波形，在上升 沿和下降出基本趨于90度,縮短了開(kāi)關(guān)的開(kāi)斷時(shí)間傳統(tǒng)的脈沖電源設(shè)計(jì)另一弊 端所在是當(dāng)設(shè)置脈寬和休止的寬度時(shí)，會(huì)出現(xiàn)脈寬變窄或者變寬的現(xiàn)象，造成放 電不穩(wěn)定,通過(guò)CPLD設(shè)計(jì)，脈寬和休止的 寬度采用程式通過(guò)數(shù)字控制,避免了傳 統(tǒng)RC設(shè)計(jì)會(huì)隨著溫度的變化造成的變化。5.2加工運(yùn)行測(cè)試對(duì)比項(xiàng)目實(shí)施前放電加工機(jī)加工性能和項(xiàng)目實(shí)施后性能比較如下：項(xiàng)目前：序號(hào)電流大小加工深度表面光潔度加工時(shí)間電磁干擾結(jié)果11A0.

32、501.2-1.5um1H偶有死機(jī)現(xiàn)象20.5A0.500.5-0.6um4H偶有死機(jī)現(xiàn)象項(xiàng)目后序號(hào)電流大小加工深度表面光潔度加工時(shí)間電磁干擾結(jié)果11A0.500.8-1.0um 1H運(yùn)行正常20.5A0.500.35-0.4um2.5H運(yùn)行正?？傊ㄟ^(guò)惡劣環(huán)境、強(qiáng)迫性電磁干擾和加工測(cè)試，整套系統(tǒng)的脈沖電源設(shè)計(jì) 和傳統(tǒng)的電源相比較，設(shè)備在加工運(yùn)行中更穩(wěn)定，產(chǎn)品性能更可靠，加工產(chǎn)品的精 度、光潔度等得到了提高使得電氣設(shè)計(jì)更簡(jiǎn)捷，節(jié)省了成本，完成了項(xiàng)目的設(shè)計(jì) 要求。很感慨，我在長(zhǎng)舒一口氣后開(kāi)始寫(xiě)我的畢業(yè)論文的致謝辭了。論文的完成標(biāo)志著我的大學(xué)三年即將結(jié)束，也意味著，新的生活又將開(kāi)始了。最近的半年則并 行著找工作和寫(xiě)論文。其間的起起伏伏、悲喜得失，今天想來(lái)仍舊唏噓不已。所 幸我沒(méi)有被失敗擊垮。自信、堅(jiān)強(qiáng)、樂(lè)觀的態(tài)度讓我堅(jiān)持到了最后，并且爭(zhēng)取了 最好的結(jié)局。利用三年來(lái)所學(xué)的知識(shí)并結(jié)合實(shí)際工作中的經(jīng)驗(yàn)面設(shè)計(jì)了這個(gè)課題，通過(guò)對(duì)課題的設(shè)計(jì)，加深了模擬電子、數(shù)字電子、微機(jī)原理等基礎(chǔ)知識(shí)的理解，同時(shí)也 感受到了理論知識(shí)和實(shí)際的工作中遇到問(wèn)題的區(qū)別， 工作中對(duì)知識(shí)的綜合利用方 面要求很高，不單單是知識(shí)的累加，而是知識(shí)的合理利用、綜合考慮、相互之間 有影響又有聯(lián)系的利用。本次設(shè)計(jì)是一次對(duì)自己能力的鍛煉，在