電阻電容電感測(cè)量?jī)x的設(shè)計(jì)與制作E設(shè)計(jì)方案

1、電阻電容電感測(cè)量?jī)x摘要：本系統(tǒng)是以AVRmega16單片機(jī)為控制核心的RCL測(cè)量?jī)x，主要包括激勵(lì)與參考信號(hào)發(fā)生模塊、數(shù)字乘法器與AD測(cè)量模塊、按鍵輸入與LCD顯示模塊三個(gè)部分。AVRmega16通過(guò)按鍵輸入確定待測(cè)器件類型、然后利用串口通信控制FPGA進(jìn)彳TDDS(直接數(shù)字頻率合成)生成兩路頻率相等相位嚴(yán)格正交的信號(hào)，其中一路作為激勵(lì)源和零相位參考信號(hào)，另一路作為90度相位參考信號(hào)，將兩路待測(cè)信號(hào)與參考信號(hào)接入TLC7528(DA)進(jìn)行數(shù)字相乘后低通濾波， 然后用MAX186(AD)采集待測(cè)信號(hào)實(shí)部虛部， 送入mega16計(jì)算得出RCL值與電感Q值并顯示。其中測(cè)試頻率和參考電阻根據(jù)粗測(cè)值利用D

2、DS與模擬開(kāi)關(guān)自動(dòng)調(diào)檔。經(jīng)測(cè)試，該系統(tǒng)滿足了題目要求的各項(xiàng)指標(biāo)。關(guān)鍵詞：RCL測(cè)量、AVRmega16、DDS、數(shù)字乘法器、自動(dòng)調(diào)檔1系統(tǒng)方案1.1實(shí)現(xiàn)方案選擇與論證本系統(tǒng)主要包括主控芯片、DDS模塊、待測(cè)信號(hào)與參考信號(hào)相乘模塊、調(diào)檔模塊、AD模塊、輸入與顯示模塊六個(gè)部分。1.1.1主控芯片方案一：采用Atmel公司的AT89C51。51單片機(jī)價(jià)格便宜，應(yīng)用廣泛，但是功能單一，仿真和調(diào)試均比較復(fù)雜。方案二：采用AVRmega1昨?yàn)橹骺匦酒?。該芯片IO與中斷資源均比較豐富，且可與AVRStudio聯(lián)合在線仿真調(diào)試。經(jīng)比較，我們選用方案二。1.1.2DDSDDS模塊方案一:采用DDS芯片AD985

3、1進(jìn)行正弦波輸出，并利用積分或微分電路進(jìn)行90度移相，產(chǎn)生兩路正交的正弦信號(hào)。該方案實(shí)現(xiàn)簡(jiǎn)單，但是經(jīng)試驗(yàn)驗(yàn)證，其相移不精確，頻率響應(yīng)也比較差。方案二：采用DIGILENT公司的BASYS2FPGA開(kāi)發(fā)板外接兩個(gè)DA(TLC7528)直接產(chǎn)生兩路相位相差90度的正弦信號(hào)。該方案實(shí)現(xiàn)比較復(fù)雜，但由于共用一個(gè)clk,各頻率情況下相移都十分精確?？紤]到兩路信號(hào)正交情況對(duì)測(cè)量結(jié)果精確度影響很大，故選用方案二。1.1.3乘法模塊方案一：采用模擬乘法器，將待測(cè)信號(hào)與兩路參考信號(hào)分別相乘，在經(jīng)過(guò)低通濾波即得到待測(cè)信號(hào)的實(shí)部虛部。但該方案所需外圍電路比較復(fù)雜，調(diào)試也比較麻煩。方案二：采用乘法型DATLC7528

4、將待測(cè)信號(hào)連接到Vref端，將FPGADDS引腳輸出的參考信號(hào)直接連接到DA的D0-D7端，進(jìn)行乘法之后將輸出濾波。經(jīng)試驗(yàn)驗(yàn)證，該方案實(shí)現(xiàn)比較簡(jiǎn)單，而且精度較高。經(jīng)比較，我們選用的是方案二。1.1.4調(diào)檔模塊方案一：采用電阻箱設(shè)置參考電阻的大小，并通過(guò)按鍵傳遞給單片機(jī)其檔位信息，該方案對(duì)電路噪聲影響比較小，實(shí)現(xiàn)簡(jiǎn)單，但操作比較麻煩，整個(gè)系統(tǒng)也比較笨重。方案二：采用數(shù)字電位器通過(guò)程序控制其電阻大小，該方案對(duì)電路影響也較小且能實(shí)現(xiàn)程控，但一般市面上數(shù)字電位器阻值范圍太小(10k左右)，不能達(dá)到系統(tǒng)要求。方案三：采用模擬開(kāi)關(guān)來(lái)控制接入電路的電阻大小，該方案實(shí)現(xiàn)比較簡(jiǎn)單且能實(shí)現(xiàn)程控，但一般模擬開(kāi)關(guān)內(nèi)阻

5、較大，對(duì)測(cè)量結(jié)果的校準(zhǔn)比較麻煩。新型模擬開(kāi)關(guān)ADG707內(nèi)阻僅零點(diǎn)幾歐，且?guī)捿^大。經(jīng)比較，我們選用方案三的模擬開(kāi)關(guān)1.1.5ADAD模塊方案一：采用片內(nèi)AD,實(shí)現(xiàn)簡(jiǎn)單但精度較差，單片機(jī)工作時(shí)對(duì)其影響也較大。方案二:采用外部ADMAX186,12位精度能滿足要求，采樣速率最高170k且能多路采樣，符合系統(tǒng)設(shè)計(jì)要求。經(jīng)比較，我們選用MAX186進(jìn)彳TAD轉(zhuǎn)換。1.1.6輸入與顯示模塊方案一：輸入采用4X4鍵盤(pán)，顯示采用4位LED。方案二：輸入采用4X4鍵盤(pán)，顯示采用128X64的LCD?？紤]到顯示內(nèi)容較多與美觀性，我們選用方案二。1.2系統(tǒng)結(jié)構(gòu)框圖經(jīng)上述分析論證，我們的系統(tǒng)整體結(jié)構(gòu)框圖如圖1所示

6、：圖1 1系統(tǒng)整體結(jié)構(gòu)框圖2理論分析與計(jì)算本系統(tǒng)的RCL測(cè)量電路如圖2所示:參考信號(hào)Vref圖2RCL測(cè)量電路其中VX、V、R0與ZX的關(guān)系可用式1表示：錯(cuò)誤！未找到引用源。（1）ADG707來(lái)調(diào)檔。z設(shè)待測(cè)信號(hào)Vi=ViSin（wt+（j）,參考信號(hào)Vref=VrSin（wt+。），乘法器放大系數(shù)為A,則想乘后V。如式2所示：錯(cuò)誤！未找到引用源。(2)經(jīng)低通濾波器后，乘法器輸出如式3、4所示:3硬件電路設(shè)計(jì)DDS電路DDS電路采用FPGA實(shí)現(xiàn)。FPGA開(kāi)發(fā)板采用DIGILENT公司的BASYS2DA芯片采用TLC7528,5V供電，利用兩片同時(shí)完成兩路同頻率正交正弦信號(hào)的輸出。該DA芯片為8

7、bit,典型電流建立時(shí)間約100ns,符合系統(tǒng)設(shè)計(jì)的要求。DDS部分電路如圖3所示：圖3DDS部分電路由FPGA輸出的彳t號(hào)經(jīng)DA電流一電壓轉(zhuǎn)換、加法器后實(shí)現(xiàn)雙極性模擬信號(hào)的輸出，輸出信號(hào)幅度以式9表示：錯(cuò)誤！未找到引用源。（9）DDS電路產(chǎn)生的波形中存在高次諧波，須進(jìn)行低通濾波使波形平滑，為了使通帶內(nèi)起伏最小，我們采用了巴特沃斯二階低通濾波器，其截至頻率以式10表示：錯(cuò)誤！未找到引用源。（10）根據(jù)系統(tǒng)要求，將濾波器截至頻率設(shè)置為2Mhz,經(jīng)計(jì)算得電容取值1nF,電阻取值80歐。準(zhǔn)數(shù)字乘法器電路準(zhǔn)數(shù)字乘法器采用乘法型DATLC7528完成，該DA具有兩路復(fù)用功能，可將待測(cè)信號(hào)分時(shí)與同頻率相位

8、正交的兩路DDS言號(hào)相乘，完成矢量電壓實(shí)、虛部電壓值的轉(zhuǎn)換。其輸出端也是要經(jīng)過(guò)電流一電壓轉(zhuǎn)換、加法器與巴特沃斯二階濾波器接至AD轉(zhuǎn)換器的模擬輸入端。與DDS莫塊信號(hào)調(diào)理部分不同的是濾波器截至頻率很低，只需濾出直流。所以根據(jù)系統(tǒng)要求,Vo=KViCOS(f)=KViiVo=KViSin(f)=KVi20=0;0=90;將V與Vx分別作為待測(cè)信號(hào)與相位正交的參考信號(hào)相乘，將其帶入（1）式，則可求得R、C、L與電感Q值如5、6、錯(cuò)誤！未找到引用源。錯(cuò)誤！未找到引用源。錯(cuò)誤！未找到引用源。錯(cuò)誤！未找到引用源。則可測(cè)得V172、Vx1、VX2,7、8式所示：(8)將電阻設(shè)置為10k歐，電容為1uF,截至

9、頻率為16Hz。乘法型DA的電路如圖4所示：圖4乘法型DA電路AD轉(zhuǎn)換電路AD轉(zhuǎn)換芯片采用美信公司的MAX18毗片，正負(fù)5V供電時(shí)具有轉(zhuǎn)換雙極性模擬信號(hào)的功能。我們采用的是內(nèi)部時(shí)鐘，內(nèi)部參考源，多路分時(shí)輸入的模式，輸入電壓的范圍為：-4.096/2V-4.096/2V。采樣速率為10kHz,將連續(xù)采集的5000點(diǎn)累加后進(jìn)行取平均數(shù)字濾波，進(jìn)一步提高測(cè)量精度。AD轉(zhuǎn)換部分的電路如圖5所示：4程序設(shè)計(jì)主控芯片mega16程序設(shè)計(jì)AVRmegal6乍為整套系統(tǒng)的主控芯片，其程序流程圖如圖6所示:兇收口HDGHIiTDDOUTAOOUTAOUTEUTEEETAEETAKETfiKETfi* *5 52

10、B_OUT*B_OUT*1J1JLiLiUyitUyit；圖6mega16程序流程圖FPGA程序設(shè)計(jì)FPG四要完成的功能是兩路一定頻率、相位正交的正弦波的輸出，其程序的流程圖如圖7所示：圖7FPGA程序流程圖5系統(tǒng)測(cè)試與檔位標(biāo)定5.1檔位設(shè)定由于本題規(guī)定的電阻測(cè)量范圍為1Q5MQ,電容測(cè)量范圍為10pF-10uF,電感測(cè)量范圍為10uH100mH,每種待測(cè)元件參數(shù)范圍都比較大，所以要測(cè)試元件每個(gè)量程所需的參考電阻R0與測(cè)試頻率f的大小。我們通過(guò)按鍵設(shè)定信號(hào)頻率、待測(cè)對(duì)象和量程，然后先粗測(cè)一次，根據(jù)測(cè)試結(jié)果調(diào)節(jié)信號(hào)頻率和參考電阻，然后再次測(cè)量、修改測(cè)試結(jié)果和參考電阻，直到找到測(cè)量誤差最小的一檔，

11、記錄成表格形式。其中電阻測(cè)量結(jié)果見(jiàn)表1、電容測(cè)量結(jié)果見(jiàn)表2、電感測(cè)量結(jié)果見(jiàn)表3。表1 1電阻測(cè)量結(jié)果R（歐）RO（歐）f(Hz)R測(cè)（歐）誤差（%）101010010.484.810010010096.23.81k1k1009643.610k10k10010.38k3.8100k100k100101.7k1.71M1M1001.03M2.75M5M1005.22M4.4表2 2電容測(cè)量結(jié)果C(F)R0(歐)f(Hz)C測(cè)（F）誤差（%）10p10k1M9.55p4.5100p10k100k104.3p4.3103p10k10k1037p3.7104p1k10k9754p2.5105p10010

12、k102843p2.81u1001k0.965u3.510u10010010.40u4.0表3 3電感測(cè)量結(jié)果L(H)R0f(Hz)L測(cè)(H)誤差（）10u1001M10.55100u100100k104.54.51m10010k0.9623.810m1001k9.564.4100m100100104.84.8根據(jù)上述測(cè)量結(jié)果，將各量程與參考電阻和信號(hào)頻率值的對(duì)應(yīng)關(guān)系存入單片機(jī)中，測(cè)量時(shí)先進(jìn)行粗測(cè)，然后程序根據(jù)測(cè)量結(jié)果自動(dòng)選擇參考電阻值和信號(hào)頻率值，再進(jìn)行細(xì)測(cè)，得出電阻、電容、電感值，然后計(jì)算出不向頻竹電感的Q值。5.2理論與誤差分析由上述測(cè)試結(jié)果可知，檔位的選擇要符合測(cè)試電路的阻抗匹配，一種

13、較為簡(jiǎn)單的匹配計(jì)算方式如式11與式12所示：錯(cuò)誤！未找到引用源。（11）錯(cuò)誤！未找到引用源。（12）對(duì)電容、電感、電阻測(cè)量的誤差主要來(lái)源于以下4個(gè)方面：1、DDS電路中所用DA位數(shù)8bit,分辨率較低，與之配合的放大運(yùn)算電路中運(yùn)算放大器轉(zhuǎn)換速率較低，而且濾波并不能完全濾掉高頻噪聲，使信號(hào)帶有噪聲且頻率在500k以上時(shí)波形輕微變形。2、準(zhǔn)數(shù)字乘法器所用的DA也僅有8bit,分辨率較低，乘法運(yùn)算不夠精確。3、電路中電阻、滑阻等與標(biāo)準(zhǔn)值間存在偏差或漂移，使信號(hào)帶有少量直流偏置，帶來(lái)一定誤差。4、電路搭建或某些需要程序調(diào)節(jié)的器件（比如模擬開(kāi)關(guān)等）帶來(lái)一定噪聲。6總結(jié)經(jīng)過(guò)四天三夜的努力，我們所做的電容電感電阻測(cè)量?jī)x制作調(diào)試完成，各項(xiàng)指標(biāo)基本達(dá)到，讓我們對(duì)模擬電路設(shè)計(jì)、FPGA與單片機(jī)程序