算機(jī)電路基礎(chǔ)(1)》考核說明

1、 計(jì)算機(jī)電路基礎(chǔ)(1)考核說明一、 課程性質(zhì)和有關(guān)說明（一） 課程的性質(zhì) 計(jì)算機(jī)電路基礎(chǔ)(1)是中央廣播電視大學(xué)“計(jì)算機(jī)應(yīng)用”專業(yè)的統(tǒng)設(shè)必修課，是一門實(shí)踐性很強(qiáng)的課程。課內(nèi)學(xué)時(shí)72，4學(xué)分，第一學(xué)期開設(shè)。 通過本課程的學(xué)習(xí)，使學(xué)生掌握電路分析、數(shù)字電路的基本知識(shí)、基本分析方法，了解數(shù)字系統(tǒng)的基礎(chǔ)知識(shí)，為深入學(xué)習(xí)本專業(yè)后續(xù)課程及從事數(shù)字電子技術(shù)實(shí)際工作打下基礎(chǔ)。（二） 關(guān)于考核的有關(guān)說明 1. 考核對(duì)象：廣播電視大學(xué)計(jì)算機(jī)應(yīng)用專業(yè)?？粕?。 2. 考核方式：期末考核分為終結(jié)性考核和形成性考核兩部分。兩者比例為82。終結(jié)性考核一般為筆試，采用閉卷筆試，時(shí)間為120分鐘，占80%；形成性考核主要檢驗(yàn)學(xué)

2、生的平時(shí)作業(yè)和實(shí)驗(yàn)，占20%，由地方電大根據(jù)課程要求組織實(shí)施。課程總成績按百分制，60 分為合格?？偝煽冇?jì)算方法按中央電大電?？?999 18號(hào)文件關(guān)于課程總成績計(jì)算公式核算且要求兩部分成績均為及格。 3. 命題依據(jù)：本考核說明是以中央電大計(jì)算機(jī)應(yīng)用專業(yè)“計(jì)算機(jī)電路基礎(chǔ)(1)課程教學(xué)大綱”(99年3月審定)為依據(jù)而編制的，本課程使用教材為計(jì)算機(jī)電路基礎(chǔ)（1），劉寶琴主編，中央電大出版社出版。本考核說明是考試命題的依據(jù)。 4.考核要求：重點(diǎn)考核本課程所涉及到的有關(guān)概念、基本分析、設(shè)計(jì)、計(jì)算方法?？己朔秩齻€(gè)層次要求： 掌握：對(duì)所學(xué)的基本理論、分析方法、電路的功能、參數(shù)等有較透徹的理解，并能較熟練地

3、應(yīng)用。 熟悉：對(duì)所學(xué)的基本理論、分析方法、電路的功能、參數(shù)等能理解和記憶。 了解：定性知道一些概念。 5. 試題題型： 填空題：主要涉及本課程的一些基本概念、特點(diǎn)、重要定義、結(jié)論等。 選擇題：主要涉及本課程的一些容易混淆的基本概念，電路的功能。 簡答題：論述電路的特點(diǎn)、功能等。分析、設(shè)計(jì)、計(jì)算題：分析給定電路的功能；根據(jù)要求設(shè)計(jì)出電路；計(jì)算電路的一些主要參數(shù)。二、 考核內(nèi)容和要求：第一章：電路分析的基礎(chǔ)知識(shí)1 考核內(nèi)容： 電路的組成及電路分析的基本概念； 電路中的主要物理量及參考方向； 電流、電壓及其參考方向； 電壓源、電流源、受控源及R、L、C的伏安關(guān)系； 基爾霍夫定律；電路等效的概念；戴維

4、南定理及疊加定理；簡單RC電路的過渡過程2 考核要求： 了解電路的基本概念和分類； 掌握電流、電壓、功率的表達(dá)式及其物理概念； 熟悉電阻、電容、電感、電源四種電路基本元件的特性； 熟悉戴維南定理及疊加定理； 熟悉電路的等效概念及對(duì)直流電阻電路的簡單分析方法。第二章： 半導(dǎo)體基本器件1 考核內(nèi)容： 半導(dǎo)體二極管的伏安特性及其主要參數(shù)； 半導(dǎo)體三極管的外特性及其主要參數(shù)； MOS管的外特性及其主要參數(shù)；2 考核要求 了解PN結(jié)的物理結(jié)構(gòu)與特性； 熟悉半導(dǎo)體二極管的正偏與反偏特性及主要參數(shù)； 掌握雙極型晶體三極管三個(gè)工作區(qū)的特點(diǎn)及參數(shù)； 了解場效應(yīng)晶體三極管三個(gè)工作區(qū)的特點(diǎn)及參數(shù)。第三章：開關(guān)理論基

5、礎(chǔ)1 考核內(nèi)容： 不同數(shù)制的相互轉(zhuǎn)換； 邏輯變量和邏輯代數(shù)的三種基本運(yùn)算； 邏輯代數(shù)的基本定律與規(guī)則； 邏輯函數(shù)的化簡；2 考核要求： 熟悉二進(jìn)制數(shù)、十六進(jìn)制數(shù)、十進(jìn)制數(shù)的計(jì)數(shù)規(guī)律與轉(zhuǎn)換方法，BCD碼的編碼方法； 熟悉布爾代數(shù)基本定律與基本運(yùn)算規(guī)則； 熟悉邏輯函數(shù)的幾種常用表示方法（布爾代數(shù)表達(dá)式、真值表、邏輯圖、卡諾圖、波形圖）； 掌握與、或、非、與非、與或非、異或、邏輯關(guān)系及其對(duì)應(yīng)邏輯圖符； 掌握簡單邏輯函數(shù)的化簡方法。第四章：門電路1 考核內(nèi)容： TTL與非門、集電極開路門、三態(tài)門的功能、特點(diǎn)及其應(yīng)用； CMOS反相器、傳輸門、三態(tài)門的功能、特點(diǎn)及其應(yīng)用；2. 考核要求： 了解與非門和三

6、態(tài)門的基本工作原理； 熟悉常用TTL集成門（例如與非門、三態(tài)門、OC門）的主要特性及使用方法； 了解CMOS電路系列主要特性參數(shù)。第五章 組合邏輯電路 1考核內(nèi)容： 組合邏輯電路的特點(diǎn)； 組合邏輯電路的一般分析、設(shè)計(jì)方法； 常見的組合邏輯電路編碼器、譯碼器、多路選擇器、數(shù)值比較器、加法器的功能及級(jí)連應(yīng)用。2考核要求： 掌握組合邏輯電路的特點(diǎn)與分析方法； 熟悉簡單組合邏輯電路的設(shè)計(jì)方法； 熟悉數(shù)據(jù)選擇器、譯碼器、編碼器、數(shù)據(jù)比較器、加法器等典型中規(guī)模組合邏輯標(biāo)準(zhǔn)器件的邏輯功能與使用方法； 了解競爭和險(xiǎn)象。第六章：時(shí)序邏輯電路1考核內(nèi)容： 時(shí)序邏輯電路的特點(diǎn)； 基本RS觸發(fā)器、鐘控RS觸發(fā)器，D鎖

7、存器，主從型D、JK鎖存器，邊沿觸發(fā)型D、JK觸發(fā)器的功能、特點(diǎn)； 常見的時(shí)序電路寄存器、移位寄存器、計(jì)數(shù)器的功能、一般分析方法； 施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器的功能、特點(diǎn)、應(yīng)用及其主要參數(shù)的計(jì)算；2考核要求 掌握雙穩(wěn)態(tài)觸發(fā)器的邏輯符號(hào)、狀態(tài)圖、特性方程及其特點(diǎn)； 掌握同步時(shí)序邏輯電路的特點(diǎn)與分析方法； 掌握常用標(biāo)準(zhǔn)中規(guī)模寄存器、移位寄存器、計(jì)數(shù)器的邏輯功能與使用方法； 熟悉由555定時(shí)器組成的多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器的功能及簡單應(yīng)用； 了解觸發(fā)器的開關(guān)參數(shù)。第七章：存儲(chǔ)器和可編程邏輯陣列1 考核內(nèi)容： RAM的結(jié)構(gòu)、主要參數(shù)和容量擴(kuò)展；ROM的類型、結(jié)構(gòu)及主要參數(shù)；可

8、編程邏輯陣列器件PLD。2 考核要求： 熟悉RAM、ROM的特點(diǎn)及ROM的陣列示意圖 ； 了解PAL的邏輯結(jié)構(gòu)。第八章：數(shù)字系統(tǒng)基礎(chǔ) 了解數(shù)字系統(tǒng)的基本概念。 三、 試題類型 （一）填空題 1 電路中某元件的電壓U及電流I取非關(guān)聯(lián)參考方向，且已知U= -3.5V,I=-5.5A,則該元件吸收的功率P= _（注：應(yīng)計(jì)算出P值并注明是“吸收”還是“產(chǎn)生”功率）。 2某電路中，已知A點(diǎn)電位Ua=-3V,B點(diǎn)Ub=12V,則電位差Uab=_。 3把PN結(jié)外加正向電壓時(shí)導(dǎo)通、外加反向電壓時(shí)截止的特性叫做_特性。 4當(dāng)PN結(jié)外加正向電壓時(shí)，PN結(jié)內(nèi)多子_形成較大的正向電流。 5晶體三極管作開關(guān)應(yīng)用時(shí)一般工

9、作在輸出特性曲線的_區(qū)和_區(qū)。 6在數(shù)字電路中，邏輯變量的值只有_個(gè)。 7TTL三態(tài)門的輸出有三種狀態(tài)：高電平、低電平和_狀態(tài)。 8用邏輯函數(shù)的卡諾圖化簡，合并最小項(xiàng)時(shí)，每個(gè)圈中的最小項(xiàng)個(gè)數(shù)必須是 _個(gè)。 9數(shù)值比較器是指能判別兩個(gè)或多個(gè)二進(jìn)制數(shù)_或是否_的電路。 10數(shù)據(jù)選擇器是指能按需要從_中選擇一個(gè)送到輸出端的電路。 11T觸發(fā)器的特性方程Qn+1=_。 12 組成計(jì)數(shù)器的各個(gè)觸發(fā)器的狀態(tài),能在時(shí)鐘信號(hào)到達(dá)時(shí)同時(shí)翻轉(zhuǎn),它屬于_ 計(jì)數(shù)器 13寄存器用來暫存二進(jìn)制代碼，在時(shí)鐘脈沖作用下，能完成對(duì)數(shù)據(jù)的清除、接收、_和輸出（或移位）。 14圖1.14是用CMOS門電路組成的_觸發(fā)器，該電路的主

10、要參數(shù)脈沖寬度tw _。 &1uI CdRdCRDuO8 47 326 1R1R2CUCCuOuDD 圖1.14 圖1.15 15圖1.15是用555定時(shí)器組成的_觸發(fā)器，該電路的主要參數(shù)脈沖 周期T _。 16ROM中的或陣列是可編的，與陣列是_的；PAL中的或陣列是_ 的，與陣列是_的 。（二）選擇題。請(qǐng)將下列各題中正確答案的序號(hào)填在橫線上。 1對(duì)于電容元件而言，其正確的伏安關(guān)系（VAR）應(yīng)是_。a. b. c. 2計(jì)算三個(gè)電阻R1,R2,R3并聯(lián)之后的等效電阻R,應(yīng)選用公式_。 a. b. c. 3在邏輯函數(shù)的卡諾圖化簡中，若被合并的最小項(xiàng)數(shù)越多（畫的圈越大），則說明化簡后_。 a乘積項(xiàng)

11、個(gè)數(shù)越少 b實(shí)現(xiàn)該功能的門電路少 c該乘積項(xiàng)含因子少 4Y=AC+ABD的最小項(xiàng)之和的形式是_。 aYABCDABCDABCDABCDABCD bYABCABCDABC ABCDc YACDACDABCD ABCD 5 在下列一組數(shù)中,最大數(shù)是_。 a（258）10 b（100000001 ）2 c（103）16 d（001001010111 ）8421BCD 6CMOS與非門多余輸入端應(yīng)該_。 a接地 b接電源電壓 c懸空 7在以下各種電路中，屬于時(shí)序電路的有_。 a反相器 b編碼器 c寄存器 d數(shù)據(jù)選擇器 8RS觸發(fā)器當(dāng)R=S=0時(shí)，Qn+1=_。 a0 b1 cQn d Qn 9 從電路

12、結(jié)構(gòu)上來說，幾乎所有的ROM都含有存儲(chǔ)矩陣、地址譯碼器和_。 a輸出電路 b編碼器 c數(shù)據(jù)選擇器 (三) 簡答題。 1簡述邏輯代數(shù)“對(duì)偶規(guī)則”的定義。 2簡述施密特觸發(fā)器的主要用途和傳輸特性的特點(diǎn)。(四) 分析、設(shè)計(jì)、計(jì)算題41 求圖4.1 電路中電壓U1578+30V-+U-5195 圖4.142將將下列邏輯函數(shù)化簡成最簡與或表達(dá)式 Y1ACACDABBCD Y2 (A,B,C,D) = m (4,5,8,12,13,15)+d (1, 6) 43 試用兩片3線8線譯碼器74LS138實(shí)現(xiàn)4線16線譯碼器。74LS138的功能見表 43，外部引線排列示意圖見圖43。表43。 輸 入 輸 出S

13、1S2+ S3A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7011111111100000000 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0& 1Y0 Y1 Y4 Y32 4 譯碼器 A0 A1D0D1D2D3YA0 A1圖4.4Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138A0 A1 A2 S0 S1 S2 圖4344 分析圖4.4電路，寫出輸出Y的表達(dá)式，說明電路功能。 45 觸發(fā)器電路如圖45所示，根據(jù)給定輸入波形對(duì)應(yīng)畫出輸出Q的波形。設(shè)觸發(fā)器的初始狀態(tài)為0。 &Q2Q2&1ACP&ABQ1Q1 1J SC11K RACP“1”“1”BQ3CPAB 圖4.546 試用四位二進(jìn)制加法計(jì)數(shù)器74LS161構(gòu)成十進(jìn)制計(jì)數(shù)器（