基于DSP+DUC的短波陣列信號(hào)發(fā)生器

1、基于dsp+duc的短波陣列信號(hào)發(fā)生器陣列信號(hào)處理作為數(shù)字信號(hào)處理領(lǐng)域的一個(gè)重要分支，廣泛應(yīng)用于雷達(dá)、聲納、通信、地震勘探和醫(yī)用成像等眾多領(lǐng)域；短波頻段則常用于短波測(cè)向和波束合成技術(shù)。在短波頻段，陣列信號(hào)處理設(shè)備通常包括短波天線陣、短波多波道接收機(jī)、后端陣列信號(hào)處理機(jī)3個(gè)主要組成部分。其中，短波天線陣接收空間短波信號(hào)，短波接收機(jī)對(duì)hf信號(hào)作模擬下變頻，陣列信號(hào)處理機(jī)則對(duì)短波多波道接收機(jī)輸出信號(hào)作數(shù)字采樣并舉行相應(yīng)的陣列信號(hào)處理算法，給出終于運(yùn)算結(jié)果。短波天線陣因?yàn)槎滩l段的限制，通常天線單元的體積比較大，天線陣的孔徑也比較大，占地往往近十畝；而且為了達(dá)到比較好的接收效果，短波天線陣對(duì)周邊電磁環(huán)

2、境的要求也相當(dāng)高。這都給短波陣列信號(hào)處理機(jī)研制過(guò)程中的調(diào)試和實(shí)驗(yàn)帶來(lái)了極大的不便，同時(shí)也很不利于陣列信號(hào)處理機(jī)針對(duì)不同陣列流型短波信號(hào)的各種算法討論和驗(yàn)證。針對(duì)短波陣列信號(hào)處理設(shè)備研制、調(diào)試的實(shí)際狀況，筆者選用數(shù)字信號(hào)處理器芯片（dsp）和數(shù)字上變頻器芯片（digital upconverter,duc）設(shè)計(jì)了一個(gè)模擬短波天線陣輸出信號(hào)的陣列，可以在試驗(yàn)室環(huán)境下取代短波天線陣，產(chǎn)生各種不同陣列流型相對(duì)應(yīng)的短波陣列信號(hào)，提供陣列信號(hào)處理機(jī)dsp算法的調(diào)試和驗(yàn)證條件。二、設(shè)計(jì)思路根據(jù)設(shè)計(jì)構(gòu)想，本陣列信號(hào)發(fā)生器應(yīng)當(dāng)能夠靈便地產(chǎn)生對(duì)應(yīng)不同陣列形式（攜帶有不同陣列形式對(duì)應(yīng)的幅度差和相位差）、基本籠罩13

3、0mhz頻段范圍的短波陣列信號(hào)。假如采納傳統(tǒng)的模擬上變頻實(shí)現(xiàn)輸出，很難滿(mǎn)足設(shè)計(jì)構(gòu)想，因此筆者采納軟件的思想，選用了數(shù)字上變頻器（duc），在數(shù)字域作上變頻，然后通過(guò)d/a變換產(chǎn)生短波高頻模擬信號(hào)。為了實(shí)現(xiàn)不同陣列形式所帶來(lái)的幅度差和相位差，筆者選用了dsp芯片，在數(shù)字域?qū)Χ鄠€(gè)信號(hào)加入不同的幅度及相位差。1所示，陣列信號(hào)發(fā)生器的總體設(shè)計(jì)思路為：以dsp和duc為核心，利用外部音頻信號(hào)輸入的a/d采樣數(shù)據(jù)作為調(diào)制信號(hào)數(shù)據(jù)，由dsp對(duì)預(yù)制的載波信號(hào)（較低頻率）作數(shù)字調(diào)制運(yùn)算，并按照可選的不同陣列流型對(duì)已調(diào)數(shù)字信號(hào)分離加上9個(gè)不同的幅度差和相位差后，經(jīng)分離送到9個(gè)duc中，經(jīng)數(shù)字上變頻及d/a變換后輸

4、出9路短波陣列信號(hào)。在設(shè)計(jì)中因?yàn)閷?shí)際的音頻調(diào)制信號(hào)要經(jīng)過(guò)dsp芯片的數(shù)字調(diào)制運(yùn)算，再分配到9個(gè)duc中，因此用法一個(gè)大規(guī)模的fpga規(guī)律芯片作為dsp芯片和9個(gè)duc芯片之間的數(shù)據(jù)交換接口。?三、器件挑選1.dsp作為本設(shè)計(jì)的核心器件，dsp芯片的運(yùn)算能力要求比較高，同時(shí)又存在運(yùn)算過(guò)程中大量數(shù)據(jù)交換的特點(diǎn)，經(jīng)過(guò)綜合比較，筆者選用了analog device公司的sharc-dsp系列中的adsp-21060。adsp-21060是32位浮點(diǎn)dsp，用法40 mhz主時(shí)鐘，運(yùn)算能力可達(dá)120 mflops；片內(nèi)帶有4 mbit的雙口sram（對(duì)本設(shè)計(jì)，則不需要外部另行擴(kuò)充存儲(chǔ)器，全部運(yùn)算所需存儲(chǔ)

5、空間均由內(nèi)部支持，大大削減與外部存儲(chǔ)器交換數(shù)據(jù)的dsp時(shí)光開(kāi)銷(xiāo)）；支持10個(gè)dma通道供片內(nèi)sram和外部存儲(chǔ)器、串口等交換數(shù)據(jù)（本設(shè)計(jì)利用其dma通道傳遞音頻采樣數(shù)據(jù)）。2.串行a/d本設(shè)計(jì)之所以采納串行a/d對(duì)外部輸入音頻舉行數(shù)字采樣，主要是考慮到外部輸入信號(hào)應(yīng)不間斷地進(jìn)入dsp的內(nèi)存中，可利用adsp-21060的串口dma方式傳遞數(shù)據(jù)。因此筆者選用了analog device公司的雙聲道串行音頻采樣器ad1847。3.數(shù)字上變頻器duc的主要功能是對(duì)輸入數(shù)據(jù)舉行頻率變換、頻譜搬移，即在數(shù)字域?qū)崿F(xiàn)混頻。筆者選用了analog device公司的ad9857作為本設(shè)計(jì)的duc。ad9857

6、是14位正交數(shù)字上變頻器(qduc)，最高工作時(shí)鐘為200 mhz，內(nèi)部集成有高速挺直數(shù)字合成器(dds)、數(shù)字內(nèi)插、時(shí)鐘倍頻電路以及用戶(hù)可編程功能；而且內(nèi)部集成有一個(gè)14位數(shù)模轉(zhuǎn)換器()，可以挺直輸出模擬高頻信號(hào)。因?yàn)閍d9857把數(shù)據(jù)傳輸路徑從模擬領(lǐng)域轉(zhuǎn)移到數(shù)字領(lǐng)域，在物理上功能與數(shù)字部件是分開(kāi)的，因此當(dāng)修改電路參數(shù)或系統(tǒng)升級(jí)時(shí)，只需通過(guò)ad9857的spi串行編程端口對(duì)內(nèi)部寄存器做一些容易的修改，不需要轉(zhuǎn)變硬件電路即可實(shí)現(xiàn)。4.fpga因?yàn)楸驹O(shè)計(jì)中存在大量的高速數(shù)據(jù)交換，因此作為dsp和duc數(shù)據(jù)接口的fpga規(guī)模要求比較大，筆者選用的是公司flex系列中的epf10k50e。epf10

7、k50e典型規(guī)律門(mén)數(shù)為5萬(wàn)門(mén)，片內(nèi)含有40 kbit的ram，可滿(mǎn)足較大量的數(shù)據(jù)緩存和數(shù)據(jù)交換要求。?四、 設(shè)計(jì)實(shí)現(xiàn)在設(shè)計(jì)實(shí)現(xiàn)中，本設(shè)計(jì)的主要工作集中在dsp程序編制和fpga軟件調(diào)試兩個(gè)方面。1.dsp程序dsp作為囫圇設(shè)計(jì)的主控者，主要完成以下3個(gè)方面的功能：首先，dsp對(duì)串行a/d采樣器ad1847舉行容易的配置，如采樣率、數(shù)據(jù)格式等，并配置自身的接收串口，設(shè)置為鏈?zhǔn)絛ma方式，從而在一塊指定的內(nèi)存區(qū)間不間斷地重復(fù)存儲(chǔ)和刷新音頻采樣數(shù)據(jù);第二，dsp將對(duì)dma存儲(chǔ)空間的數(shù)據(jù)作數(shù)字調(diào)制運(yùn)算，載波信號(hào)用法的是預(yù)制的幾組較低頻率（如5 khz、10 khz等）的余弦信號(hào)之一；然后對(duì)已調(diào)數(shù)字信號(hào)

8、按照不同的陣列流型添加不同的幅度、相位差，構(gòu)成帶有幅度和相位差別的陣列信號(hào)；最后將陣列信號(hào)數(shù)據(jù)根據(jù)不同的端口地址，以并行的方式寫(xiě)入fpga中各自對(duì)應(yīng)的暫存fifo中，由fpga負(fù)責(zé)將其分配至各個(gè)duc數(shù)據(jù)端口;再次，dsp對(duì)9個(gè)duc內(nèi)部寄存器的配置，包括上變頻倍數(shù)、輸出載波頻率、頻譜搬移方式、輸出模擬信號(hào)幅度等。dsp對(duì)于duc的配置是以向不同地址的外部端口寫(xiě)入并行數(shù)據(jù)字的方式舉行的，再通過(guò)fpga的數(shù)據(jù)轉(zhuǎn)換功能改變?yōu)榇衧pi數(shù)據(jù)格式，分離對(duì)每個(gè)duc作寄存器配置。2.fpga程序fpga的功能是實(shí)現(xiàn)dsp與9個(gè)duc之間的數(shù)據(jù)格式轉(zhuǎn)換和分發(fā)工作，2所示，fpga按照不同地址將dsp數(shù)據(jù)轉(zhuǎn)

9、送到不同的duc（19）接口單元。對(duì)于duc配置數(shù)據(jù)，每個(gè)duc接口單元先將其鎖存，再對(duì)鎖存數(shù)據(jù)作并/串轉(zhuǎn)換，改變?yōu)閟pi形式串行數(shù)據(jù)后，分離對(duì)每個(gè)duc舉行其內(nèi)部寄存器設(shè)置。對(duì)于待上變頻數(shù)據(jù)，每個(gè)duc接口單元都先將其送入一個(gè)64×16 bit的雙時(shí)鐘fifo中，然后9個(gè)duc同一時(shí)刻將各自的待上變頻數(shù)據(jù)分離從fifo中讀出，作duc運(yùn)算，并以模擬信號(hào)輸出。?五、結(jié)束語(yǔ)本文所介紹的短波陣列信號(hào)發(fā)生器已用于實(shí)際短波測(cè)向系統(tǒng)的試驗(yàn)室驗(yàn)證，其多路短波陣列模擬信號(hào)輸出可挺直送入短波多波道接收機(jī)。因?yàn)楸拘盘?hào)發(fā)生器共有9路輸出，因此可適用于9元及9元以下的各種陣型天線陣信號(hào)的模擬。通過(guò)對(duì)于信號(hào)發(fā)生器中dsp程序的挑選，可挑選所要模擬的陣型，并設(shè)置所希翼的來(lái)波方向，從而產(chǎn)生帶有陣型幅度和相位信息的多路陣列信號(hào)，提供應(yīng)dsp算法的實(shí)際驗(yàn)證環(huán)境。目前已測(cè)試了常用的直線陣、方陣（3×3，2×2）、圓陣（勻稱(chēng)，非勻稱(chēng)）等多種陣型，實(shí)驗(yàn)結(jié)果都達(dá)到了預(yù)期效果。另外，本設(shè)計(jì)對(duì)外部雙聲道音頻采樣，可通過(guò)在左右聲道上加上不同的音頻信號(hào)，從而得到