江南大學(xué)數(shù)電題庫(kù)(部分)(共12頁(yè))

1、精選優(yōu)質(zhì)文檔-傾情為你奉上一 單項(xiàng)選擇題1. 的最簡(jiǎn)與或式為 ( )A. B. C. D. 2. ，與它功能相等的函數(shù)表達(dá)式為 ( )A. AB B. C. D. AB+C17. ，與它功能相等的函數(shù)表達(dá)式為（ ）A. E B. CDE C. D. 28.下列四組邏輯運(yùn)算中，全部正確的一組是（ ）A.，A+BC=(A+B)(A+C)B.，(AB)C=A(BC)C.A+BC=AB+AC，A(B+C)=AB+ACD.，37. 邏輯函數(shù)的最簡(jiǎn)與或式為（ ）A. B. C. D. 38. 的與或非表達(dá)式為 （ ）A. B. C. D. 56. 的最簡(jiǎn)與或式為 ( )A. B. C. D. 57. ，與

2、其功能相等的表達(dá)式為( )A. B. C. D. 61. 與函數(shù) 功能相等的表達(dá)式為（ ）A. B. C. D. 3. ( 67 ) 10 所對(duì)應(yīng)的二進(jìn)制和十六進(jìn)制數(shù)為 ( ) A. ()2 , (61)16 B. ()2 , (43)16 C. ()2 , (C2)16 D. ()2 , (86)16 52. ()8421BCD碼對(duì)應(yīng)的 十進(jìn)制數(shù)是 ( )A. 64 B.100 C.34 D.2471. 與 (28)10 不相等的數(shù)是 ( )A. (0010 1000)8421BCD B. (35.8)16 C.(1A)2 D. (34)883. ()8421BCD碼對(duì)應(yīng)的 十進(jìn)制數(shù)是 (

3、)A. 64 B.34 C.100 D.2491()8421BCD碼對(duì)應(yīng)的 十進(jìn)制數(shù)是（ ）A. 68 B.38 C.105 D.247. ( ) 碼的特點(diǎn)是相鄰兩個(gè)代碼之間僅有一位不同。A. BCD碼 B. 余3碼 C. 奇偶校驗(yàn)碼 D. 格雷碼18. 在BCD碼中，屬于有權(quán)碼的編碼是 （ ）A. 余3碼 B. 循環(huán)碼 C. 格雷碼 D. 8421碼16.與二進(jìn)制數(shù)（B相對(duì)應(yīng)的十進(jìn)制數(shù)為（）A.106B.218C.232D.3324. JK觸發(fā)器在CP時(shí)鐘脈沖作用下，不能實(shí)現(xiàn)Q n+1 = n的輸入信號(hào)是 ( ) A. J=Q n , K=n B. J=n , K= Q n C. J=n ,

4、 K=1 D. J=1 , K=Q n20. JK觸發(fā)器在CP時(shí)鐘脈沖作用下，不能實(shí)現(xiàn)Q n+1 =1的輸入信號(hào)是 ( )A. J=1, K=0 B. J=K=Q n C. J=n , K=0 D. J=K=149. 觸發(fā)器是一種 ( )A. 單穩(wěn)態(tài)電路 B. 雙穩(wěn)態(tài)電路 C.三態(tài)電路 D.無(wú)穩(wěn)態(tài)電路70. 在 RD=SD=“1” 時(shí)， 基 本 RS 觸 發(fā) 器（ ）A. 置“0” B. 置“1” C. 保持原狀態(tài) D.狀態(tài)不定79. 在RD=“1”，SD=“0”時(shí)，基本RS 觸發(fā)器 （）A. 置“0” B. 置“1” C. 保持原狀態(tài) D.不定95. 在RD=“0”，SD=“1”時(shí)， 基本R

5、S 觸發(fā)器（ ）A.置“0” B. 置“1” C. 保持原狀態(tài) D.不定119. 觸發(fā)器按其工作狀態(tài)是否穩(wěn)定可分為 （ ）B.雙穩(wěn)態(tài)觸發(fā)器，單穩(wěn)態(tài)觸發(fā)器，無(wú)穩(wěn)態(tài)觸發(fā)器A.RS觸發(fā)器，JK觸發(fā)器，D觸發(fā)器，T觸發(fā)器C.主從型觸發(fā)器，維持阻塞型觸發(fā)器D.基本觸發(fā)器，同步觸發(fā)器143.某主從型JK觸發(fā)器，當(dāng)J=K=“1”時(shí)，CP端的頻率f=200 Hz，則Q的頻率為( ) A 200 Hz B 400 Hz C 100 Hz D 300 Hz5. 關(guān)于PROM和PLA的結(jié)構(gòu),下列敘述不正確的是 ( )A.PROM的與陣列固定,不可編程 B. PROM的或陣列可編程C.PLA的與、或陣列均可編程 D.

6、 PROM的與、或陣列均不可編10. 某存貯器芯片的容量為32KB，則其地址線和數(shù)據(jù)線的根數(shù)分別為（）A.15和8B.16和8.C.5和4D.6和411. ROM中的內(nèi)容，當(dāng)電源掉電后又接通，存貯器中的內(nèi)容（）A.全部改變 B.全部為0 C.不可預(yù)料 D.保持不變25.ROM和PLA不具備的特點(diǎn)是（）C. PLA中“與項(xiàng)”可編程D. ROM實(shí)現(xiàn)組合邏輯時(shí)需先化簡(jiǎn)函數(shù)A. 均為“與或”陣列B. 均可實(shí)現(xiàn)組合邏輯26. RAM是（ ）A. 只讀存儲(chǔ)器B. 易失性存儲(chǔ)器C. 非易失性存儲(chǔ)器D. A、B、C三項(xiàng)都不是34. ROM在運(yùn)行時(shí)具有（ ）A.只讀功能B.只有寫功能C.既有讀又有寫功能 D.無(wú)

7、讀寫功能42.EPROM的與陣列是（ ）A.全譯碼可編程陣列 B.全譯碼不可編程陣列C.非全譯碼可編程陣列 D.非全譯碼不可編程陣列60. 關(guān)于PROM和PLA的結(jié)構(gòu),下列敘述不正確的是 ( ) C.PLA的與、或陣列均可編程 D. PROM的與、或陣列均不可編程A.PROM的與陣列固定,不可編程 B. PROM的或陣列可編程67. 一個(gè)容量為5121的ROM具有的地址線和數(shù)據(jù)線根數(shù)為（ ）A.9和1 B.1和9 C.512和9 D.9和51280. ROM中的內(nèi)容，當(dāng)電源掉電后又接通，存貯器中的內(nèi)容（）A.全部改變B.全部為0C.不可預(yù)料D.保持不變81. 將數(shù)據(jù)從RAM中讀出, 不需要的信

8、號(hào)線是 ( )A.地址 B.片選 C.讀 D.寫97. RAM中的內(nèi)容，當(dāng)電源掉電后又接通，存貯器中的內(nèi)容（）A.全部改變B.保持不變C.不確定D.全部為199. 具有n位地址輸入和位數(shù)據(jù)輸出的EPROM可以產(chǎn)生一組（）C. 個(gè)輸出的2變量的邏輯函數(shù) D. 個(gè)輸出的2變量邏輯函數(shù)A. 個(gè)輸出的變量邏輯函數(shù)B. 個(gè)輸出的變量邏輯函數(shù)6. 和TTL電路相比，CMOS電路最突出的優(yōu)勢(shì)在于（）A.可靠性高 B.抗干擾能力強(qiáng) C.速度快 D.功耗低32. 四輸入端的TTL與非門，實(shí)際使用時(shí)如只用兩個(gè)輸入端，則其余的兩個(gè)輸入端都應(yīng)（ ）A.接高電壓B.接低電壓C.懸空D.接地46. 四輸入端的TTL或非門

9、，實(shí)際使用時(shí)如只用兩個(gè)輸入端，則其余的兩個(gè)輸入端都應(yīng)( )A.接高電壓B.接低電壓C. 接地D. 懸空47. 在TTL邏輯門中，為實(shí)現(xiàn)“線與”，應(yīng)選用 ( )A. 三態(tài)門 B. OC 門 C. 異或門 D. 與非門62. 四輸入端CMOS與非門, 實(shí)際使用時(shí)如只用兩個(gè)輸入端，則其余的兩個(gè)輸入端都應(yīng)（ ） A.接高電壓B.接低電壓C. 接地D. 懸空77. 四輸入端CMOS或非門, 實(shí)際使用時(shí)如只用兩個(gè)輸入端，則其余的兩個(gè)輸入端都應(yīng)（ ）A.接高電壓B.接電源C. 接地D. 懸空78. 可用于總線結(jié)構(gòu)進(jìn)行分時(shí)傳輸?shù)拈T電路是A. 異或門 B. 同或門 C. OC 門 D. 三態(tài)門107. 在 TT

10、L 邏輯門中，為實(shí)現(xiàn)“線與”，應(yīng)選用（ ）A. 三態(tài)門 B. OC 門 C. 異或門； D. 與非門39. 組合邏輯電路的特點(diǎn)是 （ ）A. 含有記憶元件 B. 輸出、輸入間有反饋通道 C. 電路輸出與以前狀態(tài)有關(guān) D. 全部由門電路構(gòu)成49. 觸發(fā)器是一種 ( )A. 單穩(wěn)態(tài)電路 B. 雙穩(wěn)態(tài)電路 C.三態(tài)電路 D.無(wú)穩(wěn)態(tài)電路50. 一個(gè)16選一的數(shù)據(jù)選擇器 , 其地址輸入端有 ( )個(gè)。51. 一位8421BCD碼計(jì)數(shù)器至少需要 ( )個(gè)觸發(fā)器。A. 3 B. 4 C. 5 D. 1053. 一位十進(jìn)制計(jì)數(shù)器由（ ）位二進(jìn)制計(jì)數(shù)器組成。CA. 2 B. 3 C. 4 D. 558. 數(shù)碼寄

11、存器的功能是( )A. 寄存數(shù)碼和清除原有數(shù)碼 B. 寄存數(shù)碼和實(shí)現(xiàn)移位C. 清除數(shù)碼和實(shí)現(xiàn)移位 D. 寄存數(shù)碼和實(shí)現(xiàn)計(jì)數(shù)73. 寄存器是一種（ ）A.存放數(shù)碼的時(shí)序邏輯電路 B. 實(shí)現(xiàn)計(jì)數(shù)的時(shí)序邏輯電路C.實(shí)現(xiàn)編碼的組合邏輯電路 D. 寄存數(shù)碼和實(shí)現(xiàn)計(jì)數(shù)74. 下列器件中, 屬于組合邏輯電路的有 （ ）A. 計(jì)數(shù)器和組合邏輯電路的 B. 寄存器和比較器 C. 全加器和比較器 D. 計(jì)數(shù)器和寄存器86. 觸發(fā)器輸出的狀態(tài)取決于 （）A. 輸入信號(hào) B. 電路的原始狀態(tài) C. 脈沖整形電路 D. 時(shí)鐘電路88. 計(jì)數(shù)器是一種（）A. 組合邏輯電路 B. 時(shí)序邏輯電路C. 輸入信號(hào)和電路的原始狀態(tài)

12、 D. 電路的次態(tài)92 可用于總線結(jié)構(gòu)進(jìn)行分時(shí)傳輸?shù)拈T電路是（ ）A. 異或門 B. 同或門 C. OC 門 D. 三態(tài)門27.555集成定時(shí)器的主要應(yīng)用之一是（ ）A. 構(gòu)成運(yùn)算放大器 B.構(gòu)成同步計(jì)數(shù)器C. 構(gòu)成單穩(wěn)態(tài)觸發(fā)器 D. 構(gòu)成組合電路59. 555集成定時(shí)器的主要應(yīng)用之一是( )A. 構(gòu)成運(yùn)算放大器 B. 構(gòu)成同步計(jì)數(shù)器C. 構(gòu)成單穩(wěn)態(tài)觸發(fā)器 D. 構(gòu)成組合電路87. 555 集成定時(shí)器電路中，為使輸出電壓uO3 由低電壓變?yōu)楦唠妷海?則輸入端6和2的電壓應(yīng)滿足（）A.， B.， C.， D. ，89. 單穩(wěn)態(tài)觸發(fā)器輸出脈沖的寬度取決于（ ）A.觸發(fā)脈沖的寬度B.觸發(fā)脈沖的幅度C

13、.電路本身的電阻、電容參數(shù)D.電源電壓的數(shù)值101. 由555定時(shí)器接成的施密特觸發(fā)電路中，VCC12V，VCO6V，它的回差電壓等于（ ）A.8VB.3VC.4VD.6V105. 模/數(shù)轉(zhuǎn)換器的分辨率取決于（ ）B 輸出二進(jìn)制數(shù)字信號(hào)的位數(shù)，位數(shù)越多辨率越高A.輸入模擬電壓的大小，電壓越高，分辨率越高C運(yùn)算放大器的放大倍數(shù)，放大倍數(shù)越大分辨率越高D.輸入模擬電壓的大小，電壓越低，分辨率越高27.555集成定時(shí)器的主要應(yīng)用之一是（ ）A. 構(gòu)成運(yùn)算放大器 B.構(gòu)成同步計(jì)數(shù)器C. 構(gòu)成單穩(wěn)態(tài)觸發(fā)器 D. 構(gòu)成組合電路41.555 集成定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器可用于（ ）A 穩(wěn)態(tài)觸發(fā)器 B雙穩(wěn)態(tài)觸

14、發(fā)器 C多諧振蕩器 D施密特觸發(fā)器59. 555集成定時(shí)器的主要應(yīng)用之一是( )A. 構(gòu)成運(yùn)算放大器 B. 構(gòu)成同步計(jì)數(shù)器C. 構(gòu)成單穩(wěn)態(tài)觸發(fā)器 D. 構(gòu)成組合電路87. 555 集成定時(shí)器電路中，為使輸出電壓uO3 由低電壓變?yōu)楦唠妷海?則輸入端6和2的電壓應(yīng)滿足（）A.， B.， C.， D. ，89. 單穩(wěn)態(tài)觸發(fā)器輸出脈沖的寬度取決于（ ）A.觸發(fā)脈沖的寬度B.觸發(fā)脈沖的幅度C.電路本身的電阻、電容參數(shù)D.電源電壓的數(shù)值101. 由555定時(shí)器接成的施密特觸發(fā)電路中，VCC12V，VCO6V，它的回差電壓等于（ ）A.8VB.3VC.4VD.6V105. 模/數(shù)轉(zhuǎn)換器的分辨率取決于（ ）

15、B 輸出二進(jìn)制數(shù)字信號(hào)的位數(shù)，位數(shù)越多辨率越高A.輸入模擬電壓的大小，電壓越高，分辨率越高C運(yùn)算放大器的放大倍數(shù)，放大倍數(shù)越大分辨率越高D.輸入模擬電壓的大小，電壓越低，分辨率越高134. 用來(lái)鑒別脈沖信號(hào)幅度時(shí)，應(yīng)采用（ ）A 穩(wěn)態(tài)觸發(fā)器 B雙穩(wěn)態(tài)觸發(fā)器 C多諧振蕩器 D施密特觸發(fā)器43.逐次逼近型A/D轉(zhuǎn)換器轉(zhuǎn)換開始時(shí)，首先應(yīng)將（ ）A. 移位寄存器最高位置1 B. 移位寄存器的最低位置1C. 移位寄存器的所有位均置1 D. 移位寄存器的所有位均置048. 各種A/D轉(zhuǎn)換器電路類型中轉(zhuǎn)換速度最快的是（）A.并聯(lián)比較型B.逐次漸近型C.雙積分型D.計(jì)數(shù)型100. 數(shù)字系統(tǒng)和模擬系統(tǒng)之間的接口

16、常采用（ ）A.計(jì)數(shù)器 B. 多諧振蕩器 C. A/D轉(zhuǎn)換器 D.譯碼器113. 能把模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)的電路為A. 多諧振蕩器 B. DAC C. ADC D. 施密特觸發(fā)器19. 為了把串行輸入的數(shù)據(jù)轉(zhuǎn)換為并行輸出的數(shù)據(jù)，可以使用（ ）A.寄存器 B.移位寄存器 C.計(jì)數(shù)器 D.存儲(chǔ)器21. 若將一個(gè)頻率為10KHZ的矩形波變換成一個(gè)1KHZ的矩形波，應(yīng)采用（ ）電路。A.二進(jìn)制計(jì)數(shù)器B.十進(jìn)制計(jì)數(shù)器C.譯碼器D.分頻器A. 前者各觸發(fā)器是同步觸發(fā)的，后者則不同步29. 同步計(jì)數(shù)器和異步計(jì)數(shù)器的不同點(diǎn)是（ ）B. 前者由 JK 端接受計(jì)數(shù)信號(hào)，后者則由時(shí)鐘脈沖端接受計(jì)數(shù)信號(hào)C. 前者計(jì)

17、數(shù)慢，后者計(jì)數(shù)快D. 前者是時(shí)序電路，后者是組合電路39. 組合邏輯電路的特點(diǎn)是 （ ）A. 含有記憶元件 B. 輸出、輸入間有反饋通道 C. 電路輸出與以前狀態(tài)有關(guān) D. 全部由門電路構(gòu)成40.同步時(shí)序電路和異步時(shí)序電路的區(qū)別在于異步時(shí)序電路（ ）A.沒(méi)有觸發(fā)器 B.沒(méi)有統(tǒng)一的時(shí)鐘脈沖控制C.沒(méi)有穩(wěn)定狀態(tài) D.輸出僅與內(nèi)部狀態(tài)有關(guān)44.計(jì)數(shù)器可由（ ）組成。A. 含時(shí)鐘脈沖輸入的觸發(fā)器 B. 不含時(shí)鐘脈沖輸入的觸發(fā)器C. 門電路 D. 時(shí)鐘電路45.移位寄存器與數(shù)碼寄存器的區(qū)別是（ ）A. 前者具有移位功能，后者則沒(méi)有 B. 前者不具有移位功能，后者則有C. 兩者都具有移位功能和計(jì)數(shù)功能 D

18、. 前者不具有數(shù)碼存儲(chǔ)功能55. 能將正弦波變成同頻率方波的電路為 ( )C 施密特觸發(fā)器 D無(wú)穩(wěn)態(tài)觸發(fā)器。A 穩(wěn)態(tài)觸發(fā)器 B雙穩(wěn)態(tài)觸發(fā)器88. 計(jì)數(shù)器是一種（）A. 組合邏輯電路 B. 時(shí)序邏輯電路C. 脈沖整形電路 D. 時(shí)鐘電路90. 時(shí)序邏輯電路與組合輯電路的主要區(qū)別是（）A. 時(shí)序電路只能計(jì)數(shù)，而組合電路只能寄存B. 時(shí)序電路沒(méi)有記憶功能，組合電路則有C. 時(shí)序電路具有記憶功能，組合電路則沒(méi)有 D. 時(shí)序電路具有計(jì)數(shù)功能，組合電路具有記憶功能A. 加法器 B. 計(jì)數(shù)器 C.移位寄存器 D. 數(shù)值比較器。114. 下列電路中，常用于數(shù)據(jù)串并行轉(zhuǎn)換的電路為（ A 加法器 B. 計(jì)數(shù)器 C

19、.移位寄存器 D. 數(shù)值比較器。二 填空題1. 用高電平表示邏輯1狀態(tài)，用低電平表示0狀態(tài)，稱為。2. 當(dāng)ij時(shí)，同一邏輯函數(shù)的兩個(gè)最小項(xiàng)mi·mj= 。3. 邊沿JK觸發(fā)器的特性方程是 。4. 用來(lái)表示時(shí)序電路狀態(tài)轉(zhuǎn)移規(guī)律及相應(yīng)的輸入、輸出關(guān)系的圖形稱為 。5. 單穩(wěn)態(tài)觸發(fā)器可用于實(shí)現(xiàn)整形、延時(shí)和 功能。6. 與逐次逼近型A/D轉(zhuǎn)換器相比，雙積分型A/D轉(zhuǎn)換器的轉(zhuǎn)換速度。8. PROM的基本電路結(jié)構(gòu)是一個(gè)不可編程與邏輯陣列和一個(gè)或邏輯陣列。7. 一個(gè)容量為2K×8的存儲(chǔ)器能存 位二進(jìn)制數(shù)。9. 十進(jìn)制數(shù)(56)10轉(zhuǎn)換為二進(jìn)制數(shù)為 。10. 邏輯函數(shù)的最簡(jiǎn)與或式為 。11

20、.數(shù)字電路中正邏輯的或門電路與負(fù)邏輯的 電路是等效的。12.邏輯函數(shù)F=AB，它的與或表達(dá)式為 。13.具有8個(gè)觸發(fā)器的異步二進(jìn)制計(jì)數(shù)器，有 種狀態(tài)。14. T觸發(fā)器的特性方程是 。15.單穩(wěn)態(tài)觸發(fā)器除了有整形和定時(shí)功能外，還有 功能。16.與逐次逼近型A/D轉(zhuǎn)換器相比，雙積分型A/D轉(zhuǎn)換器的抗干擾能力。17.若存儲(chǔ)器有10根地址線和8根數(shù)據(jù)線，則存儲(chǔ)器容量為 。18. PROM的基本電路結(jié)構(gòu)是一個(gè)可編程的或邏輯陣列和一個(gè) 與邏輯陣列。19. 十進(jìn)制數(shù)(56)10的8421BCD編碼是 。20. 將邏輯函數(shù)化簡(jiǎn)為最簡(jiǎn)與或式為 。21.TTL 或門的多余輸入端應(yīng)接_ 電平。22.邏輯函數(shù)F=AB

21、，它的或與表達(dá)式為 。23.RS觸發(fā)器，若R=，則可完成 觸發(fā)器的邏輯功能。它的狀態(tài)為Q3Q2Q1Q0= 。24.四位同步二進(jìn)制減法計(jì)數(shù)器的初始狀態(tài)為Q3Q2Q1Q0=0101，經(jīng)過(guò)9個(gè)CP時(shí)鐘脈沖作用后，26. A/D轉(zhuǎn)換器輸出的二進(jìn)制代碼位數(shù)越多，其量化誤差。25. 觸發(fā)器能將緩慢變化的非矩形脈沖變換成邊沿陡峭的矩形脈沖。27.若存儲(chǔ)器有10根地址線和8根數(shù)據(jù)線，則存儲(chǔ)器容量為 。28.PLA的基本電路結(jié)構(gòu)是一個(gè)與邏輯陣列和一個(gè)可編程的或邏輯陣列。29. 8421BCD編碼為(0011 0100)8421BCD的十進(jìn)制數(shù)是 。成該操需要 時(shí)間。30.某移位寄存器的時(shí)鐘脈沖CP頻率為10KH

22、Z，若將存放在該寄存器中的數(shù)據(jù)右移8位，完32. CMOS 門電路的閑置輸入端不能 。31. 給128個(gè)字符編碼，至少需要 位二進(jìn)制數(shù)。33.觸發(fā)器在某一時(shí)刻的輸出狀態(tài)，不僅僅取決于當(dāng)時(shí)輸入信號(hào)的狀態(tài)，還與 狀態(tài)34.一個(gè)4位移位寄存器，經(jīng)過(guò) 個(gè)時(shí)鐘脈沖CP后，4位串行輸入數(shù)碼全部存入寄存器。35.同步時(shí)序邏輯電路中所有觸發(fā)器的時(shí)鐘端應(yīng) 。36. A/D轉(zhuǎn)換器輸出的二進(jìn)制代碼位數(shù)越多，其轉(zhuǎn)換精度 。37.數(shù)碼 作為自然二進(jìn)制數(shù)時(shí)相應(yīng)的十進(jìn)制數(shù)為 。38. PLA的基本電路結(jié)構(gòu)是一個(gè)可編程與邏輯陣列和一個(gè)或邏輯陣列。39. 8421BCD編碼為(0011 0100)8421BCD的十進(jìn)制數(shù)，它轉(zhuǎn)

23、換為二進(jìn)制數(shù)是 。40.將模擬量轉(zhuǎn)換為數(shù)字量，采用 _ 轉(zhuǎn)換器。45. 邏輯函數(shù)的 表達(dá)式是唯一的。42. 2n選1 數(shù)據(jù)選擇器有 位地址碼。 43. 存儲(chǔ)容量為1024×4位RAM，其地址線有 條。44. 數(shù)碼 作為自然二進(jìn)制數(shù)時(shí)相應(yīng)的十進(jìn)制數(shù)為 。41. 邏輯函數(shù)變?yōu)榕c非-與非式 。三 基本電路17. 試用八選一數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)。22. 分析圖示電路寫出輸出的邏輯表達(dá)式7. 試用八選一數(shù)據(jù)選擇器實(shí)現(xiàn)以下邏輯函數(shù)12. 試用八選一數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)8.試用3線一8線譯碼器74LS138生成多輸出邏輯函數(shù)：18. 試用3線一8線譯碼器74LS138生成多輸出邏輯函數(shù)：23.

24、 試用3線一8線譯碼器74LS138生成多輸出邏輯函數(shù)： 28. 畫出用38線譯碼器和門電路生成多輸出函數(shù)的電路圖，多輸出邏輯函數(shù)為 4. 試用可編程邏輯器件PLA產(chǎn)生如下一組組合邏輯函數(shù)，畫出陣列圖。 9. 用可編程邏輯器件PLA產(chǎn)生如下一組組合邏輯函數(shù)，畫出陣列圖。 14. 試用PROM實(shí)現(xiàn)一組多輸出邏輯函數(shù)，畫出存儲(chǔ)矩陣的點(diǎn)陣圖。 24. 用PROM設(shè)計(jì)一個(gè)組合邏輯電路，用來(lái)產(chǎn)生一組邏輯函數(shù)，畫出存儲(chǔ)矩陣的點(diǎn)陣圖。 5. 分析如圖74LS161電路，畫出電路的狀態(tài)轉(zhuǎn)換圖，說(shuō)明構(gòu)成的是幾進(jìn)制計(jì)數(shù)器？30. 分析圖示計(jì)數(shù)器電路，說(shuō)明多少進(jìn)制計(jì)數(shù)器，并列出狀態(tài)轉(zhuǎn)移表。35. 分析示計(jì)數(shù)器電路，說(shuō)明多少進(jìn)制計(jì)數(shù)器，并列出狀態(tài)轉(zhuǎn)移表40. 圖示電路為可變進(jìn)制計(jì)數(shù)器，試分析當(dāng)控制變量M1和M0時(shí)，各為幾進(jìn)制計(jì)數(shù)器,