學(xué)號(hào)-××× -VLSI實(shí)驗(yàn)報(bào)告

1、 南京郵電大學(xué)VLSI設(shè)計(jì)實(shí)驗(yàn)報(bào)告 （2011/2012學(xué)年 第一學(xué)期）學(xué) 院：電子科學(xué)與工程學(xué)院 專 業(yè)：微電子學(xué)學(xué) 號(hào)：* 姓 名：×××指 導(dǎo)：×××實(shí)驗(yàn)時(shí)間：2011年9月2011年10月實(shí)驗(yàn)1內(nèi)容：1. 熟悉cadence系統(tǒng) 2. 學(xué)習(xí)電路圖繪制練習(xí)：1、 如何進(jìn)入cadence系統(tǒng)？2、 建立library，建立電路3、 學(xué)習(xí)基本的電路繪制方法：以反相器、3輸入與非門(mén)、3輸入或非門(mén)為練習(xí)。4、 繪制一下電路圖：解答：1、電路如圖：圖1-1 練習(xí)電路12、 電路2如圖：圖1-2 練習(xí)電路2實(shí)驗(yàn)2內(nèi)容：電路圖瞬態(tài)仿真練習(xí)：1

2、. 對(duì)單級(jí)、多級(jí)反相器進(jìn)行電路仿真，輸入信號(hào)為100kHz的方波信號(hào)，工作電壓5V，得出輸出波形；對(duì)多級(jí)反相器進(jìn)行仿真時(shí)，改變反相器的MOS管寬長(zhǎng)比，比較輸出的上升時(shí)間和下降時(shí)間，可與理論變化進(jìn)行對(duì)比。2. 分別對(duì)2輸入與非門(mén)、3輸入或非門(mén)進(jìn)行仿真，輸入信號(hào)要求自行設(shè)計(jì)，包含analogLib庫(kù)里面的Vdc（高、低電平設(shè)置）、Vpulse、Vpwl三個(gè)電壓源，熟悉它們的應(yīng)用。解答：1、單級(jí)反相器電路圖：圖2-1 單級(jí)反相器電路單級(jí)反相器輸入輸出波形圖：圖2-2 單級(jí)反相器輸入輸出波形多級(jí)反相器電路圖（3級(jí)）：圖2-3 多級(jí)反相器電路多級(jí)反相器輸入輸出波形圖：圖2-4 多級(jí)反相器輸入輸出波形改變

3、多級(jí)反相器中MOS的寬長(zhǎng)比，以改變PMOS為例，對(duì)比輸出結(jié)果寬長(zhǎng)比為2：圖2-5 PMOS寬長(zhǎng)比為2的輸入輸出波形寬長(zhǎng)比為20：圖2-6 PMOS寬長(zhǎng)比為20的輸入輸出波形分析：為了更好地對(duì)比兩種寬長(zhǎng)比情況，我把兩圖都放大至34us至42us之間的波形?？梢钥闯?，PMOS寬長(zhǎng)比20波形中的一級(jí)反相后的上升下降時(shí)間，要比PMOS寬長(zhǎng)比為2波形中的一級(jí)反相后的上升下降時(shí)間要短，說(shuō)明PMOS寬長(zhǎng)比越大，上升下降時(shí)間減小得越快。2、二輸入與非門(mén)電路圖：圖2-7 二輸入與非門(mén)電路二輸入與非門(mén)輸入輸出波形圖：圖2-8 二輸入與非門(mén)輸入輸出波形三輸入或非門(mén)電路圖：圖2-9 三輸入或非門(mén)電路三輸入或非門(mén)輸入輸

4、出波形圖：圖2-10 三輸入或非門(mén)輸入輸出波形實(shí)驗(yàn)3（注意：每次仿真時(shí)，必須采用SpectreS先進(jìn)行仿真，以便破解仿真器）內(nèi)容：1. 完成所有示例的練習(xí) 2. 完成最后的實(shí)驗(yàn)任務(wù)實(shí)驗(yàn)任務(wù):1. 設(shè)計(jì)兩個(gè)不同器件參數(shù)的反相器，并對(duì)其進(jìn)行輸入電壓掃描仿真，獲得如下波形：一個(gè)反相器在1V電壓之內(nèi)翻轉(zhuǎn)，另一個(gè)在1V2V電壓之間翻轉(zhuǎn)。在設(shè)計(jì)報(bào)告中要明確指出NMOS和PMOS管的寬長(zhǎng)比，以及仿真結(jié)果，并進(jìn)行適當(dāng)分析。2. 回顧nmos,pmos管的I/V特性曲線：漏電流Id隨柵源電壓Vgs變化的曲線，以及Id隨Vds變化的曲線。通過(guò)DC仿真，對(duì)nmos和pmos的I/V特性進(jìn)行模擬，獲得I/V曲線。提示

5、：分別設(shè)置Vgs和Vds為變量，采用dc掃描仿真，獲得波形。3. 對(duì)示例1中的電流鏡電路進(jìn)行溫度特性仿真，獲得流過(guò)電阻的電流溫度特性（-2080度），以及電阻上端電壓的溫度特性（-2080度）。解答：1、在1V以內(nèi)翻轉(zhuǎn)的反相器電路圖及波形圖：圖3-1 在1V以內(nèi)翻轉(zhuǎn)的反相器電路及波形電路圖中，下拉器件NMOS的寬長(zhǎng)比為70，上拉器件PMOS的寬長(zhǎng)比為1。在1V2V之間翻轉(zhuǎn)的反相器電路圖及波形圖：圖3-2 在1V2V之間翻轉(zhuǎn)的反相器電路及波形電路圖中，下拉器件NMOS的寬長(zhǎng)比為0.5，上拉器件PMOS的寬長(zhǎng)比為1。分析：上拉器件PMOS的寬長(zhǎng)比越高，越能使翻轉(zhuǎn)點(diǎn)往高電壓方向移動(dòng)；下拉器件NMOS

6、的寬長(zhǎng)比越高，越能使翻轉(zhuǎn)點(diǎn)往低電壓方向移動(dòng)。在1V以內(nèi)翻轉(zhuǎn)的電路中，NMOS和PMOS寬長(zhǎng)比之比為70；在1V2V之間翻轉(zhuǎn)的電路中，NMOS和PMOS寬長(zhǎng)比之比為0.5。綜上所述，NMOS和PMOS的寬長(zhǎng)比之比越大，越能使翻轉(zhuǎn)點(diǎn)往低電壓方向移動(dòng)。2、NMOS的IV特性曲線： NMOS的漏電流Id隨柵源電壓Vgs變化的曲線：圖3-3 NMOS的漏電流Id隨柵源電壓Vgs變化由圖可見(jiàn)，當(dāng)柵源電壓在大于0.7V左右時(shí)漏電流才大于0。NMOS的漏電流Id隨漏源電壓Vds變化的曲線：圖3-4 NMOS的漏電流Id隨漏電壓Vds變化圖為固定柵源電壓為3V的曲線。由圖可見(jiàn)，當(dāng)Vds比較小時(shí)，可認(rèn)為Id成線性

7、增長(zhǎng)；當(dāng)Vds繼續(xù)增大時(shí)，Id曲線趨于平緩，Id趨于飽和；Vds繼續(xù)增長(zhǎng)到某一臨界值時(shí)，Id突然增大，MOS管發(fā)生擊穿。PMOS的IV特性曲線： PMOS的漏電流Id隨柵源電壓Vgs變化的曲線：圖3-5 PMOS的漏電流Id隨柵源電壓Vgs變化由圖可見(jiàn)，當(dāng)柵源電壓在小于2.3V左右時(shí)漏電流才大于0（反向，所以顯示為負(fù)數(shù)）。PMOS的漏電流Id隨漏源電壓Vds變化的曲線：圖3-6 PMOS的漏電流Id隨漏電壓Vds變化3、電流鏡電路流過(guò)電阻的電流溫度特性和電阻上端電壓的溫度特性（-2080度）：圖3-7 電流鏡電路流過(guò)電阻的電流溫度特性和電阻上端電壓的溫度特性（-2080度）實(shí)驗(yàn)4（注意：每次仿

8、真時(shí)，必須采用SpectreS先進(jìn)行仿真，以便破解仿真器）內(nèi)容：1. 完成所有示例的練習(xí) 2. 完成最后的實(shí)驗(yàn)任務(wù)實(shí)驗(yàn)任務(wù)：1. 對(duì)示例1中單級(jí)共源放大器進(jìn)行分析，增大寬長(zhǎng)比為原來(lái)的20倍，仿真測(cè)試增益。兩者比較，說(shuō)明為什么？2. 繪制具體的仿真電路，對(duì)下圖兩種有源電阻作為負(fù)載的共源放大器進(jìn)行增益和相位的仿真，并分析波形。（圖中寬長(zhǎng)比僅僅是參考，在具體實(shí)驗(yàn)時(shí)，可以進(jìn)行更改）解答：1、 寬長(zhǎng)比為1:1的增益和相位：圖4-1 寬長(zhǎng)比1:1增益相位圖寬長(zhǎng)比20:1的增益和相位：圖4-2 寬長(zhǎng)比20:1增益相位圖分析：寬長(zhǎng)比為1時(shí)增益約為20.8dB，為20時(shí)增益約為49.27dB，說(shuō)明寬長(zhǎng)比對(duì)增益有

9、影響，且寬長(zhǎng)比越大，增益越大。2、 柵壓固定3V的PMOS作為有源電阻的增益和相位：圖4-3 柵壓固定3V的PMOS作為有源電阻的增益和相位分析： 用柵壓固定為3V的PMOS作為有源電阻，和NMOS組成單級(jí)放大器，增益約為162稍有變化，相位約為180稍有變化，可能是因?yàn)镻MOS工作在飽和區(qū)導(dǎo)致電流變化幅度較小而導(dǎo)致的。柵漏相連的PMOS作為有源電阻的增益和相位：圖4-4 柵漏相連的PMOS作為有源電阻的增益和相位分析：使用柵漏相連的PMOS作為負(fù)載，和NMOS組成的單級(jí)放大器，增益穩(wěn)定約為13.4，相位穩(wěn)定為180，相比于柵壓固定的PMOS負(fù)載，增益減小了很多。實(shí)驗(yàn)5實(shí)驗(yàn)任務(wù)：1 分別繪制與

10、非門(mén)和或非門(mén)的版圖，并完成drc、lvs驗(yàn)證。2 繪制如下電路的版圖，并完成drc和lvs驗(yàn)證。注意：寬長(zhǎng)比自行設(shè)計(jì)，注意MOS管的襯底接觸情況！解答：1、與非門(mén)的版圖：圖5-1 與非門(mén)版圖與非門(mén)電路圖：圖5-2 與非門(mén)電路圖與非門(mén)版圖DRC驗(yàn)證通過(guò)，如下為L(zhǎng)VS結(jié)果圖：圖5-3 與非門(mén)DRC結(jié)果可見(jiàn)，器件、網(wǎng)絡(luò)、節(jié)點(diǎn)都匹配?；蚍情T(mén)的版圖：圖5-4 或非門(mén)的版圖或非門(mén)電路圖：圖5-5 或非門(mén)電路圖或非門(mén)版圖DRC驗(yàn)證通過(guò)，如下為L(zhǎng)VS結(jié)果圖：圖5-6 與非門(mén)DRC結(jié)果可見(jiàn)，器件、網(wǎng)絡(luò)、節(jié)點(diǎn)都匹配。2、題中電路的版圖：圖5-7 題中電路的版圖題中電路的電路圖：圖5-8 題中電路的電路圖DRC驗(yàn)證

11、通過(guò)，一下為L(zhǎng)VS結(jié)果圖：圖5-9 題圖的LVS結(jié)果可見(jiàn)，器件、網(wǎng)絡(luò)、節(jié)點(diǎn)都匹配。實(shí)驗(yàn)6綜合練習(xí)（選做）：請(qǐng)選擇所學(xué)過(guò)的任意一種電路，畫(huà)出電路圖、通過(guò)參數(shù)設(shè)計(jì)達(dá)到自己預(yù)期的設(shè)計(jì)要求，并通過(guò)電路仿真來(lái)驗(yàn)證；最后完成版圖。要求： 1、所選擇電路最好有一定的功能；不得與之前實(shí)驗(yàn)內(nèi)容有重復(fù)； 2、電路的規(guī)模不限； 3、因綜合練習(xí)為個(gè)人設(shè)計(jì)電路，因此報(bào)告中不得出現(xiàn)相同（電路結(jié)構(gòu)可以類似、功能可以相同，但器件參數(shù)和所獲得性能不得相同）；若出現(xiàn)完全相同，視為未做； 4、綜合實(shí)驗(yàn)中出現(xiàn)任何問(wèn)題和解決方法可以在報(bào)告中體現(xiàn)出來(lái)；若時(shí)間有限未完成所有設(shè)計(jì)工作，實(shí)驗(yàn)報(bào)告可將已進(jìn)行設(shè)計(jì)體現(xiàn)出來(lái)。電路圖：圖6-1 CMOS反相器電路圖版圖：圖6-2 版圖LVS驗(yàn)證：圖6-2 LVS結(jié)果本次實(shí)驗(yàn)小結(jié)： 本次連續(xù)八周時(shí)間的的上機(jī)實(shí)驗(yàn)，我先后學(xué)會(huì)了如何利用cadence軟件繪制電路圖；了解了如何利用cadence軟件進(jìn)行電路功能仿真，諸如在一定時(shí)間內(nèi)的輸出仿真，對(duì)變量在一定范圍內(nèi)的輸出仿真，對(duì)溫度進(jìn)行變化的輸出特性曲線等等。也學(xué)到了如何利用cadence軟件繪制版圖，