采用FPGA的低功耗系統(tǒng)設(shè)計(jì)

1、采用fpga的低功耗系統(tǒng)設(shè)計(jì)結(jié)合采納低功耗元件和低功耗設(shè)計(jì)技術(shù)在目前比以往任何時(shí)候都更有價(jià)值。隨著元件集成更多功能，并越來(lái)越小型化，對(duì)低功耗的要求持續(xù)增長(zhǎng)。當(dāng)把可編程規(guī)律器件用于低功耗應(yīng)用時(shí)，限制設(shè)計(jì)的低功耗十分重要。本文將研究減小動(dòng)態(tài)和靜態(tài)功耗的各種辦法，并且給出一些例子解釋如何使功耗最小化。功耗的三個(gè)主要來(lái)源是啟動(dòng)、待機(jī)和動(dòng)態(tài)功耗。器件上電時(shí)產(chǎn)生的相關(guān)即是啟動(dòng)電流；待機(jī)功耗又稱作靜態(tài)功耗，是電源開(kāi)啟但i/o上沒(méi)有開(kāi)關(guān)活動(dòng)時(shí)器件的功耗；動(dòng)態(tài)功耗是指器件正常工作時(shí)的功耗。啟動(dòng)電流因器件而異。例如，基于sram的具有高啟動(dòng)電流，由于這類器件剛上電時(shí)是沒(méi)有配置的，而需要從外部存儲(chǔ)芯片下載數(shù)據(jù)來(lái)配置

2、它們的可編程資源，如路由銜接和查找表。相反地，反熔絲fpga不需要上電配置，因而沒(méi)有高啟動(dòng)電流。像啟動(dòng)電流一樣，待機(jī)功耗主要依靠于器件的特性。因?yàn)閟ram fpga互連中sram單元的數(shù)量相當(dāng)大，它們甚至在待機(jī)時(shí)也要消耗數(shù)百毫安電流。反熔絲fpga具有金屬到金屬互連，不需要額外的晶體管來(lái)保持互連，因而也就不會(huì)產(chǎn)生額外的功耗。但是，對(duì)上述兩種fpga類型來(lái)說(shuō)，漏電流將隨工藝幾何尺寸的縮小而增強(qiáng)，這加劇了功耗問(wèn)題。另一個(gè)難題是動(dòng)態(tài)功耗，其動(dòng)輒比待機(jī)功耗大好幾倍。動(dòng)態(tài)功耗與fpga內(nèi)部單元（如寄存器和組合規(guī)律）寄生的充電和放電頻率成比例，因而通常要針對(duì)設(shè)計(jì)舉行優(yōu)化。下面將介紹fpga設(shè)計(jì)中常用的一些

3、可以降低功耗的技術(shù)：采納fqga的低功耗系統(tǒng)設(shè)計(jì)技術(shù)1 . 狀態(tài)機(jī)編碼。大量的規(guī)律資源是由實(shí)現(xiàn)的有限狀態(tài)機(jī)的類型來(lái)定義的。one-hlt狀態(tài)機(jī)編碼創(chuàng)建每個(gè)狀態(tài)的一個(gè)觸發(fā)器的狀態(tài)機(jī)，與gray和二進(jìn)制狀態(tài)機(jī)，較少利用one-hot狀態(tài)機(jī)可以獲得功效更好的設(shè)計(jì)。一些綜合器軟件能自動(dòng)對(duì)狀態(tài)機(jī)舉行編碼，但最有效的辦法是挺直在hdl代碼中定義狀態(tài)值。2. 庇護(hù)賦值。賦值庇護(hù)的關(guān)鍵在于：若終于的輸出不需要更新，則阻擋輸入信號(hào)向下傳揚(yáng)到其它規(guī)律塊。對(duì)輸入信號(hào)的賦值庇護(hù)可確保僅在適當(dāng)初轉(zhuǎn)變輸出值，從而將不須要的輸出開(kāi)關(guān)減至最少。在大型組合規(guī)律（例如寬復(fù)用器）的輸入端加鎖存器，這能抑制無(wú)效的開(kāi)關(guān)活動(dòng)，由于僅當(dāng)輸

4、出需要更新時(shí)輸入才被鎖好。類似地，可利用控制寄存器來(lái)打開(kāi)或關(guān)閉低級(jí)別的模塊（如子模塊中的狀態(tài)機(jī)）。使大總線和子模塊保持在一個(gè)恒定狀態(tài)有助于削減不相關(guān)輸出開(kāi)關(guān)的數(shù)量。3組合環(huán)。在不注重的時(shí)候，設(shè)計(jì)師間或可能在fpga設(shè)計(jì)中創(chuàng)建了組合環(huán)。當(dāng)一組相關(guān)的組合規(guī)律在特定的條件下不斷振蕩時(shí)，就會(huì)形成這些組合環(huán)。將消耗fpga中的許多電流。因此，最好是評(píng)估振蕩器，或確保在重新評(píng)估之前任何反饋規(guī)律都由一個(gè)寄存器來(lái)舉行門控。4門控時(shí)鐘。對(duì)于臨時(shí)不用法的模塊，系統(tǒng)可以減慢或停止其時(shí)鐘。在任一給定時(shí)光，通過(guò)時(shí)鐘可以節(jié)約功耗。門控時(shí)鐘可以極大地節(jié)約功耗，由于有源時(shí)鐘緩沖器的數(shù)目削減，翻轉(zhuǎn)觸發(fā)器的次數(shù)將削減，因而那些觸

5、發(fā)器的輸出端將削減可能反轉(zhuǎn)。門控時(shí)鐘要求認(rèn)真地規(guī)劃和分割算法，但節(jié)約的功耗相當(dāng)可觀。系統(tǒng)級(jí)應(yīng)用的功耗節(jié)約辦法：1 系統(tǒng)時(shí)鐘速度。系統(tǒng)時(shí)鐘頻率對(duì)板的總功耗有顯著影響，由于時(shí)鐘信號(hào)的開(kāi)關(guān)活動(dòng)最多，電容性負(fù)載最大。不過(guò)，時(shí)鐘速度又與帶寬性能挺直相關(guān)。為了在功耗和吞吐量之間取得一個(gè)最佳平衡，設(shè)計(jì)者可以向不需要快時(shí)鐘的元件提供較慢的時(shí)鐘，而向那些對(duì)帶寬很關(guān)鍵的元件提供快時(shí)鐘，或用法一個(gè)內(nèi)建的鎖相環(huán)來(lái)為需要高速性牟的特定模塊產(chǎn)生一個(gè)快時(shí)鐘。2 元件使能。有時(shí)，即使它們行為對(duì)目前功能而言是不必須的，輸出端仍會(huì)被賦值。為了削減示用法的i/o產(chǎn)生的多余功耗，可以把一個(gè)系統(tǒng)控制器映射到fpga，以關(guān)閉臨時(shí)不用的器

6、件。當(dāng)一個(gè)器件與當(dāng)前操作無(wú)關(guān)時(shí)，系統(tǒng)控制可以解除其用法信號(hào)；或者，若該器件將在長(zhǎng)時(shí)光內(nèi)不被拜訪，則可以把它置于睡眠模式。在低功耗fpga中實(shí)現(xiàn)這樣一個(gè)系統(tǒng)控制器可以削減系統(tǒng)的總開(kāi)關(guān)活動(dòng)，并智能地使一些暫不需要的器件保持在睡眠模式。元件使能類似于賦值庇護(hù)，只不過(guò)元件使能是在系統(tǒng)級(jí)實(shí)現(xiàn)的，它控制的對(duì)象是電路板上的元件而非fpga中的模塊。3 智能協(xié)處理器。普通來(lái)說(shuō)不得，液晶顯示屏和微處理器占用了設(shè)計(jì)中的大部分功耗預(yù)算，因此，經(jīng)常通過(guò)降低屏幕亮度或部分關(guān)閉屏幕來(lái)節(jié)約功耗。同樣地，使微處理器保持在睡眠模式也可以延伸電池壽命。不幸的是，微處理器通常需要處理多個(gè)器件的中斷服務(wù)程序，這就使微處理器很難處于睡眠模式。鑒于此，把外圍振奮和中斷控制等任務(wù)卸載到一個(gè)低功耗fpga上可以大大降低功耗。在fpga中實(shí)現(xiàn)的一個(gè)低功耗中斷控制器或數(shù)據(jù)協(xié)處理能夠自己處理