基于FPGA的液位檢測系統(tǒng)的前端設計

1、基于FPGA的液位檢測系統(tǒng)的前端設計摘要本設計是關(guān)于一個基于FPGA的液位檢測系統(tǒng)的設計，即設計合適的傳感器來對液位的信號進行采集，然后在FPGA上對信號進行處理，主要是對FPGA用VHDL進行編程，建立若干邏輯模塊對數(shù)據(jù)進行一系列的處理，最后利用LED來對信號進行輸出顯示。本文著重介紹了這個系統(tǒng)的液位檢測信號采集的前端設計，前端設計包括傳感器模塊、放大電路模塊以及AD轉(zhuǎn)換模塊的設計，它是整個液位檢測設計的基礎(chǔ)，主要目的是數(shù)據(jù)的采集即如何獲得高質(zhì)量的液位信號，然后對其進行加工處理傳送。本文介紹的前端設計能實現(xiàn)結(jié)構(gòu)簡化,系統(tǒng)精度較好，適用性強，具有良好的人機交互功能。關(guān)鍵詞：液位檢測，傳感器，F(xiàn)

2、PGA,VHDL第一章 引言1.1液位檢測的意義液位檢測廣泛用于各種行業(yè)領(lǐng)域，它幾乎遍及生產(chǎn)與生活的各個領(lǐng)域,尤其工業(yè)生產(chǎn)過程如石油、化工、醫(yī)藥和食品等行業(yè)領(lǐng)域中, 液體的測量不但要求精度高,還需很好地適應工業(yè)現(xiàn)場的特殊環(huán)境,具有在惡劣環(huán)境下持續(xù)傳感的能力, 由于液體性質(zhì)物理環(huán)境的復雜性，給準確檢測液位變化帶來的很大的困難。故對液位測量提出了精確、實時、在線的要求。隨著科學技術(shù)與生產(chǎn)的迅速發(fā)展,液位自動檢測領(lǐng)域出現(xiàn)了種類多樣的測量手段，對其經(jīng)濟性、技術(shù)性提出了很高的要求。1.2液位檢測的發(fā)展現(xiàn)狀和趨勢    由于液位檢測應用領(lǐng)域的不同，性能指標和技術(shù)要求也有差異，

3、但適用有效的測量成為共同的發(fā)展趨勢，隨著電子技術(shù)及計算機技術(shù)的發(fā)展，液位檢測的自動控制成為其今后的發(fā)展趨勢，控制過程的自動化處理以及監(jiān)控軟件良好的人機界面，操作人員在監(jiān)控計算機上能根據(jù)控制效果及時修運行參數(shù)，這樣能有效地減少工人的疲勞和失誤，提高生產(chǎn)過程的實時性、安全性。隨著計算機控制技術(shù)應用的普及、可靠性的提高及價格的下降，液位檢測的微機控制必將得到更加廣泛的應用。1.3 液位檢測系統(tǒng)的任務和所要達到的目標該系統(tǒng)功能結(jié)構(gòu)主要分為五個方面：一、使用壓力傳感器去采集與壓力相對應的電壓值；二、由于本系統(tǒng)使用的傳感器MPX53輸出電壓較小（毫伏級），所以輸出電壓必須經(jīng)過放大電路放大再傳送至A/D轉(zhuǎn)換

4、器；三、從A/D轉(zhuǎn)換器出來后的信號變成了相應的數(shù)字信號，再將其傳送給FPGA芯片；四、對FPGA用VHDL進行編程，建立若干邏輯模塊對數(shù)據(jù)進行一系列的處理與控制（包括MAX197控制模塊、數(shù)制轉(zhuǎn)換模塊以及LCD驅(qū)動模塊）；最后，把信號傳送給LCD進行顯示。液位檢測功能圖如圖1-1所示。 圖1- 1 液位檢測功能結(jié)構(gòu)圖我設計的部分是信號的采集即前端設計，其設計模塊圖1-2所示：其中包括傳感器模塊、放大電路模塊、AD轉(zhuǎn)換模塊的設計，設計所要達到的目標是硬件系統(tǒng)的結(jié)構(gòu)簡化,系統(tǒng)精度較好，適用性強，具有良好的人機交互功能，有問題就能立即發(fā)現(xiàn)，通過實現(xiàn)水位的顯示以便自動調(diào)節(jié)控制液位。液位控制在

5、設定值上正常運行不需要人工干預，操作人員勞動強度小。 圖1- 2 前端設計模塊圖                               第二章 傳感器模塊的設計方案2.1傳感器簡介傳感器，指能感受規(guī)定的被測量并按照一定的規(guī)律轉(zhuǎn)換成可用輸出信號的器件或裝置。根據(jù)傳感器工作原理

6、，可分為物理傳感器和化學傳感器二大類 ：傳感器工作原理的分類物理傳感器應用的是物理效應，諸如壓電效應，磁致伸縮現(xiàn)象，離化、極化、熱電、光電、磁電等效應。被測信號量的微小變化都將轉(zhuǎn)換成電信號。化學傳感器包括那些以化學吸附、電化學反應等現(xiàn)象為因果關(guān)系的傳感器，被測信號量的微小變化也將轉(zhuǎn)換成電信號。 而本設計的測量對象是液體，所選擇的傳感器能夠準確反映液位的變化，所選擇的傳感器應該符合以上要求，我們知道壓力傳感器是工業(yè)實踐中最為常用的一種傳感器，其廣泛應用于各種工業(yè)自控環(huán)境，涉及水利水電、鐵路交通、智能建筑、生產(chǎn)自控、航空航天、軍工、石化、油井、電力、船舶、機床、管道等眾多行業(yè)，下面就簡單

7、介紹壓阻式力傳感器原理:  電阻應變片是一種將被測件上的應變變化轉(zhuǎn)換成為一種電信號的敏感器件。它是壓阻式應變傳感器的主要組成部分之一。電阻應變片應用最多的是金屬電阻應變片和半導體應變片兩種。金屬電阻應變片又有絲狀應變片和金屬箔狀應變片兩種。通常是將應變片通過特殊的粘和劑緊密的粘合在產(chǎn)生力學應變基體上，當基體受力發(fā)生應力變化時，電阻應變片也一起產(chǎn)生形變，使應變片的阻值發(fā)生改變，從而使加在電阻上的電壓發(fā)生變化。這種應變片在受力時產(chǎn)生的阻值變化通常較小，一般這種應變片都組成應變電橋，并通過后續(xù)的儀表放大器進行放大，再傳輸給處理電路（通常是A/D轉(zhuǎn)換和CPU）顯示或執(zhí)行機構(gòu)。

8、60;選擇了合適的傳感器，為了節(jié)約成本，同時保證傳感器的測量精度及穩(wěn)定度達到技術(shù)指定要求，需要對原始芯片進行合理的封裝，實現(xiàn)壓力傳感器內(nèi)部無可動部件，保證傳感器抗沖擊、抗震動，從而保護了內(nèi)部芯片，對于MPX53D型號壓力傳感器芯片，對其進行封裝應注意的問題是測量軟管的選擇，應根據(jù)芯片的端口選擇合適的軟管，封裝時應保證其密封度。2.2 前端設計的傳感器模塊的設計方案根據(jù)以上傳感器的選擇原則，考慮到測量范圍、量程、重復性、可靠性等因數(shù)，而本實驗環(huán)境是量程較小的液體，有兩種方案可供選擇參考：一種方案是選用Motorola公司生產(chǎn)的MPX53D型號壓力傳感器作為前端采集器件，通過液位的高低不同所產(chǎn)生的

9、壓力值的不同，把采集到的電壓值經(jīng)過放大電路的放大以后，再傳送到A/D 轉(zhuǎn)換器的輸入通道。另一種方案是APM公司生產(chǎn)的 BP300T, BP300T壓力傳感器是專為電子醫(yī)療器械（電子電子血壓計）開發(fā)的一款氣體壓力傳感器，標稱壓力為5.8PSI(300mmHg)，采用標準的小型DIP-6塑膠封裝，完全代替NAIS ADP4系列、Honeywell HPX系列壓力傳感器。2.2.1方案一：MPX53D型號壓力傳感器是一個50kPa的非補償性硅壓力傳感器，封裝簡單,允許用戶自行設計和增加外部溫度補償和通信功能。除了接受水壓的一面（P1），另一面為真空的（P2），正常工作下P1>P2，兩面所承受的

10、最大壓差為200ka，表1顯示了MPX53D的基本特性。傳感器提供了非常精確的電壓輸出與壓力成正比，傳感器的輸出方程為：Vout=Voff+(V/P)×P其中Voff為偏移電壓典型值約為20mV，V/P為靈敏度典型值為1.2mv/kPa，P為檢測對象的壓力。 圖2-1顯示了其在不同溫度下的典型的輸出特性。儲藏溫度與工作溫度均在-40 +125，MPX53D是半導體的壓阻式壓力傳感器，能夠使電信號成比例輸出，衡量該傳感器的應變性能要依賴溫度的變化，溫度變化的范圍需要溫度補償裝置。 圖2-2顯示了其實際與理論線性度，線性表示理想傳感器的輸出特性，由于種種原因?qū)嶋H的傳感

11、器總是非線性的，只能用線性度來表示其輸出特性，有兩種非線性的計算方法：終點直線擬合和最小二乘法擬合，摩托羅拉指定的壓力傳感器非線性的依據(jù)是終點直線法測的終端壓力。 2.2.2方案二：BP300T壓力傳感器是專為電子醫(yī)療器械（電子電子血壓計）開發(fā)的一款氣體壓力傳感器，其外部結(jié)構(gòu)圖及內(nèi)部結(jié)構(gòu)原理圖分別如圖2-3、2-4所示： 它具有結(jié)構(gòu)簡單、性能穩(wěn)定、可靠性好、通用性強等優(yōu)點，具有低廉的價格，替換性好等特點，其工作壓力為300mmHg，能測量量程較小的氣壓或液體信號，其應用范圍相對局限，是屬于專用的一款傳感器，主要適用于腕式臂式電子血壓計、醫(yī)療按摩器等需要控制氣體壓力的設備和器

12、械中。該傳感器的優(yōu)缺點是整機結(jié)構(gòu)緊湊、精度、過載倍數(shù)和可靠性高，動作誤差和溫度系數(shù)小，成本較低，在各種實驗室及醫(yī)療中能廣泛應用，但封裝要求較高，容易出現(xiàn)封裝問題而影響測量精度。    對比以上兩種方案的性能特點可知，方案一的MPX53D型號壓力傳感器具有良好的線性輸出特性，能適用多種液體環(huán)境，結(jié)構(gòu)簡單，可靠性強，可操作性強且經(jīng)濟，能容易滿足設計要求，方案二的BP300T壓力傳感器雖然也能滿足一些性能指標，但測量量程較小，主要是測量氣壓信號，是屬于專用的一款傳感器，其應用范圍相對局限，其穩(wěn)定性也相對較差，故選擇方案一較為合理。第三章 液位信號的放大電路模塊設計3.1

13、 放大電路簡介 放大即為增加電信號幅度或功率的電子電路。應用放大電路實現(xiàn)放大的裝置稱為放大器。它的核心是電子有源器件，如電子管、晶體管等。為了實現(xiàn)放大，必須給放大器提供能量。常用的能源是直流電源，但有的放大器也利用高頻電源作為泵浦源。放大作用的實質(zhì)是把電源的能量轉(zhuǎn)移給輸出信號。輸入信號的作用是控制這種轉(zhuǎn)移，使放大器輸出信號的變化重復或反映輸入信號的變化?，F(xiàn)代使用最廣的是以晶體管（雙極型晶體管或場效應晶體管）放大電路為基礎(chǔ)的集成放大器。大功率放大以及高頻、微波的低噪聲放大，常用分立晶體管放大器。高頻和微波的大功率放大主要靠特殊類型的真空管，如功率三極管或四極管、磁控管、速調(diào)管、行波管以

14、及正交場放大管等。放大電路的前置部分或集成電路元件變質(zhì)引起高頻振蕩產(chǎn)生"咝咝"聲，檢查各部分元件，若元件無損壞，再在磁頭信號線與地間并接一個1000PF0047霧的電容，"咝咝"聲若不消失，則需要更換集成塊。在測量控制系統(tǒng)中，用來放大傳感器輸出的微弱電壓，電流或電荷信號的放大電路稱為測量放大電路，亦稱儀用放大電路。3.2 放大電路的主要特性指標放大電路的性能指標是衡量它的品質(zhì)優(yōu)劣的標準，并決定其適用范圍。這里主要討論放大電路的輸入電阻、輸出電阻、增益、頻率響應和非線性失真等幾項主要性能指標。（1）輸入阻抗應與傳感器輸出阻抗相匹配；  

15、 （2）一定的放大倍數(shù)和穩(wěn)定的增益：放大倍數(shù)是描述一個放大電路放大能力的指標，其中電壓放大倍數(shù)定義為輸出電壓與輸入電壓的變化量之比。當輸入一個正弦測試電壓是，也可用輸出電壓與輸入電壓的正弦向量之比來表示，即A=U出U入于此類似，電流放大倍數(shù)定義為輸出與輸入電流的變化量之比，同樣也可用二者的正弦向量之比來表示，即A=I出I入需注意以上兩個表達式只有在輸出電壓和輸出電流基本上也是正弦波，即輸出信號沒有明顯失真的情況下才有意義。（3）低的輸入失調(diào)電壓和輸入失調(diào)電流以及低的漂移如前所述的放大電路模型是極為簡單的模型，實際的放大電路中總是存在一些電抗性元件，如電容、電感、電子器件的極間電容以及

16、接線電容與接線電感等。因此，放大電路的輸出和輸入之間的關(guān)系必然和信號頻率有關(guān)。放大電路的頻率響應所指的是，在輸入正弦信號情況下，輸出隨頻率連續(xù)變化的穩(wěn)態(tài)響應。若考慮電抗性元件的作用和信號角頻率變量，則放大電路的電壓增益可表達為由于通常有fL << fH的關(guān)系，故有BW  fH。有些放大電路的頻率響應，中頻區(qū)平坦部分一直延伸到直流，如圖3-4所示?？梢哉J為它是圖3-3的一種特殊情況，即下限頻率為零。這種放大電路稱為直流（直接耦合）放大電路?，F(xiàn)代模擬集成電路大多采用直接耦合進行放大。（4）線性好、精度高信號的另一種失真是由放大器件的非線性特性所引起的。放大器件包括分立器件（如

17、半導體三極管等）和集成電路器件（如集成運算放大器等）。對于分立器件放大電路來說，電子電路設計工作者應設法使它工作在線性放大區(qū)。當要求信號的幅值較大，如多級放大電路的末級，特別是功率放大電路，非線性失真難以避免。對于集成運算放大器，通常是由正、負雙電源供電，當輸出信號的幅值接近雙電源值時，其輸出將產(chǎn)生非線性失真，稱為飽和失真。有關(guān)上述非線性失真的細節(jié)。向放大電路輸入標準的正弦波信號，可以測定輸出信號的非線線失真，并用下面定義的非線性失真的系數(shù)來衡量。放大電路除上述幾種主要性能指標外，針對不同用途的電路，還常會提出一些其指標，諸如最大輸出功率、效率、信號噪聲比、抗干擾能力等等，甚至在某些特殊使用場

18、合還會提出體積、重量、工作溫度、環(huán)境溫度等要求。其中有些在通常條件下很容易達到的技術(shù)指標，但在特殊條件下往往就變得很難達到，如強背景噪聲、高溫等惡劣環(huán)境下運行，即屬這種情況。要想全面達到應用中所要求的性能指標，除合理設計電路外，還要靠選擇高質(zhì)量的元器件及高水平的制造工藝來保證。3.3放大電路模塊設計方案一由于傳感器的信號較小，需要適當放大，考慮到設計的經(jīng)濟性及環(huán)境要求，用三極管實現(xiàn)放大，選擇共射電路就能實現(xiàn)電壓和電流的放大，且輸入電阻和輸出電阻比較適中，如何測量輸入輸出電阻成為放大電路的關(guān)鍵。要測一個放大電路的輸入電阻，本來只要測出輸入電壓Ui和輸入電流Ii，那么輸入電阻Ri=Ui/Ii。 但

19、是我們實驗室里沒有測量微小交流電流的交流微安表，只有測量微小電壓的交流毫伏表，為了將這個電流量轉(zhuǎn)換成電壓，于是在輸入電路中串聯(lián)了一個電阻R，這個R的大小應當和輸入電阻的大小相當。這樣，輸入電流Ii=(Us-Ui)/R,在這里，Us是信號源輸出電壓，Ui是放大電路輸入端得到的電壓，只要測出這兩個電壓，就可求出輸入電阻了。 其具體步驟如下：第一步，不串電阻，在放大電路輸入端接入信號源電壓U1，在放大電路輸出端接示波器觀察輸出電壓Uo；第二步，在輸入電路中串入適當已知阻值的電阻R，這時在示波器上看到的波形將明顯變小，調(diào)整（增大）信號源輸出，使示波器上的輸出波形達到原來的Uo大小，（這時輸入

20、端的電壓還是U1），再測量這時的信號源輸出電壓U2,(由于信號源內(nèi)阻很小，不會產(chǎn)生感應電壓)，U2與U1的差就是R上的壓降。輸入電流Ii=(U2-U1)/R,電路的輸入電阻Ri=U1/Ii=U1*R/(U2-U1) 。此放大電路的設計方案圖如圖3-5所示： 3.3.1 方案一的原理論證     此設計適合于傳感器的單端輸出，由三極管的特性可知，要使NPN處于放大狀態(tài)，則射極正偏，集電結(jié)反偏，三極管的簡單工作電路如圖3-6所示： 具體運用于信號放大時，使用單管共射就能實現(xiàn)電壓或電流信號的放大，整個設計的工作原理圖見附錄3。 &

21、#160;  放大電路工作原理計算論證：   由于傳感器的信號不穩(wěn)定，容易失真，因此放大電路前端采用射極跟隨器，同樣用三極管來實現(xiàn)，電壓跟隨器的電壓放大倍數(shù)恒小于且接近1。電壓跟隨器的顯著特點就是，輸入阻抗高，而輸出阻抗低，一般來說，輸入阻抗要達到幾兆歐姆是很容易做到的。輸出阻抗低，通?？梢缘綆讱W姆，甚至更低。 在電路中，電壓跟隨器一般做緩沖級及隔離級。因為，電壓放大器的輸出阻抗一般比較高，通常在幾千歐到幾十千歐，如果后級的輸入阻抗比較小，那么信號就會有相當?shù)牟糠謸p耗在前級的輸出電阻中。在這個時候，就需要電壓跟隨器來從中進行緩沖。起到承上啟下的作用。應用

22、電壓跟隨器的另外一個好處就是，提高了輸入阻抗，這樣，輸入電容的容量可以大幅度減小，為應用高品質(zhì)的電容提供了前提保證。 電壓跟隨器的另外一個作用就是隔離，在HI-FI電路中，關(guān)于負反饋的爭議已經(jīng)很久了，其實，如果真的沒有負反饋的作用，相信絕大多數(shù)的放大電路是不能很好的工作的。但是由于引入了大環(huán)路負反饋電路，揚聲器的反電動勢就會通過反饋電路，與輸入信號疊加。造成音質(zhì)模糊，清晰度下降，所以，有一部分功放的末級采用了無大環(huán)路負反饋的電路，試圖通過斷開負反饋回路來消除大環(huán)路負反饋的帶來的弊端。但是，由于放大器的末級的工作電流變化很大，其失真度很難保證。共集電路時輸入高阻抗，輸出低阻抗，這就使得

23、它在電路中可以起到阻抗匹配的作用，能夠使得后一級的放大電路更好的工作。其電路原理圖3-7設計如下： 射極跟隨加單管共射電路能實現(xiàn)傳感器的放大功能，該電路設計簡單、明了、經(jīng)濟，但由于Ube=0.6-0.8V才能實現(xiàn)正向偏置，集電極反偏，因此要求外界的供電電壓有一定的要求，對傳感器的選擇對其電壓相對局限，此外，還需要與電路匹配的電容。3.4 放大電路模塊設計方案二    如果傳感器是對采集的信號進行比較的雙輸出，則直接選用集成放大器進行放大，把雙輸入轉(zhuǎn)化為單輸出，同樣應注意到電壓信號的跟隨問題。其設計電路圖3-8如下： 在差分比例運算電路中， R1

24、、R2、 R3和R4電阻必需采用高密度電阻，并要精確匹配，否則將產(chǎn)生較大誤差，而且降低電路的共模抑制比。綜上可知，兩方案都能實現(xiàn)信號簡單放大，兩方案的性價比也不多，根據(jù)設計要求，傳感器采集的信號較小，而且考慮到信號的穩(wěn)定性問題，方案二對電阻要求不高，只要能滿足電路匹配的電阻就可以實現(xiàn)，也不需要電容，故選擇方案二作為設計方案。 第四章:  A/D轉(zhuǎn)換器模塊的設計A/D轉(zhuǎn)換器用以實現(xiàn)模擬量向數(shù)字量的轉(zhuǎn)換，常用的A/D轉(zhuǎn)換器是逐次逼近式和雙積分式，其中ADC0808/0809是采樣頻率為8位的、以逐次逼近原理進行模數(shù)轉(zhuǎn)換的器件。其內(nèi)部有一個8通道多路開關(guān)，它可以根據(jù)地址碼鎖存譯碼

25、后的信號，只選通8路模擬輸入信號中的一個進行A/D轉(zhuǎn)換。4.1 ADC0809介紹4.1.1 ADC0809主要特性    主要特性如下：1）8路8位AD轉(zhuǎn)換器，即分辨率8位。 2）具有轉(zhuǎn)換起?？刂贫恕?#160;3）轉(zhuǎn)換時間為100s4）單個5V電源供電 5）模擬輸入電壓范圍05V，不需零點和滿刻度校準。  6）工作溫度范圍為-4085攝氏度 7）低功耗，約15mW。ADC0809是CMOS單片型逐次逼近式AD轉(zhuǎn)換器，內(nèi)部結(jié)構(gòu)如下圖4-1所示，它由8路模擬開關(guān)、地址鎖存與譯碼器、比較器、8位開關(guān)樹型DA轉(zhuǎn)換器、逐次逼近 。

26、4.1.2 ADC0809外部特性（引腳功能） ADC0809芯片有28條引腳，采用雙列直插式封裝，如圖4-2所示。下面說明各引腳功能。IN0IN7：8路模擬量輸入端。2-12-8：8位數(shù)字量輸出端。ADDA、ADDB、ADDC：3位地址輸入線，用于選通8路模擬輸入中的一路ALE：地址鎖存允許信號，輸入，高電平有效。ALE為地址鎖存允許輸入線，高電平有效。當ALE線為高電平時，地址鎖存與譯碼器將A，B，C三條地址線的地址信號進行鎖存，經(jīng)譯碼后被選中的通道的模擬量進轉(zhuǎn)換器進行轉(zhuǎn)換。A，B和C為地址輸入線，用于選通IN0IN7上的一路模擬量輸入。通道選擇表如下表2所示。表2 通道選擇表數(shù)

27、字量輸出及控制線：11條 地址輸入和控制線：4條START： AD轉(zhuǎn)換啟動信號，輸入，高電平有效。ST為轉(zhuǎn)換啟動信號。當ST上跳沿時，所有內(nèi)部寄存器清零；下跳沿時，開始進行A/D轉(zhuǎn)換；在轉(zhuǎn)換期間，ST應保持低電平。EOC為轉(zhuǎn)換結(jié)束信號。當EOC為高電平時，表明轉(zhuǎn)換結(jié)束；否則，表明正在進行A/D轉(zhuǎn)換。OE為輸出允許信號，用于控制三條輸出鎖存器向單片機輸出轉(zhuǎn)換得到的數(shù)據(jù)。OE1，輸出轉(zhuǎn)換得到的數(shù)據(jù)；OE0，輸出數(shù)據(jù)線呈高阻狀態(tài)。D7D0為數(shù)字量輸出線。（以上兩種信號用于啟動A/D轉(zhuǎn)換）。EOC： AD轉(zhuǎn)換結(jié)束信號，輸出，當AD轉(zhuǎn)換結(jié)束時，此端輸出一個高電平（轉(zhuǎn)換期間一直為低電平）。

28、60;OE：數(shù)據(jù)輸出允許信號，輸入，高電平有效。當AD轉(zhuǎn)換結(jié)束時，此端輸入一個高電平，才能打開輸出三態(tài)門，輸出數(shù)字量。CLK：時鐘脈沖輸入端。要求時鐘頻率不高于640KHZ。CLK為時鐘輸入信號線。因ADC0809的內(nèi)部沒有時鐘電路，所需時鐘信號必須由外界提供，通常使用頻率為500KH。 Vcc：電源，單一5V。 GND：地。D7-D0：8位數(shù)字量輸出引腳。REF（+）：參考電壓正端。REF（-）：參考電壓負端。4.2 ADC0809硬件及外圍確定了傳感器模塊方案和放大電路模塊方案后，把各個模塊的硬件按照原理圖連接起來，其中A/D0809與FPGA的硬件連接原理圖如圖4-3

29、所示，其中通道IN0 IN7通過A，B和C為地址輸入線來選擇。 具體傳送時，首先輸入3位地址，并使ALE=1，將地址存入地址鎖存器中。此地址經(jīng)譯碼選通8路模擬輸入之一到比較器。START上升沿將逐次逼近寄存器復位。下降沿啟動 AD轉(zhuǎn)換，之后EOC輸出信號變低，指示轉(zhuǎn)換正在進行。直到AD轉(zhuǎn)換完成，EOC變?yōu)楦唠娖?，指示AD轉(zhuǎn)換結(jié)束，結(jié)果數(shù)據(jù)已存入鎖存器，這個信號可用作中斷申請。當OE輸入高電平 時，輸出三態(tài)門打開，轉(zhuǎn)換結(jié)果的數(shù)字量輸出到數(shù)據(jù)總線上。進行A/D轉(zhuǎn)換時，采用查詢EOC的標志信號來檢測A/D轉(zhuǎn)換是否完畢，若完畢則把數(shù)據(jù)通過P0端口讀入，經(jīng)過數(shù)據(jù)處理之后在數(shù)碼管上顯示。 進行A

30、/D轉(zhuǎn)換之前，要啟動轉(zhuǎn)換的方法，ABC000選擇第一通道，ST0，ST1，ST0產(chǎn)生啟動轉(zhuǎn)換的正脈沖信號。4.3  ADC0809控制的VHDL程序設計4.3.1 VHDL語言概述 VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口，將一項工程設計，或稱設計實體，可以是一個元件、一個電路模塊或一個系統(tǒng)，分成外部和內(nèi)部，即設計實體的內(nèi)部功能和算法完成部分。在對一個設計實體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設計就直接調(diào)用這個實體。VHDL具有較強的行為描述能力，決定了它成為系統(tǒng)設計領(lǐng)域最佳的硬件描述語言，此外，它既是一種硬件電路描述和設計語言也是一種標準的網(wǎng)表格式

31、，還是一種仿真語言。4.3.2  ADC0809的轉(zhuǎn)換程序流程首先數(shù)據(jù)傳送時信號單極性，電壓范圍是05V，若信號太小，必須進行放大，輸入的模擬量在轉(zhuǎn)換過程中應該保持不變，如若模擬量變化太快，則需在輸入前增加采樣保持電路。A/D轉(zhuǎn)換后得到的數(shù)據(jù)應及時傳送給FPGA芯片進行處理。數(shù)據(jù)傳送的關(guān)鍵問題是確認A/D轉(zhuǎn)換的完成，因為只有確認完成后，才能進行傳送。A/D轉(zhuǎn)換器的主要程序是主控程序和時序程序，時序程序為主控程序提供時鐘信號，主控程序控制程序的進程。工作時序圖見附錄2，其具體工作流程如下：（1）ADC0809內(nèi)部帶有輸出鎖存器，可以與FPGA芯片直接相連。 （2）初始化時，使

32、ST和OE信號全為低電平。 （3）送要轉(zhuǎn)換的哪一通道的地址到A，B，C端口上。（4）在ST端給出一個至少有100ns寬的正脈沖信號。（5）是否轉(zhuǎn)換完畢，我們根據(jù)EOC信號來判斷。 （6）當EOC變?yōu)楦唠娖綍r，這時給OE為高電平，轉(zhuǎn)換的數(shù)據(jù)就輸出給FPGA芯片了。轉(zhuǎn)換程序流程圖如圖4-4所示：主控程序代碼段為：com:process(current_state,eoc)               -規(guī)定各種狀態(tài)的轉(zhuǎn)換方式begin

33、60;    case current_state is     when st0=>next_state<=st1;ale<='0'start<='0'en<='0'     when st1=>next_state<=st2;ale<='1'start<='0'en<='0'     wh

34、en st2=>next_state<=st3;ale<='0'start<='1'en<='0'     when st3=> ale<='0'start<='0'en<='0'           if eoc='1' then next_state<=st3;  

35、;   -檢測EOC的下降沿           else next_state<=st4;           end if;         when st4=>ale<='0'start<='0'en<='0'

36、60;          if eoc='0' then next_state<=st4;       -檢測EOC的上升沿else next_state<=st5;end if;     when st5=>next_state<=st6;ale<='0'start<='0'en<='1' 

37、    when st6=>next_state<=st0;ale<='0'start<='0'en<='1'regl<=d;     when others=> next_state<=st0;ale<='0'start<='0'en<='0'     end case;end process;轉(zhuǎn)化時序代碼段為：clock:

38、process(clk)       -對系統(tǒng)時鐘進行分頻，得到ADC0809轉(zhuǎn)換工作時鐘beginif clk'event and clk='1' then qq<=qq+ -在clk1的上升沿，轉(zhuǎn)換至下一狀態(tài)if QQ="01111111" THEN clk1<='1' current_state <=next_state;         els if qq<=&qu

39、ot;01111111" then clk1<='0'        end if;  end if;end process;q<=regl;     abc_out<=abc_in;  end behav;  4.4 AD0809控制程序調(diào)試4.4.1 FPGA開發(fā)板現(xiàn)場可編程門陣列FPGA（FieldProgrammable Gate Array）是美國Xilinx公司于1984

40、年首先開發(fā)的一種通用型用戶可編程器件。FPGA既具有門陣列器件的高集成度和通用性，又有可編程邏輯器件用戶可編程的靈活性。 FPGA由可編程邏輯單元陣列、布線資源和可編程的IO單元陣列構(gòu)成，一個FPGA包含豐富的邏輯門、寄存器和IO資源。一片F(xiàn)PGA芯片就可以實現(xiàn)數(shù)百片甚至更多個標準數(shù)字集成電路所實現(xiàn)的系統(tǒng)。FPGA開發(fā)板結(jié)構(gòu)圖如圖4-5所示：FPGA的結(jié)構(gòu)靈活，其邏輯單元、可編程內(nèi)部連線和IO單元都可以由用戶編程，可以實現(xiàn)任何邏輯功能，滿足各種設計需求。其速度快，功耗低，通用性強，特別適用于復雜系統(tǒng)的設計。使用FPGA還可以實現(xiàn)動態(tài)配置、在線系統(tǒng)重構(gòu)（可以在系統(tǒng)運行的不同時刻，按需要

41、改變電路的功能，使系統(tǒng)具備多種空間相關(guān)或時間相關(guān)的任務）及硬件軟化、軟件硬化等功能。4.4.2 調(diào)試程序 建立工程主要步驟如下：1）制定工程名稱單擊“file”菜單下的“New Project Wizard”命令。彈出如圖 4-6所示的對話框，在此對話框中自頂向下分別輸入新工程的文件夾名、工程名和頂層實體的名字，工程名要和頂層實體名相同。本設計中建立的工程名稱為“and_1”2）選擇需要加入的文件和庫 單擊圖4-6中的“Next”按鈕，此時，如果文件夾不存在的話，系統(tǒng)會提示用戶是否創(chuàng)建該文件夾，選擇“yes”按鈕后會自動創(chuàng)建。接下來彈出圖4-7所示的對話框。如果此設計中包括

42、其他設計文件，可以再“file name”的下拉菜單中選擇文件，或者單擊“Add All”按鈕加入在該目錄下的所有文件，如果需要用戶自定義的庫，單擊“User Libraries”按鈕進行選擇，本例中沒有需要添加的文件和庫，直接單擊“Next”按鈕即可。  3）選擇目標器件在彈出的對話框中選擇目標器件，如圖4-8所示。在“Target debice”選項下選擇“Auto device selected by the Fitter”選項，系統(tǒng)會自動給所設計的文件分配一個器件；如果選擇“Specific device selected in Available device l

43、ist”選項，用戶需要指定目標器件。在右側(cè)的“Filtera”選項下，選擇器件的封裝類型（Package）、引腳數(shù)量（pin count）和速度等級（Speed grade）以便快速查找用戶需要指定的器件。  5）結(jié)束設置單擊圖4-8中的“Next”按鈕后進入最后確認的對話框，從圖中可以看到建立的工程名稱，選擇的器件和選擇的第三方工具等信息，如果無誤的話，單擊“Finish”按鈕，出現(xiàn)如圖4-9的窗口，在資源管理窗口中可以看到新建的名稱“and_1”工程。  建立文本文件并進行編譯：在圖4-4中，單擊“File”菜單下的“New”命令，彈出新建對話框，如圖4-10所示。在“Eevice Design Files”頁面中共有6種編輯方式，分別對應著不同的編輯器。雙擊“VHDL File”選項后建立文本成功，如圖4-11所示。  以A/D控制程序的模塊為例