計(jì)算機(jī)組成原理練習(xí)答案

1、1.設(shè)寄存器內(nèi)容為80H，若它對(duì)應(yīng)的真值是A. 原碼B. 補(bǔ)碼127，則該機(jī)器數(shù)是C. 反碼D. 移碼2.若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是3.4.5.6.7.8.9.通常由10.11.12.A.B.C.D.階符與數(shù)符相同為規(guī)格化數(shù)； 階符與數(shù)符相異為規(guī)格化數(shù)； 數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)； 數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)。設(shè)機(jī)器數(shù)字長(zhǎng)為32 位，一個(gè)容量為16MB 的存儲(chǔ)器，CPU 按半字尋址，其尋址范圍A. 224B. 223在中斷接口電路中，向量地址可通過(guò)A. 地址線 在程序的執(zhí)行過(guò)程中，A. 程序員調(diào)度的；B. 數(shù)據(jù)線Cache與主存的

2、地址映象是由C. 222送至 CPU。C. 控制線D. 221D. 狀態(tài)線B.C. 由程序員和操作系統(tǒng)共同協(xié)調(diào)完成的；D.操作系統(tǒng)管理的；硬件自動(dòng)完成的。總線復(fù)用方式可以A. 提高總線的傳輸帶寬；C. 減少總線中信號(hào)線的數(shù)量； 下列說(shuō)法中正確的是A.B.C.D.在采用增量計(jì)數(shù)器法的微指令中，下一條微指令的地址Cache與主存統(tǒng)一編址，Cache的地址空間是主存地址空間的一部分；主存儲(chǔ)器只由易失性的隨機(jī)讀寫(xiě)存儲(chǔ)器構(gòu)成；單體多字存儲(chǔ)器主要解決訪存速度的問(wèn)題；Cache不與主存統(tǒng)一編址，Cache的地址空間不是主存地址空間的一部分。A. 在當(dāng)前的微指令中；C. 在程序計(jì)數(shù)器；由于 CPU 內(nèi)部操作的

3、速度較快，來(lái)確定。A. 指令周期；RISC機(jī)器 _B. 存取周期；A. 不一定采用流水技術(shù)；C. CPU 配備很少的通用寄存器；在下列尋址方式中，尋址方式需要先計(jì)算，再訪問(wèn)主存。A. 立即；B. 變址 ；在浮點(diǎn)機(jī)中，判斷補(bǔ)碼規(guī)格化形式的原則是B.D.增加總線的功能；提高 CUP 利用率。B. 在微指令地址計(jì)數(shù)器中；D. 在 CPU 中。而 CPU 訪問(wèn)一次存儲(chǔ)器的時(shí)間較長(zhǎng)，因此機(jī)器周期C.B.D.D. 執(zhí)行周期。一定采用流水技術(shù)；CPU 配備很多的通用寄存器。C. 間接；D. 直接。A. 尾數(shù)的第一數(shù)位為1，數(shù)符任意；B. 尾數(shù)的符號(hào)位與第一數(shù)位相同；C. 尾數(shù)的符號(hào)位與第一數(shù)位不同；D. 階

4、符與數(shù)符不同。13. I/O 采用統(tǒng)一編址時(shí)，進(jìn)行輸入輸出操作的指令是。A. 控制指令B. 訪存指令C. 輸入輸出指令D. 程序指令14. 設(shè)機(jī)器字長(zhǎng)為32 位，存儲(chǔ)容量為16MB，若按雙字編址，其尋址范圍是A. 8MBB. 2MC. 4MD. 16M15. 尋址對(duì)于實(shí)現(xiàn)程序浮動(dòng)提供了較好的支持。A. 間接尋址B. 變址尋址C. 相對(duì)尋址D. 直接尋址16. 計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化，同時(shí)。A. 減少了信息傳輸量B. 提高了信息傳輸?shù)乃俣菴. 減少了信息傳輸線的條數(shù)D. 加重了CPU 的工作量17. 以下敘述中錯(cuò)誤的是。A. 指令周期的第一個(gè)操作是取指令；B. 為了進(jìn)行取指

5、令操作，控制器需要得到相應(yīng)的指令；C. 取指令操作是控制器自動(dòng)進(jìn)行的；D. 指令周期的第一個(gè)操作是取數(shù)據(jù)。18. I/O 與主主機(jī)交換信息的方式中，DMA 方式的特點(diǎn)是。A. CPU 與設(shè)備串行工作，傳送與主程序串行工作；B. CPU 與設(shè)備并行工作，傳送與主程序串行工作；C. CPU與設(shè)備并行工作，傳送與主程序并行工作；D. CPU 與設(shè)備串行工作，傳送與主程序并行工作。19. 若 9BH 表示移碼（含1 位符號(hào)位）其對(duì)應(yīng)的十進(jìn)制數(shù)是。A. 27B. - 27C. - 101D. 10120. 計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指。A. RAM 存貯器B.ROM存貯器C. 主存貯器D.cache、主

6、存貯器和外存貯器21. EEPROM的意義是（） 。A. 只讀存儲(chǔ)器C.可編程只讀存儲(chǔ)器B. 可擦可編程只讀存儲(chǔ)器D.電可擦可編程只讀存儲(chǔ)器22. 一個(gè) 16K × 32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是（） 。A. 48B. 46C. 36D. 3223. 某計(jì)算機(jī)字長(zhǎng)是16 位，它的存儲(chǔ)容量是1MB，按字編址，它的尋址范圍是（） 。A. 512KB. 1MC. 512KBD. 1MB24. 相聯(lián)存貯器是按進(jìn)行尋址的存貯器。A. 地址方式B. 堆棧方式C. 內(nèi)容指定方式D. 地址與堆棧方式25. 浮點(diǎn)數(shù)的表示范圍和精度取決于（） 。A. 階碼的位數(shù)和尾數(shù)的機(jī)器數(shù)形式；B. 階碼的

7、機(jī)器數(shù)形式和尾數(shù)的位數(shù)；C. 階碼的位數(shù)和尾數(shù)的位數(shù)；D. 階碼的機(jī)器數(shù)形式和尾數(shù)的機(jī)器數(shù)形式。26. 以下敘述是正確的。A. 外部設(shè)備一旦發(fā)出中斷請(qǐng)求，便立即得到CPU 的響應(yīng)；B. 外部設(shè)備一旦發(fā)出中斷請(qǐng)求，CPU 應(yīng)立即響應(yīng)；C. 中斷方式一般用于處理隨機(jī)出現(xiàn)的服務(wù)請(qǐng)求；D. 程序查詢(xún)用于鍵盤(pán)中斷。27. 加法器采用先行進(jìn)位的目的是 。A. 優(yōu)化加法器的結(jié)構(gòu)；B. 節(jié)省器材；C. 加速傳遞進(jìn)位信號(hào)；D. 增強(qiáng)加法器結(jié)構(gòu)。28. 變址尋址方式中，操作數(shù)的有效地址是。A. 基址寄存器內(nèi)容加上形式地址（位移量）；B. 程序計(jì)數(shù)器內(nèi)容加上形式地址；C. 變址寄存器內(nèi)容加上形式地址；D. 寄存器內(nèi)

8、容加上形式地址。29. 指令寄存器的位數(shù)取決于。A. 存儲(chǔ)器的容量B. 指令字長(zhǎng)C. 機(jī)器字長(zhǎng)D. 存儲(chǔ)字長(zhǎng)30. 在大量數(shù)據(jù)傳送中常用的且有效的檢驗(yàn)法是。 。A. CRC碼B. 海明碼C. 偶校驗(yàn)碼D. 奇校驗(yàn)碼二、填空題132 位字長(zhǎng)的浮點(diǎn)數(shù)，其中階碼8 位（含 1 位階符） ，基值為2，尾數(shù)24 位（含 1 位數(shù)符） ，則其對(duì)應(yīng)的最大正數(shù)是【 1 】 ，最小的絕對(duì)值是【 2】；若機(jī)器數(shù)采用補(bǔ)碼表示，且尾數(shù)為規(guī)格化形式，則對(duì)應(yīng)的最小正數(shù)是【 3】，最小負(fù)數(shù)是【 4】。 （均用十進(jìn)制表示）2 一般 8 位的微型機(jī)系統(tǒng)以16 位來(lái)表示地址，則該計(jì)算機(jī)系統(tǒng)有【5】個(gè)地址空間。3 主存和cache

9、在存儲(chǔ)管理上常用的替換算法有【 6】 、【 7】等。4 微指令的編碼方式有多種，若其操作控制字段每1 位代表一個(gè)微命令，這種編碼方式稱(chēng)為【8】 編碼方式。5 CPU從主存取出一條指令并執(zhí)行該指令的時(shí)間叫做【9】 ，它常常用若干個(gè)【10】來(lái)表示，而后者又包含有若干個(gè)【11 】。6 實(shí)現(xiàn)機(jī)器指令的微程序一般存放在【控制存儲(chǔ)器】中，而用戶(hù)程序存放在【13】。7 若存儲(chǔ)芯片容量為128K× 8 位，訪問(wèn)該芯片需要【14】 位地址,假定該芯片在存儲(chǔ)器中首地址為A0000H，末地址為【15】。8 某 Cache被成 256塊 （ 塊號(hào)為 0-255） ，每個(gè)主存只與唯一的Cache 塊對(duì)應(yīng)，主存

10、第N塊映射到Cache 的塊號(hào)為N Mod 256，這種映射稱(chēng)為【16】映射。9 設(shè) n =16 位 （不包括符號(hào)位在內(nèi)）， 補(bǔ)碼 Booth 算法需做【 17】 次移位， 最多做 【 18】次加法。10 CPU 在 【 19】 時(shí)刻采樣中斷請(qǐng)求信號(hào)（在開(kāi)中斷情況下）， 而在 【 20】 時(shí)刻去采樣DMA【 1】2127 × (1-2 23 ) 【 2】 2 127 ×2 23【 3】2 128×21【4】 -21275】 655366】先進(jìn)先出算法（FIFO） 【 7】近期最少使用算法LRU【 7】直接9】指令周期【 10】機(jī)器周期13】?jī)?nèi)存儲(chǔ)器【14】 171

11、7】 16【 18】 1711】時(shí)鐘周期【 15】 BFFFFH19】指令周期結(jié)束前【12 】控制存儲(chǔ)器【 16 】直接20】總線周期結(jié)束前1、設(shè) x = + 11 ， y = + 7 ，試用變形補(bǔ)碼計(jì)算x + y。1616答： x = + 11 = 0.1011， y = + 7 = 0.0111 1616 x 補(bǔ) = 00.1011，y補(bǔ) = 00.0111則 x 補(bǔ) +y 補(bǔ) = 00 .1011+ 00 .0111第一位符號(hào)位01 .0010溢出此時(shí)， 符號(hào)位為“ 01”， 表示溢出，又因第一位符號(hào)位為“ 0”， 表示結(jié)果的真正符號(hào)，故“01”表示正溢出。2、設(shè)機(jī)器數(shù)字長(zhǎng)為8 位（含一

12、位符號(hào)），若 A=+15， B=+24，求A-B 補(bǔ) 并還原成真值。3、一個(gè)雙面5 英寸軟盤(pán)片，每面40 個(gè)磁道，每磁道8 個(gè)扇區(qū)，每個(gè)扇區(qū)512 個(gè)字節(jié)，試問(wèn)盤(pán)片容量為多少？該盤(pán)驅(qū)動(dòng)器轉(zhuǎn)速為600 轉(zhuǎn)分，則平均等待時(shí)間為多少？最大傳輸速率為多少？軟盤(pán)總?cè)萘棵鏀?shù)×每面道數(shù)×每道扇區(qū)數(shù)×每扇區(qū)字節(jié)數(shù) 2× 40× 8× 512 320KB平均等待時(shí)間為一轉(zhuǎn)所需時(shí)間的一半，即1/2 × （60 秒 /600） 50ms盤(pán)每秒轉(zhuǎn)10 圈，每圈讀一個(gè)磁道，為512 × 8 4096 字節(jié)，所以最大數(shù)據(jù)傳輸率為4096 字節(jié)

13、× 10/S 40KB/S4、假設(shè)階碼取3 位，尾數(shù)取6 位 （ 均不包括符號(hào)位） ，機(jī)器數(shù)形式自定，浮點(diǎn)數(shù)運(yùn)算規(guī)則計(jì)算下式結(jié)果并給出真值。5、在異步串行傳送系統(tǒng)中，字符的格式為：1 個(gè)起始位，8 個(gè)數(shù)據(jù)位，1 個(gè)校驗(yàn)位，2個(gè)停止位。若每秒傳送120 個(gè)字符，試求傳送的波特率和比特率。波特率=（ 1+8+1+2） *120=1440bps比特率 =8*120=960bps四、問(wèn)答題1某機(jī)主存容量為4M× 32 位，且存儲(chǔ)字長(zhǎng)等于指令字長(zhǎng)，若該機(jī)的指令系統(tǒng)具備129種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對(duì)、基址、變址六種尋址方式。（ 1）畫(huà)出一地址指令格式并指出各

14、字段的作用；（ 2）該指令直接尋址的最大范圍（十進(jìn)制表示）；（ 3）一次間址的尋址范圍（十進(jìn)制表示）；（ 4）相對(duì)尋址的位移量（十進(jìn)制表示）。解：（ 1 ）一地址指令格式為OPMAOP 操 作碼字段，共9 位，可反映129種操作；M 尋址方式特征字段，共3 位，可反映6 種尋址方式；A 形式地址字段，共32 9 3 = 20 位（ 2）直接尋址的最大范圍為220 = 2048（ 3）由于存儲(chǔ)字長(zhǎng)為32 位，故一次間址的尋址范圍為232相對(duì)尋址的位移量為1024 + 10232能不能說(shuō)機(jī)器的主頻越快，機(jī)器的速度就越快，為什么？答：不能說(shuō)機(jī)器的主頻越快，機(jī)器的速度就越快。因?yàn)闄C(jī)器的速度不僅與主頻有

15、關(guān)，還與機(jī)器周期中所含的時(shí)鐘周期數(shù)以及指令周期中所含的機(jī)器周期數(shù)有關(guān)。同樣主頻的機(jī)器，由于機(jī)器周期所含時(shí)鐘周期數(shù)不同，機(jī)器的速度也不同。機(jī)器周期中所含時(shí)鐘周期數(shù)少的機(jī)器，速度更快。此外， 機(jī)器的速度還和其他很多因素有關(guān)，如主存的速度、機(jī)器是否配有Cache、總線的數(shù)據(jù)傳輸率、以及機(jī)器是否采用流水技術(shù)等等。機(jī)器速度還可以用MIPS（每秒執(zhí)行百萬(wàn)條指令數(shù)）和CPI（執(zhí)行一條指令所需的時(shí)鐘周期數(shù)來(lái)衡量）。3設(shè)某機(jī)配有A、 B、 c三臺(tái)設(shè)備，其優(yōu)先順序是A， B， c，為改變中斷處理次序，將它們的屏蔽字分別設(shè)置為如表所示：請(qǐng)按圖中的時(shí)間軸給出的設(shè)備請(qǐng)求中斷的時(shí)刻，畫(huà)出cPu 執(zhí)行程序的軌跡。設(shè)A、B

16、中斷服務(wù)程序的執(zhí)行時(shí)間均為20 us。4程序查詢(xún)方式和程序中斷方式都要由程序?qū)崿F(xiàn)外圍設(shè)備的輸入輸出，它們有何不同？程序查詢(xún)方式是用戶(hù)在程序中按排一段輸入輸出程序，它由I/O 指令、測(cè)試指令和轉(zhuǎn)移指令等組成。CPU 一旦啟動(dòng)I/O 后，就進(jìn)入這段程序，時(shí)刻查詢(xún)I/O 準(zhǔn)備的情況，若未準(zhǔn)備就緒就踏步等待；若準(zhǔn)備就緒就實(shí)現(xiàn)傳送。輸入輸出的全部過(guò)程中，CPU 停止自身的操作。程序中斷方式雖也要用程序?qū)崿F(xiàn)外部設(shè)務(wù)的輸入、輸出，但它只是以中斷服務(wù)程序的形式插入到用戶(hù)現(xiàn)行程序中。即CPU 啟動(dòng) I/O 后，繼續(xù)自身的工作，不必查詢(xún)I/O的狀態(tài)。而I/O 被啟動(dòng)后，便進(jìn)入自身的準(zhǔn)備階段，當(dāng)其準(zhǔn)備就緒時(shí)，向CP

17、IJ 提出中斷請(qǐng)求，此時(shí)若滿(mǎn)足條件，CPU 暫?，F(xiàn)行程序，轉(zhuǎn)入該設(shè)備的中斷服務(wù)程序，在服務(wù)程序中實(shí)現(xiàn)數(shù)據(jù)的傳送。5設(shè)CPU內(nèi)有下列部件：PC、IR、SP、AC、MAR、MDR和CU（見(jiàn)下圖）, 寫(xiě)出間接尋址的取數(shù)指令LDA X在取指周期、間指周期、執(zhí)行周期的微操作命令。取指周期：PC+1間指周期：執(zhí)行周期：PC MAR M,CU M,M MDR IR (PC)IR(Ad) MAR M,CU M,M MDRMDR MARM,CU M,MMDR R06、設(shè)主存容量為256K字，CACHE容量為2K字，塊長(zhǎng)為4 個(gè)字。（ 1）設(shè)計(jì)CACHE的地址格式，CACHE中可裝入多少塊數(shù)據(jù)？（ 2）在直接映射

18、方式下，設(shè)計(jì)設(shè)技主存地址格式。（ 3）在四路組相聯(lián)映射下，設(shè)計(jì)設(shè)技主存地址格式。（ 4）在全相聯(lián)映射下，設(shè)計(jì)設(shè)技主存地址格式。解： （1） cache 中可裝入多少塊數(shù)據(jù)=2K/4=512 塊（2） 在直接映射方式下，設(shè)計(jì)主存地址格式為了主存標(biāo)記字塊地址塊內(nèi)地址792（3） 在四路組相聯(lián)映射方式下，設(shè)計(jì)主存地址格式為主存標(biāo)記組地址塊內(nèi)地址972（4） 在全相聯(lián)映射方式下，設(shè)計(jì)主存地址格式為主存標(biāo)記塊內(nèi)地址162cache，已知主存容量為4MB， cache 容量為 4096B，字塊長(zhǎng)度為8 個(gè)字，每字32 位，試分析主存的地址格式。設(shè) CPU 共有 16 根地址線，8 根數(shù)據(jù)線，并用 MREQ

19、 作訪存控制信號(hào)（低電平有效）WR 作讀寫(xiě)控制信號(hào)（高電平為讀，低電平為寫(xiě)）?，F(xiàn)有下列芯片及各種門(mén)電路（門(mén)電路自定） ，如圖所示。畫(huà)出CPU 與存儲(chǔ)器的連接圖，要求：ROM: 2K× 8位4K 8位×8K 8位×32K 8位 ×RAM: 1K× 4位2K 8位×8K 8位×16K 1位 ×4K 4位×G1Y7G 2AY6G 2BCBAY074138譯碼器G1，G2A ，G2B 為控制端C, B, A為變量控制端Y7 Y0 為輸出端1）存儲(chǔ)芯片地址空間分配為：最小4K 地址空間為系統(tǒng)程序區(qū)，相鄰的4K 地址空間為系統(tǒng)程序工作