數(shù)字電子技術復習題

1、一、填空題：1、由二值變量所構成的因果關系稱為邏輯關系。能夠反映和處理邏輯關系的數(shù)學工具稱為邏輯代數(shù)。2、在正邏輯的約定下，“1”表示 高 電平，“ 0 ”表示 低 電平。3、數(shù)字電路中，輸入信號和輸出信號之間的關系是 邏輯 關系，所以數(shù)字電路也稱為邏輯電路。在邏輯關系中，最基本的關系是4、用來表示各種計數(shù)制數(shù)碼個數(shù)的數(shù)稱為同。十進制計數(shù)各位的基數(shù)是10,8421 BCD碼和2421碼是有權碼；與邏輯、或邏輯和非邏輯。基數(shù),同一數(shù)碼在不同數(shù)位所代表的 權不位權是10的幕。余3碼和 格雷 碼是無權碼。6、進位計數(shù)制是表示數(shù)值大小的各種方法的統(tǒng)稱。一般都是按照講位方式來實現(xiàn)簡稱為計數(shù)的，數(shù)制。任意

2、進制數(shù)轉換為十進制數(shù)時，均采用按位權展開求和的方法。7、十進制整數(shù)轉換成二進制時采用除2取余法;十講制小數(shù)轉換成二講制時采用乘2取整法。&十進制數(shù)轉換為八進制和十六進制時，應先轉換成二M制，然后再根據(jù)轉換的二進數(shù), 按照三個數(shù)碼一組轉換成八進制;按四個數(shù)碼一組轉換成十六進制。9、邏輯代數(shù)的基本定律有交換律、結合律、分配律、反演律和韭韭律。10、最簡與或表達式是指在表達式中與項中的變量 最少，且 或項 也最少。13、卡諾圖是將代表 最小項的小方格按相鄰原則排列而構成的方塊圖。卡諾圖的畫圖規(guī)則：任意兩個幾何位置相鄰的最小項 之間，只允許一位變量的取值不同。14、 在化簡的過程中，約束項可以

3、根據(jù)需要看作15、 邏輯代數(shù)又稱為布爾一代數(shù)，數(shù)字邏輯中的有一與邏非一基本輯運算。16、邏輯函數(shù)有四種表示方法，它們分別是真值表 、邏輯圖、邏輯表達式和卡諾圖18、數(shù)字信號的特點是在時間上和幅度上都是斷續(xù)變化的，其高電平和低電平常用1和0來表示。19、在數(shù)字電路中，常用的計數(shù)制除十進制外，還有二進制、八進制六進制。20、 1011) 2=(262. 54 )8"( B2.29、(8 W =°(29. 5) 10 =()16=)8421BCD為、 75 )10=()2=(.( )8=)16o(39,23、邏輯函數(shù)F=A +B+ CD的反函F二AB (C D)24、邏輯函數(shù)F=

4、A+B+C D的反函數(shù)F = _AB (C+D )_Q25、邏輯代數(shù)運算的優(yōu)先順序為韭二、判斷正誤題2、異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。3、4、二進制計數(shù)中各位的基是2,不同數(shù)位的權是2的幕。8421BCD碼、2421BCD碼和余3碼都屬于有權碼。n 4、I大 1（ VvF3、每個最小項都是各變量相“與”構成的，即n個變量的最小項含有邏輯函數(shù)中的邏輯“與”和它對應的邏輯代數(shù)運算關系為（ A+BC=（C ）oA A+B0o 1 1 J °4、因為邏輯表達式A+B+AB=A+B成立，所以AB二O成立。（錯）5、邏輯函數(shù)F=AB+AB+BC+BC已是最簡與或表達式。（錯6、7、卡諾圖

5、中為1的方格均表示邏輯函數(shù)的一個最小項。利用約束項化簡時，將全部約束項都畫入卡諾圖，可得到函數(shù)的最簡形式。&在邏輯運算中，“與”邏輯的符號級別最高。（錯9、標準與或式和最簡與或式的概念相同。10、二極管和三極管在數(shù)字電路中可工作在截止區(qū)、飽和區(qū)和放大區(qū)。11、8421 碼 1001 比 0001 大。12、13、格雷碼具有任何相鄰碼只有一位碼元不同的特性。（錯數(shù)字電路中用“ 1 ”和“ 0”分別表示兩種狀態(tài)，二者無大小之分。14、三、選擇題A、邏輯加B、邏輯乘C、邏輯非B )o2、十進制數(shù)100對應的二進制數(shù)為（C )oA 1011110B、 1100010C、 1100100D、3、

6、和邏輯式AB表示不同邏輯關系的邏輯式是（B )oB、A?BC、A?B BD、AB A4、數(shù)字電路中機器識別和常用的數(shù)制是（A )o5、A二進制B、八進制C十進制D、十六進制以下表達式中符合邏輯運算法則的是D )o(A、 C C=6B、 1+1=10C、0<1D、 A+l=l在時間和幅度上都斷續(xù)變化的信號是數(shù)字信號，語音信號不是數(shù)字信號。1、6、B A+CC、( A+B) ( A+C)7、在(D )輸入情況下，、 “與非”運算的結果是邏輯D、B+CD、全部輸入是1A、全部輸入是0 B、任一輸入是0 C、僅一輸入是A、開關的閉合、斷開B、電位的高、低C真與假D、電流的有、無9、求一個邏輯函數(shù)

7、F的對偶式，可將F中的(ACD ) oC、變量不變A.“ ”換成“ +” , “ +”換成“ " B、原變量換成反變量，反變量換成原變量D、常數(shù)中“ 0”換成“1”，“1 ”換成“ 0”10、在(BCD )輸入情況下，“或非”運算的結果是邏輯0A、全部輸入是0B、全部輸入是1ABCD )oC、任一輸入為0,其他輸入為1 D、任一輸入為111、n個變量函數(shù)的最小項是( c )A n個變量的積項，它包含全部 口個變量 、n個變量的荷香，它包含n電I父堇。每個變量都以原、反變量的形式出現(xiàn)；且僅出現(xiàn)一次D N個變量的和項，它不包含全部變量12、邏輯函數(shù) F=(A+B)(A+C)(A+D)(A

8、+E)=(B )B、 A+BCEDD A+B+C+DA、 AB+AC+AD+AEC (A+BC) (A+DE)13、表示最大的3位十進制數(shù)，需要(C )位二進制數(shù)A 8 B 9 C 10 D 1114、函數(shù)F=AB+BC使F=1的輸入ABC組合為(A. ABC=000 B ABC=010C. ABC=101D ABC=11015、以下代碼中為無權碼的為(C DA. 8421BCD 碼； B. 5421BCD 碼；C.余三碼；D.格雷碼。16、以下代碼中為恒權碼的為(A BA. 8421BCD 碼;B. 5421BCD 碼;C.余三碼;17、. 一位十六進制數(shù)可以用( C )位二進制數(shù)來表示。D

9、. 格雷碼。A. 1;B. 2;C. 4;18、十進制數(shù)25用 8421BCD碼表示為D.16oA. 10 101;B. 0010 0101C. 100101;D. 10101c19、與十進制數(shù)10等值的數(shù)或代碼為A. (0101 d(A1.0101)8421BCD; B. (35. 8)16;20、與AB AC BC相等的表達式是(A B C D )oC. (110101. 1)2;A )oD. (65.4)8o0oA、 AB ACB、 AB BC C AB+CD、AC BC21、下列表達式中正確的是(&邏輯變量的取值1和0可以表示(A、=1B、 1+0=0C 1+A=A D、 1

10、+ 1=122、與ABC ABC C相等的表達式是（ C ） oA、AB ACB、AB BCD、AC BC23、下列表達式中錯誤的是（ C ） 0A、A+A=lB、1+0=1C 1+A=A D、1+1=124、+17的8位二進制反碼是（A:B:C:0U01111D:0001000125、-17的8位二進制補碼是（A:B:C:01101111D:0001000126、三變量的全部最小項有（A:3個B:6個 C:8個 D:9個27、下列說法不正確的是（CA:邏輯代數(shù)有與、或、非三種基本運算B:任何一個復合邏輯都可以用與、或、非三種基本運算構成C:異或和同或與與、或、非運算無關D:同或和異或互為反運

11、算28、下列說法不正確的是（D）A:同一個邏輯函數(shù)的不同描述方法之間可相互轉換B:任何一個邏輯函數(shù)都可以化成最小項之和的標準形式C:具有邏輯相鄰性的兩個最小項都可以合并為一項D:任一邏輯函數(shù)的最簡與或式形式是唯一的、填空題:堇2單 元1、基本邏輯關系的電路稱為 邏輯門,其中最基本的有 Ml或門禾非門。常用的復合邏輯門有與非門、或非門、與或非門、異或門和同或門。2、功能為“有0出1、全1出0”的門電路是與韭門：具有“有1出1,全0出0 ”功 能的門電路是或門；實際中集成與韭 門應用的最為普遍。3、當外界干擾較小時，TTL與非 門閑置的輸入端可以 懸至 處理：門不使用的TTL或非 閑置輸入端應與地

12、相接;CMOS' 1輸入端口為“與”邏輯關系時，輸入端應接高電平，閑置的具有“或”邏輯端口的CMOS' 1多余的輸入端應接低電平；即CMOS門的閑置輸入端不允許懸空。4、三態(tài)門的三種狀態(tài)是指圖阻。5、TTL與非門的多余輸入端懸空時，相當于輸入電平、判斷正誤題1、 所有的集成邏輯門，其輸入端子均為兩個或兩個以±o2、 根據(jù)邏輯功能可知，異或門的反是同或門。於嘴等躺蝴播觸費酬驟填懿濯喻入端都可以懸空處 理。外蹌翎哪螃®»懶» 辟用最為廣泛。 平。三、限曬F ”有1出0、全0出1 ”功能的邏輯門是（BA與非門B、或非門 C、異或門D、同或門2、

13、兩個類型的集成邏輯門相比較，其中（ B ）型的抗干擾能力更強。A、TTL集成邏輯門B、CMOS集成邏輯門3、CMOS電路的電源電壓范圍較大，約在（ B ）oA、一 5V、+ 5V B、3、18VC、515V D、+ 5V4、（ A ）在計算機系統(tǒng)中得到了廣泛的應用，其中一個重要用途是構成數(shù)據(jù)總線。A、三態(tài)門B、TTL與非門C、OCJ5、一個兩輸入端的門電路，當輸入為1 0時，輸出不是1的門電路為（C ） oA、與非門B、或門C或非門 D、異或門6、如圖所示，電路輸入與輸出間實現(xiàn)的功能是（與與 、 AcbHTIT 或或 、 BD7、如右圖所示，是由二極管構成的（ B ）oA.與門B.或門VD 1

14、c.與非門D.或非門VD 2& TTL同或門和CMOS同或門比較，它們的邏輯功能一樣嗎A:一樣B：不一欄有時一樣，有時不一樣D:不確定（8分）3、試寫出圖所示數(shù)字電路的邏輯函數(shù)表達式，并判斷其功能。2.48解：電路的邏輯函數(shù)表達式為:F AB?AC?BC AB AC BC列真值表:ABCF00000010010001111000101111011111輸入變量中有兩個或兩個以上為1時，輸出才為1,因此電路功能為多數(shù)表決器電路。第3單元淮力訓練檢測題、填空題：1、能將某種特定信息轉換成機器識別的二進制數(shù)碼的組合邏輯電路，稱之為編碼 器;能將機器識別的 二進制數(shù)碼轉換成人們 熟悉的制或某種

15、特定信息的 組合 邏輯電路，稱為 譯碼 器:74LS85是常用的組合 邏輯電路 譯碼 器。2、在多數(shù)數(shù)據(jù)選送過程中，能夠根據(jù)需要將其中任意一路挑選出來的電路，稱之為數(shù)據(jù)詵74LS148芯片是8線一 3線的集#器，也叫做多蹬開關。3、74LS147是10線一 4線的集成優(yōu)先編碼器;成優(yōu)先編碼器。當S，時各輸出端及Oe、Gs4、74LS148的使能端S為低電平時允許編碼;均封鎖，編碼被禁止。4線 16線譯碼器。碼顯示器的內部接法有兩接法。當前輸入狀A、2個B、3個C、4個D、8個5、兩片集成譯碼器74LS138芯片級聯(lián)可構成一個6、LED是指半導體數(shù)碼管顯示器件。半導體數(shù)種形式：共陽極接法和共陰極

16、7、組合邏輯電路的邏輯特點是，任意時刻的輸出狀態(tài)僅取決于該時刻的&兩二進制數(shù)相加時，不考慮低位的進位信號是加器。74LS138是3線一 8線譯碼器，譯碼為輸出低電平有效，若輸入為A2AiAo=11O時，輸出丫7丫6丫5丫4丫3丫2丫】丫。應為二、判斷正誤題1、組合邏輯電路的輸出只取決于輸入信號的現(xiàn)態(tài)。2、3線一 8線譯碼器電路是三一八進制譯碼器。已知邏輯功能，求解邏輯表達式的過程稱為邏輯電路的設 i+o編碼電路的輸入量一定是人們熟悉的十進制數(shù)。74LS138集成芯片可以實現(xiàn)任意變量的邏輯函數(shù)。組 合邏輯電路中的每一個門實際上都是一個存儲單元。共陰極結構的顯示器需要低電平驅動才能顯示。8

17、、只有最簡的輸入、輸出關系，才能獲得結構最簡的邏輯電路。 三、選擇題1、下列各型號中屬于優(yōu)先編碼器是（ C ）oA、 74LS85 B、 74LS138 C、 74LS148 D、 74LS482、七段數(shù)碼顯示管TS547- （ BA、共陽極LED管 B、共陰極LED管 C、共陽極LCDt D、共陰極LCD管3、八輸入端的編碼器按二進制數(shù)編碼時，輸出端的個數(shù)是（4、四輸入的譯碼器，其輸出端最多為（A、4個B、8個C、10 個D、16 個5、當74LS148的輸入端1。6上按順序輸入時，輸出態(tài)，而與信號作用前的電路無關。A、1016、譯碼器的輸入量是（B、010D、c、 001110A、二進制B

18、、八進制十進制D、十六進制7、編碼器的輸出量是（ A ） o8、A、二進制B、組合邏輯電路一般由（A、門電路B、觸發(fā)器八進制A）組合而成C、計數(shù)器十進制D、寄存器D、十六進制9、以下哪個編碼不能是二-十進制譯碼器的輸入編碼（ BA 0000 B 1010 C 1001 D001110、8線一 3線優(yōu)先編碼器的輸入為。一當優(yōu)先級別最高的17有效時.其輸出Y 2?為？ Y 0的值是（c ）。A. 111B. 010C. 000D. 10111、十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端有（ C ）個。A. 16.212、已知74LS138譯碼器的輸入三個使能端（Si=l, Q=Ss=0）時，地址碼A

19、zAiAo=011,則 輸出 丫7 -Yo是（C ）。A B. 10111111 C.D.13、3線 8線譯碼器74HC138,當片選信號Si 9 s3為（）時，芯片被選通A：010B:100C:001D:10114、函數(shù)F=AC AB BC當變量取值為（A:B=C=1B:B=C=0C:A=1, C=015、8線一 3線優(yōu)先編碼器74HC148輸入端 匚）時，將不出現(xiàn)冒險現(xiàn)象D:A=0, B=0同時有效時輸出二進制數(shù)為n-mn16、在下列邏輯電路中，不是組合邏輯電路的有（D）A:譯碼器 B:編碼器 C:全加器 D:寄存器17、 一個8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有（ D）a-1r？c-4na18

20、、 一個16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有第4單元能力訓練檢測題、填空題：1、兩個與非門構成的基本RS觸發(fā)器的功能有fiO.置1和保持。電路中不允許兩個輸 入端同時為低電平,否則將出現(xiàn)邏輯混亂。2、通常把一個CP脈沖引起觸發(fā)器多次翻轉的現(xiàn)象稱為窒翅，有這種現(xiàn)象的觸發(fā)器是鐘控的RS觸發(fā)器,此類觸發(fā)器的工作屬于曳壬 觸發(fā)方式。3、為有效地抑制“空翻”，人們研制出了邊沿 觸發(fā)方式的主從型JK觸發(fā)器和維持阻塞型D觸發(fā)器。4、JK觸發(fā)器具有矍Q、置1、保捱和翻轉四種功能。欲使JK觸發(fā)器實現(xiàn)Q- 的功 能，則輸入端J應接 高電平1 , K應接 高電平1。5、D觸發(fā)器的輸入端子有L個，具有

21、.置0和置1的功能。6、觸發(fā)器的邏輯功能通常可用時特征方程狀態(tài)轉換圖功能真值表 和序波形圖等多種方法進行描述。7、組合邏輯電路的基本單元是門電路，時序邏輯電路的基本單元是觸發(fā)器。8、JK觸發(fā)器的次態(tài)方程為 CT=i CTKgn ; D觸發(fā)器的次態(tài)方程為Q* D。9、觸發(fā)器有兩個互非的輸出端Q和Q ,通常規(guī)定J3=1, Q=0時為觸發(fā)器的L狀態(tài)；Q=0, Q=1時為觸發(fā)器的Q狀態(tài)。Qnl JQn KQn10、兩個與非門組成的基本RS觸發(fā)器，正常工作時，不允許R S 0 ,其特征方程為_Q$ R Q 口 約束條件為R s l_o11、同步RS觸發(fā)器，在正常工作時，不允許輸入端Qnl S RQn (

22、 CP 1)_,約束條件為SR=0o12. 把JK觸發(fā)器 兩個輸入端子連在一起作為個輸入 發(fā)器具有的邏輯功能是保持和曄 oR=S=_L,其特征方程為就構成了 T觸發(fā)器，T觸13、讓T觸發(fā)器恒輸入“1”就構成了 T觸發(fā)器，這種觸發(fā)器僅具有能。 翻轉 功二、正誤識別題1、僅具有保持和翻轉功能的觸發(fā)器是RS觸發(fā)器。2、基本的RS觸發(fā)器具有“空翻”現(xiàn)象。3、同步的RS觸發(fā)器的約束條件是：R+ S=0o,n'4、JK觸發(fā)器的特征方程是：Q一丁八N"5、D觸發(fā)器的輸出總是跟隨其輸入的變化而變化。6、CP=0時，由于JK觸發(fā)器的導引門被封鎖而觸發(fā)器狀態(tài)不變。7、主從型JK觸發(fā)器的從觸發(fā)器開

23、啟時刻在 CP下降沿到來時。 及觸發(fā)器和邏輯門一樣，輸出取決于輸入現(xiàn)態(tài)。9、維持阻塞D觸發(fā)器狀態(tài)變化在CP下降沿到來時。三、選擇題1、僅具有置“ 0”和置“1”功能的觸發(fā)器是(CA、基本RS觸發(fā)器B、鐘控RS觸發(fā)器C、D觸發(fā)器D、JK觸發(fā)器2、由與非門組成的基本RS觸發(fā)器不允許輸入的變量組合S區(qū)為(A、003、同步RS觸發(fā)器的特征方程是（ D ） oA、Qnl R QnB、Q- S QnB、01C、10D、11C、Onl R SOnDn q n 1 S RQ4、僅具有保持和翻轉功能的觸發(fā)器是B ） oA、JK觸發(fā)器 B、T觸發(fā)器 C、D觸發(fā)器D、T觸發(fā)器5、觸發(fā)器由門電路構成，但它不同門電路功

24、能，主要特點是具有（A、翻轉功能B、保持功能C、記憶功能D、置。置1功能6、TTL集成觸發(fā)器直接置0端Rd和直接置1端Sd在觸發(fā)器正常工作時應（A、Rd =1, Sd =0B、Rd =0, Sd =17、C、保持高電平D、保持低電平“ 0 ”按觸發(fā)器觸發(fā)方式的不同，雙穩(wěn)態(tài)觸發(fā)器可分為（A、高電平觸發(fā)和低電平觸發(fā)B、上升沿觸發(fā)和下降沿觸發(fā)C、電平觸發(fā)或邊沿觸發(fā)D、輸入觸發(fā)或時鐘觸發(fā)8、按邏輯功能的不同，雙穩(wěn)態(tài)觸發(fā)器可分為（A、 RS JK D、 T 等B、主從型和維持阻塞型9、C、TTL型和M0S型D、上述均包括為避免“空翻”現(xiàn)象，應采用（B ）方式的觸發(fā)器。A、主從觸發(fā)B、邊沿觸發(fā)C、電平觸發(fā)

25、10、為防止“空翻”結構的觸發(fā)器。11、A、TTLB、MOSC、主從或維持阻塞JK觸發(fā)器要時鐘信號的作用下,要使51 Qn ,以下輸入端連線不能為（A J=K二0B J=Q, KC J=K二QD J=Q, K=O13、14、A、基本RS觸發(fā)器C主從JK觸發(fā)器 對于JK觸發(fā)器，輸入A-0R-112、下列觸發(fā)器中有約束條件的是（B、邊沿D觸發(fā)器D、T觸發(fā)器觸發(fā)器的狀態(tài)轉換圖如下，則它是:J=0, K= 1 , CLK脈沖作用后，觸發(fā)器的次態(tài)應為（C:Q' D:不確定(D )A:T觸發(fā)器 B： SR觸發(fā)器 C:JK觸發(fā)器 D:D觸發(fā)器15、欲使D觸發(fā)器按Q"工作，應使輸入D= (

26、D ) oA:0 B:C:QD： Q16、采用主從結構的觸發(fā)器，則觸發(fā)方式為A:電平觸發(fā)方式B:脈沖觸發(fā)方式17、對于JK觸發(fā)器已矢口 Q=0,若要使Q*=l ,A:J=0 , K= 0B:J=0 , K= 118、T觸發(fā)器中，當T=1時，觸發(fā)器實現(xiàn)C邊沿觸發(fā)方式 則:(A)©：:戶1,感=0。D:不確定D:不確定A:置1B:置019、(下列觸發(fā)器中，沒有約束條件的是(C )功能。C:計數(shù)D )D:保持20、A:基本RS觸發(fā)器C:同步RS觸發(fā)器 對于JK觸發(fā)器，若A:SR觸發(fā)器B:主從RS觸發(fā)器D:邊沿D觸發(fā)器J= K,則可完成(B:T觸發(fā)器D )B)觸發(fā)器的邏輯功能C:D觸發(fā)器D:

27、T'觸發(fā)器B.保持、置“ 1 ”D.翻轉、保持21、T觸發(fā)器的功能是(A.翻轉、置“ 0”激.5單元，能力訓練檢測題，_、填空題1、時序邏輯電路通常由組合邏輯電路 和 存儲電路 兩部分組成。2、根據(jù)時序邏輯電路按各位觸發(fā)器接受時時鐘脈沖控制信號的不同;可分為同步序邏輯電路和異步時序邏輯電路兩大類。3、通常用 驅動方程狀態(tài)方程 和 輸出方程來描述時序邏輯電路。4、時序邏輯電路按照各位觸發(fā)器觸發(fā)器的時鐘脈沖是否相同可分為輯電路和同步時序邏 異步時序邏輯電路兩大類。5、時序邏輯電路中僅有存儲電路輸出時，構成的電路類型通常稱為 包 型時序邏輯電路；如果電路輸出除存儲電路輸出外，還包含組合邏輯電

28、路輸出端時，構成的電路 類型稱為 米萊型時序邏輯電路。6、可以用來暫時存放數(shù)據(jù)的器件稱為寄存器一,若要存儲4位二進制代碼，該器件必須有4位觸發(fā)器。7、時序邏輯電路中某計數(shù)器中的無效碼若在開機時出現(xiàn)，不用人工或其它設備的干自啟動能預，計數(shù)器能夠很快自行進入有效循環(huán)體，使無效碼不再出現(xiàn)的能力稱為力。8、若構成一個六進制計數(shù)器，至少要采用有效狀 位觸發(fā)器，這時構成的電路有亙個 態(tài)，2個無效狀態(tài)。9、通常模值相同的同步計數(shù)器比異步計數(shù)器的結構 復雜，工作速度 怏o10、用集成計數(shù)器CC40192構成任意進制的計數(shù)器時，通?？刹捎梅答侇A置法和反饋清零法。11、寄存器分為二、判斷題基本寄存器移位寄存器兩種

29、。1、集成計數(shù)器通常都具有自啟動能力。（對）2、使用3個觸發(fā)器構成的計數(shù)器最多有8個有效狀態(tài)。（對3、同步時序邏輯電路中各觸發(fā)器的時鐘脈沖CP不一定相同。）4、利用一個74LS90可以構成一個十二進制的計數(shù)器。（錯5、莫爾型時序邏輯電路，分析時可以不寫輸出方程。）6、十進制計數(shù)器是用十進制數(shù)碼“ 0-9"進行計數(shù)的。、（對7、利用集成計數(shù)器芯片的預置數(shù)功能可獲得任意進制的計數(shù)器。（對） &移位寄存器74LS194可串行輸入并行輸出，但不能串行輸入串行輸出。三、選擇題（每小題2分，共20分）1、描述時序邏輯電路功能的兩個必不可少的重要方程式是（B ） oA、次態(tài)方程和輸出方程B

30、、次態(tài)方程和驅動方程C驅動方程和時鐘方程D、驅動方程和輸出方程2、用8421BCD碼作為代碼的十進制計數(shù)器，至少需要的觸發(fā)器個數(shù)是（C ）。A、2B、3C、4D、53、按觸發(fā)器狀態(tài)轉換與時鐘脈沖CP的關系分類，計數(shù)器可分為（ A 兩大類。A、同步和異步B、加計數(shù)和減計數(shù)C、二進制和十進制4、利用中規(guī)模集成計數(shù)器構成任意進制計數(shù)器的方法是（A、復位法B、預置數(shù)法C級聯(lián)復位法5、在下列器件中，不屬于時序邏輯電路的是（A、計數(shù)器B、序列信號檢測器C全加器D、寄存器6、Mealy型時序邏輯電路的輸出（A、只與當前外部輸入有關C與外部輸入和內部狀態(tài)都有關7 口青岸物4呂由松山。、與1右* （ RA、輸入邏輯變量B時鐘信號C ）B、只與電路內部狀態(tài)有關D、與外部輸入和內部狀態(tài)都無關C計數(shù)器 D、編碼器&某計數(shù)器的狀態(tài)轉換圖如下,其計數(shù)的容量為A.八 B.C.四D.9、如果要構成52進制的計數(shù)器，需要74LS160 A片。A.10、卜圖時序邏輯電路是（B.D )C. 5D. 6A: Moore型同步時序邏輯電路C:Mealy型同步時序邏輯電路11、8位移位寄存器，串行輸入時經A:1B:2C:412、構成一個五進制的計數(shù)器至少需要B:Moore型同步時序邏輯電路D:Mealy