最新數字電子技術復習題三套含答案

1、精品文檔復習題一1 .下列四個數中，與十進制數（163） io不相等的是D、（203） 82 . N個變量可以構成多少個最大項C、2N3 .下列功能不是二極管的常用功能的是C、放大5 .譯碼器的輸入地址線為4根，那么輸出線為多少根（16）6 .用或非門構成鐘控 R-S觸發(fā)器發(fā)生競爭現(xiàn)象時，輸入端的變化是00- 117 . 一個4K赫茲的方波信號經 4分頻后，下列說法錯誤的是B、周期為27tx 10-3秒8 .用PROM來實現(xiàn)組合邏輯電路，他的可編程陣列是（或陣列）9 . A/D轉換器中，轉換速度最高的為（A、并聯(lián)比較型 ）轉換10 . MAXPLUS-II 是哪個PLD廠家的PLD開發(fā)軟件（

2、B、Altera1.存儲器按存取方式可分為三類，即： 1. SAM, RAM, ROM2 .設4位逐次逼近型 A/D轉換器的電壓轉換范圍為 0-15V ,采用四舍五入法量化，模擬輸入電壓為 8.59V , 轉換的逼近過程是（其中括號中用？表示保留，X表示不保留1000（? ） 一 1100（ X ） 一 1010（ X ） 一 1001（? ） 一 10013 .時序電路中的時序圖的主要作用是：用于在實驗中測試檢查電路得邏輯功能和用于計算機仿真模擬4 .施密特觸發(fā)器在波形整形應用中能有效消除疊加在脈沖信號上的噪聲，是因為它具有滯后特性5 .既能傳送模擬信號，又能傳送數字信號的門電路是. CMO

3、S專輸門三、簡答題（每小題 5分，共10分）1.請寫出RS、JK、D、T觸發(fā)器的狀態(tài)轉移方程，并解釋為什么 有的觸發(fā)器有約束方程。6 .請回答兩個狀態(tài)等價的條件是什么？四、分析題（25分）1.分析如圖由3線-8線譯碼器74LS138構成的電路，寫出輸出Si和Ci的邏輯函數表達式，說明其邏輯功能。（6分）Si ICi I精品文檔7 .問圖示電路的計數長度 N是多少？能自啟動嗎？畫出狀態(tài)轉換圖。（7分）CPSH/LD為移位和（12 分）74195為集成移位寄存器器,8 .分析如圖電路，列出狀態(tài)轉換圖，說明它的功能。其中同步置數控制端，CR為異步清零端，J和K為工作方式控制端，控制功能表如下。JK功

4、能00置0-左移01保持-左 移10取反-左 移11置1-左移五、設計題（30分）1. 8選1數據選擇器CC4512的邏輯功能如表所示， 電路符號如圖所示。用CC4512和最少的門電路產生如下邏輯函數，要求變量ABC分別對應于 A2A1A0輸入管腳，畫出降維圖和電路連接圖。（15分）DISINHA2A1A0Y00000D000001D100010D200011D300100D400101D500110D600111D701XXX01XXXX高阻CC4512功能表Do DiD2 D3 D4 D5 D6 D7AoDISAiCC4512A2INHYF ABCD ACD BCD B（A C）D2.用上

5、升沿JK觸發(fā)器設計一個按自然態(tài)序進行計數的可控模值同步加法計數器，當 M=0時為7進制, 當M=1時為5進制。（15分）要求：（1）分析設計要求，建立原始狀態(tài)圖和狀態(tài)表；（2）求出最簡激勵函數；（3）系統(tǒng)要求有自啟動功能；（4）畫出設計電路。1 .答：RS FF: Qn 1 S RQn 且 RS 0JK_FF:Qn 1JQnKQnD FF:Qn 1DT FF：Qn 1TQnTQn其中RS觸發(fā)器有約束方程，因為RS觸發(fā)器有不允許的輸入條件。2 .答：在相同的輸入條件下具有相同的輸出，并且具有相同的次態(tài)。 四、分析題（25分）1. （6分）解：由圖可得：Si AiBiCi 1 AiBiCi 1 A

6、iBiCi 1 Ai BiCi 1（2分）Ci AiBiCi 1AiBiCi1Ai Bi Ci 1AiB£1（2分）ABiCSC電路功能是全加器。0000000110n 1-nQ2Q1010102 . （7分）解：電路狀態(tài)方程為01101-Qn 1Q010010Q0 1Q； Q0 Q2 Q010101狀態(tài)圖如下：1100111111可見N=5,能自啟動,3. （12分）解：（1）根據電路得狀態(tài)轉移表如下：（8分）Q3Q2Q1Q0SH / LDQ； 1q2 1Qn 1Q0 100101010101011101010101010001001100110011001100111011001

7、1011101110111011101110111011100010（2）由狀態(tài)轉移表可知該電路的功能是10進制計數器（4分）（3五、設計題（30 分）1. （15 分）解：F ABCD ACD BCD B（A C）D AB CD ACD分）卡諾圖及降維卡諾圖為：（6分）0 O0010111111100010電路連接圖為:（6分）2. （15 分）解：（1）F（3分）原始狀態(tài)圖及狀態(tài)轉換表如下:XQ3Q2Q1q： 1q2 1Qn 10000001000101000010111000001011001100000111XXX100000110010101010011111110011000001

8、10100011100001111XXX（2）卡諾圖如下：（3分）（3）狀態(tài)方程：（2分）一 n 1Qn 1 XQ3Q2 Q2Q1 (XQ2 Q2Qi)?Q3 Q2QCQ3n 1Q2Q3Q2Q1 Q3Q2Q1 XQ2Q1 Q3Q1 ? Q2 (Q3Q1 XQi)?Q2n 1Qn 1 Q3Q1 XQ2Q10?Q1(Q3 XQ2)?Q1驅動方程：（2分）J3Q2Q1,J2Q3Q1 XQ1,J1Q3 XQ2 Q3(X Q2),K3 XQ2 Q2Q1 (X Q2)?(Q2 Q1)K2 Q3Q1 Q3 Q1K11（4）校驗自啟動：（2分）X/100可見，能自啟動。（5）畫出電路如下圖：（3分）復習題21

9、.將十進制數（18） 10轉換成八進制數是222 .三變量函數F A,B,C A BC的最小項表示中不含下列哪項m2 3 .一片64k X 8存儲容量的只t存儲器（ROM ）,有16條地址線和8條數據線4 .下列關于TTL與非門的輸出電阻描述中，正確的是門開態(tài)時輸出電阻比關態(tài)時大5 .以下各種ADC中，轉換速度最慢的是雙積分型6 .關于PAL器件與或陣列說法正確的是只有與陣列可編程7 .當三態(tài)門輸出高阻狀態(tài)時，輸出電阻為無窮大 8 .通常DAC中的輸出端運算放大器作用是求和9 . 16個觸發(fā)器構成計數器，該計數器可能的最大計數模值是21610 .一個64選1的數據選擇器有（6 ）個選擇控制信號

10、輸入端。填空題 1.已知一個四變量的邏輯函數的標準最小項表示為Fa, b, c, d m 0, 2, 3, 4, 6, 8, 9, 11, 13 ,那么用最小項標準表示F ,以及 F ,使用最大項標準表示F ,以及F 。2 .具有典型實用意義的可編程邏輯器件包括 。3 .為了構成 4K X16bit的RAM ,需要 塊1KX8bit的RAM ,地址線的高 位作為地址譯碼的輸入，地址譯碼使用的是 譯碼器。4 .在AD的量化中，最小量化單位為A ,如果使用四舍五入法，最大量化誤差為 ,如果使用 舍去小數法，最大量化誤差為 Ao5 .如果用J-K觸發(fā)器來實現(xiàn)T觸發(fā)器功能，則 T,J,K三者關系為;如

11、果要用J-K觸發(fā) 器來實現(xiàn)D觸發(fā)器功能，則 D,J,K三者關系為 。三、簡答題（每小題5分，共10分）1.用基本公式和定理證明下列等式：AB C B ABC ABC ABC6 .給出J-K觸發(fā)器的特征方程，狀態(tài)轉移真值表，狀態(tài)轉移圖。四、 分析題（25分）1. 8選1數據選擇器CC4512的邏輯功能如表 4.1所示。試寫出圖 4.1所示電路輸出端F的最簡與或形式的表達式。（9分）ISINHA2A1AoY00000Do00001D100010D200011D300100D400101D500110D600111D700XXX01XXXX高阻表4.1 CC4512功能表2.如圖4.2電路由CMO睽

12、輸門構成。圖4.1試寫出輸出端的邏輯表達式。（8分）圖4.27 .試分析圖4.3所示時序電路。（8分）（1）該電路是同步的還是異步的？（2）列出狀態(tài)轉移表和畫出狀態(tài)轉移圖，并說明電路的邏輯功能。五、設計題（30分）設計一個PLA形式的全減器。設 A為被減數，B為減數，C為低位借位，差為 D, 向高位的借位為 CO。完成對PLA邏輯陣列圖的編程。（10分）1 .試用555定時器設計一個多諧振蕩器，要求輸出脈沖的振蕩頻率為500 Hz,占空比等于60%,積分電容等于1000 pF。（10分） （1）畫出電路連接圖；（2）畫出工作波形圖；（3）計算R1、R2的取值。2 .用中規(guī)模集成十六進制同步計數

13、器74161設計一個13進制的計數器。要求計數器必須包括狀態(tài)0000和1111,并且利用CO端作13進制計數器的進位輸出。74161的功能表如下，可以附加必要的門電路（10分）D0 D1D2 D3EPCOET 74161LDCPRdQ0 Qi Q2 Q3圖5.2五、簡答 題1. 證= ABC BC (A A) B(AC C) B(A C)左二人8 BC B(A =右，證畢！74161功能表輸入輸出RDLD ET EP CP D0 D1 D2 D3Q0 Q1 Q2 Q30000010d0 d 1 d2 d3d0 d1d2d 31111計數C110保持，=0O1110保持(1分)(2分)2 .特征

14、方程：Qn 1 JQn KQn狀態(tài)轉移真值表：狀態(tài)轉移圖:(2分)四、分析題（25分）1 .2. （8 分）解：F1=AF2=ABJ=1 , K= X（9分）解：根據數據選擇器的工作原理，由圖可得:f ABC?DABC?1 ABC?1 ABC?1AC BC CD（4分）（4分）（5分）（4分）3. （8分）解：（1）是異步的。（2）由圖可得電路得狀態(tài)方程為:Q； 1 Q； ?CPQ2 1 Qn?Q1Qn1 Qn?Q2由狀態(tài)方程可得狀態(tài)轉移表如下:CPQ3Q2Qi0000 一1001201030114100510161107111由狀態(tài)轉移表可畫出狀態(tài)轉移圖:功能：8進制計數器。五、設計題（30

15、分）1. （10分）解：由題意可得真值表為：（3分）ABCDCO000000011 110101101101100101010011000卡諾圖為：（3分）編程圖為：（4分）圖 5.1 PLA 邏輯陣列圖或 陣 列2. （10分解：1）電路連接圖如下:(4分)V CC7R2V I 181V cc555V co5 0.01 n F_T（2）電路工作波形圖如下：（3分）(3) tw1=0.7(R1+R)C(3 分)t w2=0.7R2c 由題意：0.7(R1 R2) 0.7R2C 1/5000.7(R1 R2)C Ri R20.60.7(Ri R2)C 0.7R2c Ri 2R2解得：R=2RR=

16、571.4Kcd,則 R2=1142.9 K co3. (10分)解：設計電路如下圖：00101 JJ_1Do DiD2 D3- EPCOClk一et74161LDCPR-dQ o Q1Q 2 Q 3復習題31 .將十進制數（3.5） 10轉換成二進制數是11.102 .函數F A A B的結果是 AB3 . 一片2kx 16存儲容量的只讀存儲器（ROM ）,有個字節(jié) 40964 .下列關于TTL與非門的輸出電阻描述中，正確的是門關態(tài)時輸出電阻比開態(tài)時大5 .在ADC工作過程中，包括保持 a,采樣b,編碼c,量化d四個過程，他們先后順序應該是 badc6 .第一種具有實用意義的可編程器件是PA

17、L7 .可以直接現(xiàn)與的器件是OC門8 .一個時鐘占空比為1: 4,則一個周期內高低電平持續(xù)時間之比為1: 49 . 一個二進制序列檢測電路，當輸入序列中連續(xù)輸入5位數碼均為1時，電路輸出1,則同步時序電路最簡狀態(tài)數為5 10 .芯片74LS04中，LS表示 低功耗肖特基、填空題1.如圖1所小電路，有 VreF1 VrEF2。當輸入電壓Vi VREF1時，輸出電壓為 ,當輸入電壓V| VREF2時，輸出電壓為 。Pg圖12、對于同步計數器 74161,如果輸入時鐘是周期方波，在正常計數時，進位輸出保持高電平的時間為個周期。3 . 4位DAC中，基準電壓 =10V , D3D2D1D0=1010時

18、對應的輸出電壓為 。4 . D觸發(fā)器的狀態(tài)方程為 ;如果用D觸發(fā)器來實現(xiàn)T觸發(fā)器功能，則 T、D間的關系 為；如果要用D觸發(fā)器來實現(xiàn)J-K觸發(fā)器功能，則 D,J,K三者關系為 ,5 .為了構成 8KX32bit的RAM ,需要塊2KX8bit的RAM ,地址線的高位作為地址譯碼的輸入。6 . PAL由 陣列，陣列和 單元構成，其中， 陣列是可編程的。7 .要構成17進制計數器最少需要 個觸發(fā)器。8 .由555定時器構成的單穩(wěn)觸發(fā)器，輸出脈寬Tw=。三、分析題（共301.已知七段數碼管為共陰數碼管，譯碼器為圖2所示，輸入是0 9的四位8421BCD碼（A3A2AA0）,為了使數碼管顯示出相應輸入

19、，則給出譯碼器7段輸出（abcdefg ）真值表，如果使用四位地址線白PROM實現(xiàn)該功能，畫出陣列圖。AoAiA2圖22.通過時序圖分析如圖3電路的功能，已知輸入是周期方波。（7分）ck3.分析圖4所示時序電路。（8分）（1）該電路是同步的還是異步的？（2）列出驅動方程，狀態(tài)方程，輸出方程，狀態(tài)轉移表和畫出狀態(tài)轉移圖。史立一:圖44.給出如圖5所示電容正反饋多諧振蕩器在充電和放電階段的等效電路圖。（8分）四、設計題（每題 的二進制減法電路） 借位輸出）10分，共20分）1.利用一片二-十進制譯碼器，接成一位全減器（即一位帶借位輸入,可以附加必要的門電路（A為被減數，B為減數，CI為借位輸入，F(xiàn)為差，CO為2.設計一個同步時序電路，只有在連續(xù)兩個或者兩個以上時鐘作用期間兩個輸入信號 輸出才為1,其余情況輸出為 0。分析題（共30分）1、解：列出真值表：X1和X2 一致時,數字abcdefg01111110111000002110