POWERPCB內(nèi)層分割實例

1、POWERPCB內(nèi)層分割實例（文中圖形可以擴大觀看）一設(shè)置好內(nèi)層屬性整個內(nèi)層如果為同一網(wǎng)絡請選擇CAM PLANE，只能選擇一個網(wǎng)絡名。要分成幾個網(wǎng)絡則選擇SPLIT/MIXE（分割），可選擇多個網(wǎng)絡名。二、單擊右側(cè)的ASSIGN增加分割網(wǎng)絡名完成后按OK。三、再按OK退出層設(shè)置對話框。四、按CTRL+ALT+N設(shè)置網(wǎng)絡顏色五、再放置分割區(qū)域（注意，一個分割網(wǎng)絡區(qū)域不能包含或包含于另一個分割網(wǎng)絡）六、完成后如下圖七、侵害灌水按TOOLS菜單，選擇POUR MANAGER.按關(guān)閉鈕確認，并退出對話框即可。是不是大功告成？POWER PCB的圖層設(shè)置及內(nèi)層分割方法    看過上

2、面的結(jié)構(gòu)圖以后應該對POWER的圖層結(jié)構(gòu)已經(jīng)很清楚了，確定了要使用什么樣的圖層來完成設(shè)計，下一步就是添加電氣圖層的操作了。下面以一塊四層板為例：    首先新建一個設(shè)計，導入網(wǎng)表，完成基本的布局，然后新增圖層SETUP-LAYER DEFINITION,在ELECTRICAL LAYER區(qū)，點擊MODIFY,在彈出的窗口中輸入4，OK，OK。此時在TOP與BOT中間已經(jīng)有了兩個新電氣圖層，分別給這兩個圖層命名，并設(shè)置圖層類型。    把INNER LAYER2命名為GND，并設(shè)定為CAM PLANE，然后點擊右邊的ASSIGN分配網(wǎng)絡，因為這層是負片的整

3、張銅皮，所以分配一個GND就可以，千萬不要分多了網(wǎng)絡！    把INNER LAYER3命名為POWER，并設(shè)定為SPLIT/MIXED（因為有多組電源，所以要用到內(nèi)層分割），點擊ASSIGN，把需要走在內(nèi)層的電源網(wǎng)絡分配到右邊的ASSOCIATED窗口下（假設(shè)分配三個電源網(wǎng)絡）。    下一步進行布線，把外層除了電源地以外的線路全部走完。電源地的網(wǎng)絡則直接打孔即可自動連接到內(nèi)層（小技巧，先暫時把POWER層的類型定義為CAM PLANE，這樣凡是分配到內(nèi)層的電源網(wǎng)絡且打了過孔的線路系統(tǒng)都會認為已經(jīng)連接，而自動取消鼠線）。待所有布線都完成以后即可進行內(nèi)層

4、分割。    第一步是給網(wǎng)絡上色，以利于區(qū)分各個接點位置，按快捷鍵CTRL+SHIFT+N，指定網(wǎng)絡顏色（過程略）。    然后把POWER層的圖層屬性改回SPLIT/MIXED，再點擊DRAFTING-PLACE AREA，下一步即可繪制第一個電源網(wǎng)絡的鋪銅。    1號網(wǎng)絡（黃色）：第一個網(wǎng)絡要鋪滿整個板面，然后指定為連接面積最大，數(shù)量最多的那個網(wǎng)絡名稱。    2號網(wǎng)絡（綠色）：下面進行第二個網(wǎng)絡，注意因為這一網(wǎng)絡位于整個板子的中部，所以我們要在已經(jīng)鋪好的大銅面上切出一塊來作為新的網(wǎng)絡。還是點擊PLACE A

5、REA，然后按照顏色指示繪制切割區(qū)域，當雙擊鼠標完成切割的時候，系統(tǒng)會自動出現(xiàn)當前所切割網(wǎng)絡（1）與當前網(wǎng)絡（2）的的區(qū)域隔離線（由于是用正片鋪銅的方式做切割，所以不能象負片做切割那樣用一條正性線來完成大銅面的分割）。同時分配該網(wǎng)絡名稱。    3號網(wǎng)絡（紅色）：下面第三個網(wǎng)絡，由于此網(wǎng)絡較靠近板邊，所以我們還可以用另外一個命令來做。點擊DRAFTING-AUTO PLANE SEPARATE，然后從板邊開始畫起，把需要的接點包圍以后再回到板邊，雙擊鼠標即可完成。同時也會自動出現(xiàn)隔離帶，并彈出一個網(wǎng)絡分配窗口，注意此窗口需要連續(xù)分配兩個網(wǎng)絡，一個是你剛剛切割出來的網(wǎng)絡，一個

6、是剩余區(qū)域的網(wǎng)絡（會有高亮顯示）。    至此已基本完成整個布線工作，最后用POUR MANAGER-PLANE CONNECT進行灌銅，即可出現(xiàn)效果?？吹胶芏嗑W(wǎng)友提出的關(guān)于POWER PCB內(nèi)層正負片設(shè)置和內(nèi)電層分割以及鋪銅方面的問題。今天抽空把這些東西聯(lián)系在一起集中說明一下。時間倉促，如有錯誤疏漏指出還請多加指正！一、POWER PCB的圖層與PROTEL的異同    我們做設(shè)計的有很多都不止用一個軟件，由于PROTEL上手容易的特點，很多朋友都是先學的PROTEL后學的POWER，當然也有很多是直接學習的 POWER，還有的是兩個軟件一起

7、用。由于這兩個軟件在圖層設(shè)置方面有些差異，初學者很容易發(fā)生混淆，所以先把它們放在一起比較一下。直接學習POWER 的也可以看看，以便有一個參照。首先看看內(nèi)層的分類結(jié)構(gòu)圖軟件名 屬性 層名 用途 PROTEL: 正片 MIDLAYER 純線路層                              MIDLAYER

8、混合電氣層（包含線路，大銅皮）                  負片 INTERNAL 純負片 （無分割，如GND）                          

9、    INTERNAL 帶內(nèi)層分割（最常見的多電源情況） POWER : 正片 NO PLANE 純線路層                              NO PLANE 混合電氣層（用鋪銅的方法 COPPER POUR）    

10、60;                         SPLIT/MIXED 混合電氣層（內(nèi)層分割層法 PLACE AREA）                  負片 CAM PLANE

11、純負片 （無分割，如GND）從上圖可以看出，POWER與PROTEL的電氣圖層都可分為正負片兩種屬性，但是這兩種圖層屬性中包含的圖層類型卻不相同。1. PROTEL只有兩種圖層類型，分別對應正負片屬性。而POWER則不同，POWER中的正片分為兩種類型，NO PLANE和SPLIT/MIXED 2. PROTEL中的負片可以使用內(nèi)電層分割，而POWER的負片只能是純負片（不能應用內(nèi)電層分割，這一點不如PROTEL）。內(nèi)層分割必須使用正片來做。用SPLIT/MIXED層,也可用普通的正片(NO PLANE)鋪銅。 也就是說，在POWER PCB中，不管用于電源的內(nèi)層分割還是混合電氣層，都要用正片

12、來做，而普通的正片（NO PLANE)與專用混合電氣層（SPLIT/MIXED）的唯一區(qū)別就是鋪銅的方式不一樣！負片只能是單一的負片。（用2D LINE分割負片的方法，由于沒有網(wǎng)絡連接和設(shè)計規(guī)則的約束，容易出錯，不推薦使用）這兩點是它們在圖層設(shè)置與內(nèi)層分割方面的主要區(qū)別。二、SPLIT/MIXED層的內(nèi)層分割與NO PLANE層的鋪銅之間的區(qū)別1. SPLIT/MIXED:必須使用內(nèi)層分割命令（PLACE AREA)，可自動移除內(nèi)層獨立焊盤，可走線，可以方便的在大片銅皮上進行其他網(wǎng)絡的分割，內(nèi)層分割的智能化較高。 2. NO PLANEC層：必須使用鋪銅的命令(COPPER POUR)，用法同

13、外層線路，不會自動移除獨立焊盤，可走線，不可以在大塊銅皮上進行其他網(wǎng)絡的分割。也就是說不能出現(xiàn)大塊銅皮包圍小塊銅皮的現(xiàn)象。 三、POWER PCB的圖層設(shè)置及內(nèi)層分割方法   看過上面的結(jié)構(gòu)圖以后應該對POWER的圖層結(jié)構(gòu)已經(jīng)很清楚了，確定了要使用什么樣的圖層來完成設(shè)計，下一步就是添加電氣圖層的操作了。    下面以一塊四層板為例：    首先新建一個設(shè)計，導入網(wǎng)表，完成基本的布局，然后新增圖層SETUP-LAYER DEFINITION,在ELECTRICAL LAYER區(qū)，點擊MODIFY,在彈出的窗口中輸入4

14、，OK，OK。此時在TOP與BOT中間已經(jīng)有了兩個新電氣圖層，分別給這兩個圖層命名，并設(shè)置圖層類型。    把INNER LAYER2命名為GND，并設(shè)定為CAM PLANE，然后點擊右邊的ASSIGN分配網(wǎng)絡，因為這層是負片的整張銅皮，所以分配一個GND就可以，千萬不要分多了網(wǎng)絡！    把INNER LAYER3命名為POWER，并設(shè)定為SPLIT/MIXED（因為有多組電源，所以要用到內(nèi)層分割），點擊ASSIGN，把需要走在內(nèi)層的電源網(wǎng)絡分配到右邊的ASSOCIATED窗口下（假設(shè)分配三個電源網(wǎng)絡）。  &#

15、160; 下一步進行布線，把外層除了電源地以外的線路全部走完。電源地的網(wǎng)絡則直接打孔即可自動連接到內(nèi)層（小技巧，先暫時把POWER層的類型定義為CAM PLANE，這樣凡是分配到內(nèi)層的電源網(wǎng)絡且打了過孔的線路系統(tǒng)都會認為已經(jīng)連接，而自動取消鼠線）。待所有布線都完成以后即可進行內(nèi)層分割。    第一步是給網(wǎng)絡上色，以利于區(qū)分各個接點位置，按快捷鍵CTRL+SHIFT+N，指定網(wǎng)絡顏色（過程略）。 然后把POWER層的圖層屬性改回SPLIT/MIXED，再點擊DRAFTING-PLACE AREA，下一步即可繪制第一個電源網(wǎng)絡的鋪銅。1號網(wǎng)絡（黃色）：第一個網(wǎng)絡要鋪滿

16、整個板面，然后指定為連接面積最大，數(shù)量最多的那個網(wǎng)絡名稱。 2號網(wǎng)絡（綠色）：下面進行第二個網(wǎng)絡，注意因為這一網(wǎng)絡位于整個板子的中部，所以我們要在已經(jīng)鋪好的大銅面上切出一塊來作為新的網(wǎng)絡。還是點擊 PLACE AREA，然后按照顏色指示繪制切割區(qū)域，當雙擊鼠標完成切割的時候，系統(tǒng)會自動出現(xiàn)當前所切割網(wǎng)絡（1）與當前網(wǎng)絡（2）的的區(qū)域隔離線（由于是用正片鋪銅的方式做切割，所以不能象負片做切割那樣用一條正性線來完成大銅面的分割）。同時分配該網(wǎng)絡名稱。 3號網(wǎng)絡（紅色）：下面第三個網(wǎng)絡，由于此網(wǎng)絡較靠近板邊，所以我們還可以用另外一個命令來做。點擊DRAFTING-AUTO PLANE SEPARAT

17、E，然后從板邊開始畫起，把需要的接點包圍以后再回到板邊，雙擊鼠標即可完成。同時也會自動出現(xiàn)隔離帶，并彈出一個網(wǎng)絡分配窗口，注意此窗口需要連續(xù)分配兩個網(wǎng)絡，一個是你剛剛切割出來的網(wǎng)絡，一個是剩余區(qū)域的網(wǎng)絡（會有高亮顯示）。至此已基本完成整個布線工作，最后用POUR MANAGER-PLANE CONNECT進行灌銅，即可出現(xiàn)下圖的效果。ORCAD傳遞分立器件Value值到PowerPCB的方法借助PCBNavigator，ORCAD與PowerPCB實現(xiàn)了很好的同步操作，但遺憾的是器件的Value值不能傳遞到PowerPCB，給人的感覺是ORCAD不如Powerlogic。經(jīng)本人的摸索，找到了一

18、種非常簡單的辦法，可以實現(xiàn)此功能。1. 填寫ORCAD的封裝，即Footprint，此處必須填PowerPCB庫中的Decal，而不是Part。2. 在Orcad的Project Manager中啟動PCBNavigator。在PCBNavigator中選擇菜單PCBSetup for PCB： 其中有一項：Map “Values” to “PCB Footprint”這一項一定不能勾選。 3. 按常規(guī)方法用菜單PCBSend netlist to PADS。在PowerPCB中將器件打散，選擇一個元件看看。奇跡出現(xiàn)了：器件編號、Value值、封裝一個都不少。 P

19、owerPCB使用經(jīng)驗   PowerPCB 目前已在我所推廣使用，它的基本使用技術(shù)已有培訓教材進行了詳細的講解，而對于我所廣大電子應用工程師來說，其問題在于已經(jīng)熟練掌握了PROTEL之類的布線工具之后，如何轉(zhuǎn)到PowerPCB的應用上來。所以，本文就此類應用和培訓教材上沒有講到，而我們應用較多的一些經(jīng)驗技巧作了論述。1.輸入的規(guī)范問題對于大多數(shù)使用過PROTEL的人來說，剛開始使用PowerPCB的時候，可能會覺得PowerPCB的限制太多。因為PowerPCB對原理圖輸入和原理圖到PCB的規(guī)則傳輸上是以保證其正確性為前提的。所以，它的原理圖中沒有能夠?qū)⒁桓姎膺B線斷開的

20、功能，也不能隨意將一根電氣連線在某個位置停止，它要保證每一根電氣連線都要有起始管腳和終止管腳，或是接在軟件提供的連接器上，以供不同頁面間的信息傳輸。這是它防止錯誤發(fā)生的一種手段，其實，也是我們應該遵守的一種規(guī)范化的原理圖輸入方式。在PowerPCB設(shè)計中，凡是與原理圖網(wǎng)表不一致的改動都要到ECO方式下進行，但它給用戶提供了OLE鏈接，可以將原理圖中的修改傳到PCB中，也可以將PCB中的修改傳回原理圖。這樣，既防止了由于疏忽引起的錯誤，又給真正需要進行修改提供了方便。但是，要注意的是，進入ECO方式時要選擇“寫ECO文件”選項，而只有退出ECO方式，才會進行寫ECO文件操作。2.電源層和地層的選

21、擇PowerPCB中對電源層和地層的設(shè)置有兩種選擇，CAM Plane和Split/Mixed。Split/Mixed主要用于多個電源或地共用一個層的情況，但只有一個電源和地時也可以用。它的主要優(yōu)點是輸出時的圖和光繪的一致，便于檢查。而CAM Plane用于單個的電源或地，這種方式是負片輸出，要注意輸出時需加上第25層。第25層包含了地電信息，主要指電層的焊盤要比正常的焊盤大20mil 左右的安全距離，保證金屬化過孔之后，不會有信號與地電相連。這就需要每個焊盤都包含有第25層的信息。而我們自己建庫時往往會忽略這個問題，造成使用 Split/Mixed選項。3.推擠還是不推擠PowerPCB提供

22、了一個很好用的功能就是自動推擠。當我們手動布線時，印制板在我們的完全控制之下，打開自動推擠的功能，會感到非常的方便。但是如果在你完成了預布線之后，要自動布線時，最好將預布好的線固定住，否則自動布線時，軟件會認為此線段可移動，而將你的工作完全推翻，造成不必要的損失。4.定位孔的添加我們的印制板往往需要加一些安裝定位孔，但是對于PowerPCB來說，這就屬于與原理圖不一樣的器件擺放，需要在ECO方式下進行。但如果在最后的檢查中，軟件因此而給出我們許多的錯誤，就不大方便了。這種情況可以將定位孔器件設(shè)為非ECO注冊的即可。在編輯器件窗口下，選中“編輯電氣特性”按鈕，在該窗口中，選中“普通”項，不選中“

23、ECO注冊”項。這樣在檢查時，PowerPCB不會認為這個器件是需要與網(wǎng)表比較的，不會出現(xiàn)不該有的錯誤。5.添加新的電源封裝由于我們的國際與美國軟件公司的標準不太一致，所以我們盡量配備了國際庫供大家使用。但是電源和地的新符號，必須在軟件自帶的庫中添加，否則它不會認為你建的符號是電源。所以當我們要建一個符合國標的電源符號時，需要先打開現(xiàn)有的電源符號組，選擇“編輯電氣連接”按鈕，點按“添加”按鈕，輸入你新建的符號的名字等信息。然后，再選中“編輯門封裝”按鈕，選中你剛剛建立的符號名，繪制出你需要的形狀，退出繪圖狀態(tài)，保存。這個新的符號就可以在原理圖中調(diào)出了。6.空腳的設(shè)置我們用的器件中，有的管腳本身

24、就是空腳，標志為NC。當我們建庫的時候，就要注意，否則標志為NC的管腳會連在一起。這是由于你在建庫時將NC管腳建在了“SINGAL_PINS”中，而PowerPCB認為“SINGAL_PINS”中的管腳是隱含的缺省管腳，是有用的管腳，如VCC和GND。所以，如果的NC管腳，必須將它們從“SINGAL_PINS”中刪除掉，或者說，你根本無需理睬它，不用作任何特殊的定義。7.三極管的管腳對照三極管的封裝變化很多，當自己建三極管的庫時，我們往往會發(fā)現(xiàn)原理圖的網(wǎng)表傳到PCB中后，與自己希望的連接不一致。這個問題主要還是出在建庫上。由于三極管的管腳往往用E，B，C來標志，所以在創(chuàng)建自己的三極管庫時，要在

25、“編輯電氣連接”窗口中選中“包括文字數(shù)字管腳”復選框，這時，“文字數(shù)字管腳”標簽被點亮，進入該標簽，將三極管的相應管腳改為字母。這樣，與PCB封裝對應連線時會感到比較便于識別。8.表面貼器件的預處理現(xiàn)在，由于小型化的需求，表面貼器件得到越來越多的應用。在布圖過程中，表面貼器件的處理很重要，尤其是在布多層板的時候。因為，表面貼器件只在一層上有電氣連接，不象雙列直插器件在板子上的放置是通孔，所以，當別的層需要與表面器件相連時就要從表面貼器件的管腳上拉出一條短線，打孔，再與其它器件連接，這就是所謂的扇入（FAN-IN），扇出（FAN-OUT）操作。如果需要的話，我們應該首先對表面貼器件進行扇入，扇出

26、操作，然后再進行布線，這是因為如果我們只是在自動布線的設(shè)置文件中選擇了要作扇入，扇出操作，軟件會在布線的過程中進行這項操作，這時，拉出的線就會曲曲折折，而且比較長。所以，我們可以在布局完成后，先進入自動布線器，在設(shè)置文件中只選擇扇入，扇出操作，不選擇其它布線選項，這樣從表面貼器件拉出來的線比較短，也比較整齊。9.將板圖加入AUTOCAD有時我們需要將印制板圖加入到結(jié)構(gòu)圖中，這時可以通過轉(zhuǎn)換工具將PCB文件轉(zhuǎn)換成AUTOCAD能夠識別的格式。在PCB繪圖框中，選中“文件”菜單中的“輸出”菜單項，在彈出的文件輸出窗口中將保存類型設(shè)為DXF文件，再保存。你就可以AUTOCAD中打開個這圖了。當然，P

27、ADS中有自動標注功能，可以對畫好的印制板進行尺寸標注，自動顯示出板框或定位孔的位置。要注意的是，標注結(jié)果在Drill-Drawing層要想在其它的輸出圖上加上標注，需要在輸出時，特別加上這一層才行。10. PowerPCB與ViewDraw的接口用ViewDraw的原理圖，可以產(chǎn)生PowerPCB的表，而PowerPCB讀入網(wǎng)表后，一樣可以進行自動布線等功能，而且，PowerPCB中有鏈接工具，可以與VIEWDRAW的原理圖動態(tài)鏈接、修改，保持電氣連接的一致性。但是，由于軟件修改升級的版本的差別，有時兩個軟件對器件名稱的定義不一致，會造成網(wǎng)表傳輸錯誤。要避免這種錯誤的發(fā)生，最好專門建一個存放

28、 ViewDraw與PowerPCB對應器件的庫，當然這只是針對于一部分不匹配的器件來說的。可以用PowerPCB中的拷貝功能，很方便地將已存在的 PowerPCB中的其它庫里的元件封裝拷貝到這個庫中，存成與VIEWDRAW中相對應的名字。11.生成光繪文件以前，我們做印制板時都是將印制板圖拷在軟盤上，直接給制版廠。這種做法保密性差，而且很煩瑣，需要給制版廠另寫很詳細的說明文件?，F(xiàn)在，我們用 PowerPCB直接生產(chǎn)光繪文件給廠家就可以了。從光繪文件的名字上就可以看出這是第幾層的走線，是絲印還是阻焊，十分方便，又安全。轉(zhuǎn)光繪文件步驟：A在PowerPCB的CAM輸出窗口的DEVICE SETU

29、P中將APERTURE改為999。B轉(zhuǎn)走線層時，將文檔類型選為ROUTING，然后在LAYER中選擇板框和你需要放在這一層上的東西。不注意的是，轉(zhuǎn)走線時要將LINE,TEXT去掉（除非你要在線路上做銅字）。C轉(zhuǎn)阻焊時，將文檔類型選為SOLD_MASK，在頂層阻焊中要將過孔選中。D轉(zhuǎn)絲印時，將文檔類型選為SILK SCREEN，其余參照步驟B和C。E轉(zhuǎn)鉆孔數(shù)據(jù)時，將文檔類型選為NC DRILL，直接轉(zhuǎn)換。注意：轉(zhuǎn)光繪文件時要先預覽一下，預覽中的圖形就是你要的光繪輸出的圖形，所以要看仔細，以防出錯。有了對印制板設(shè)計的經(jīng)驗，如PowerPCB的強大功能，畫復雜印制板已不是令人煩心的事情了。值得高興的

30、是，我們現(xiàn)在已經(jīng)有了將PROTEL的PCB轉(zhuǎn)換成PowerPCB的工具，熟悉PROTEL的廣大科技人員可以更加方便的加入到PowerPCB繪圖的行列中來，更加方便快捷地繪制出滿意的印制板。差分阻抗-什么是差分？翻譯：Michael Qiao    當你認為你已經(jīng)掌握了PCB 走線的特征阻抗Z0，緊接著一份數(shù)據(jù)手冊告訴你去設(shè)計一個特定的差分阻抗。令事情變得更困難的是，它說：“因為兩根走線之間的耦合可以降低有效阻抗，使用50的設(shè)計規(guī)則來得到一個大約80的差分阻抗！”這的確讓人感到困惑！    這篇文章向你展示什么是差分阻抗。除此之外，還討

31、論了為什么是這樣，并且向你展示如何正確地計算它。單線：圖1(a)演示了一個典型的單根走線。其特征阻抗是Z0，其上流經(jīng)的電流為i。沿線任意一點的電壓為V=Z0*i（ 根據(jù)歐姆定律）。一般情況，線對：圖1(b)演示了一對走線。線1 具有特征阻抗Z11，與上文中Z0 一致，電流i1。線2具有類似的定義。當我們將線2 向線1 靠近時，線2 上的電流開始以比例常數(shù)k 耦合到線1 上。類似地，線1 的電流i1 開始以同樣的比例常數(shù)耦合到線2 上。每根走線上任意一點的電壓，還是根據(jù)歐姆定律，為：V1 = Z11*i1 + Z11*k*i2      

32、;        （1）V2 = Z22*i2 + Z22*k*i1現(xiàn)在我們定義Z12 = k*Z11 以及Z21 =k*Z22。這樣，式（1）就可以寫成：V1 = Z11*i1 + Z12*i2                （2）V2 = Z21*i1 + Z22*i2這是一對熟悉的聯(lián)立方程組，我們可以經(jīng)常在教科書中看到。這個方程組可以一般化到任意數(shù)量的走線，并且可以用你們

33、中大部分人都熟悉的矩陣形式來表示。 圖1 各種走線的結(jié)構(gòu)特殊情況，差分對：圖1(c)演示了一對差分走線。重寫式1：V1 = Z11*i1 + Z11*k*i2                     （1）V2 = Z22*i2 + Z21*k*i1現(xiàn)在注意在仔細設(shè)計并且是對稱的情況下，Z11 = Z22 = Z0，且i2 = -i1這將導致（經(jīng)過一些變換）：V1 = Z0*i1*(1-

34、k)                               （3）V2 = -Z0*i1*(1-k)注意V1 = -V2，當然，這是我們已經(jīng)知道的，因為這是一個差分對。有效（差模）阻抗：電壓V1 以地為參考。線1 的有效阻抗（單獨來看，在差分對中叫做“差?！弊杩?，通常叫做“單線”阻抗）為電壓除

35、以電流，或：Zodd = V1/i1 = Z0*(1-k)由上可知，因Z0 = Z11 且k = Z12/Z11，上式可寫成：Zodd = Z11 - Z12    這也是一個在許多教科書中都可以看到的公式。    為了防止反射，正確的端接方法是用一個值為Zodd 的電阻。類似地，線2 的差模阻抗與此相同（在對稱差分對的特定情形下）。差分阻抗：假定在某一瞬間我們將兩根走線用電阻端接到地。因為i1 = -i2，所以根本沒有電流流經(jīng)地。也就是說，沒有真正的理由把電阻接地。事實上，有人認為，為了將差分信號和地噪聲隔離，一定不能將它們連接到地

36、。因此通常的連接形式如圖1(c)中所示，用單個電阻連接線1 與線2。電阻的值是線1和線2 差模阻抗的和，或：Zdiff = 2*Z0*(1-k) 或2*(Z11 - Z12)這就是為什么你經(jīng)?？吹綄嶋H上一個差分對具有大約80的差分阻抗，而每個單線阻抗是50。計算：知道Zdiff 是2*(Z11-Z12)不是很有用，因為Z12 的值并不直觀。但是，當我們看到Z12與耦合系數(shù)k 有關(guān)，事情就變得清晰了。事實上，耦合系數(shù)與我在Brookspeak 中關(guān)于串擾的專欄I中談到的耦合系數(shù)是相同的。國家半導體發(fā)布的計算Zdiff 的公式II已經(jīng)被廣泛接受：Zdiff = 2*Z0(1-.48*e-.96*S

37、/H) 微帶線Zdiff = 2*Z0(1-.347*e-2.9*S/H) 帶狀線其中的術(shù)語在圖2 中定義。Z0 為其傳統(tǒng)定義III。 圖2 查分阻抗計算中的術(shù)語定義共模阻抗：為了討論完整起見，共模阻抗與上面略有不同。第一個差別是i1 = i2（沒有負號），這樣式3 就變成：V1 = Z0*i1*(1+k)                 （4）V2 = Z0*i1*(1+k)并且正如所期望的，V1 = V2。因此單線阻抗是Z

38、0*(1+k)。在共模情況下，兩根線的端接電阻均接地，所以流經(jīng)地的電流為i1+i2 且這兩個電阻對器件表現(xiàn)為并聯(lián)。也就是說，共模阻抗是這些電阻的并聯(lián)組合，或：Zcommon = (1/2)*Z0*(1+k)，或Zcommon = (1/2)*(Z11 + Z12)注意，這里差分對的共模阻抗大約為差模阻抗的1/4。I "Crosstalk, Part 2: How Loud Is It?" Brookspeak, December, 1997.II 參考國家半導體"Introduction to LVDS"（第28-29 頁），可以從其官方網(wǎng)站上訪問：II

39、I 參考"PCB Impedance Control, Formulas and Resources", March, 1998, 第12頁。公式為：  本文發(fā)表在Printed Circuit Design，一種Miller Freeman 的出版物，1998 年8 月. 1998 Miller Freeman, Inc. . 1998 UltraCAD Design Inc.翻譯：Michael Qiao    我們通常認為信號以三種模式沿電路傳播：單端、差?；蚬材?。    單模是我們最熟悉的。它包括

40、介于驅(qū)動器與接收器之間的單根導線或走線。信號沿走線傳播并從地返回1。    差模包括介于驅(qū)動器與接收器的一對走線（或?qū)Ь€）。我們一般認為其中一根走線傳送正信號而另一根傳送負信號，并且大小相等極性相反，沒有通過地的返回信號；信號沿一根走線前進并從另外一根返回。    共模信號通常更難于理解。既可以包括單端走線也可以包括兩個（可能更多）差分走線。同樣的信號沿走線以及返回路徑（地）或者沿差分對中的兩根走線流動。大部分人往往對共模信號不熟悉，因為我們自己從來不會故意產(chǎn)生它們。它們通常是由從其它（鄰近或外部）源耦合進電路的噪聲引起的。一般來講，

41、結(jié)果最好情況是中性的，最壞情況是具有破壞性的。共模信號能夠產(chǎn)生干擾電路正常運行的噪聲，并且是常見的EMI 問題的來源。優(yōu)點：差分信號相比單端信號有一個顯著的缺點：需要兩根走線而不是一根，或者兩倍的電路板面積。但是差分信號有幾個優(yōu)點：§ 如果沒有通過地的返回信號，地回路的連續(xù)性相對就變得不重要了。因此，假如我們有一個模擬信號通過差分對連接到數(shù)字器件，就無需擔心跨越電源邊界，平面不連續(xù)等等問題。差分器件的電源分割也更容易處理2。 § 差分電路在低壓信號的應用中是非常有益的。如果信號電平非常低，或者如果信噪比是個問題，那么差分信號可以有效地倍增信號電平（+v-(-v)=2v）。差

42、分信號和差分放大器通常用于信號電平非常低的系統(tǒng)的輸入級。 § 差分接收器往往對輸入信號電平的差敏感，但是常常被設(shè)計為對輸入的共模偏移不敏感。因此在強噪聲環(huán)境中差分信號往往比單端信號有著更好的性能。 § 相比單端信號（以一個不太精確的受電路板其他位置的噪聲的干擾的信號為參考）差分信號（彼此互為參考）的翻轉(zhuǎn)時序可以更精確地設(shè)定。差分對的交叉點定義得非常精確（圖1）。單端信號位于邏輯1 和邏輯0 之間的交叉點受制于（舉例）噪聲、噪聲門限以及門限檢測問題等等。 圖1：邏輯電平在差分信號交叉點的精確位置改變狀態(tài) 重要假設(shè)：差分信號的一個重要方面常常被工程師或者設(shè)計人員忽略，

43、甚至有時被誤解。我們從兩條廣為人知的規(guī)則開始：（a）電流在一個閉合的環(huán)路內(nèi)流動以及（b）電流在環(huán)路內(nèi)處處相等。    考慮差分對的“正”走線。電流沿走線流動并且必須在一個環(huán)路內(nèi)流動，通常從地返回。另外一根走線中的負信號也必須在一個環(huán)路內(nèi)流動，通常也從地返回。這很容易明白如果我們暫時想象一個差分對中的一根走線上的電流保持不變。另一根走線中的信號必須從某個地方返回，并且很清楚返回路徑應該是單端信號的返回路徑（地）。我們說差分對沒有通過地的返回信號不是因為不能，而是因為返回信號的確存在并且大小相等且極性相反所以相互抵銷了（和為零）。   

44、這一點非常重要。如果從一個信號（+i）返回的信號嚴格等于，且符號相反，另一個信號（-i），那么它們的和（+i-i）為零，沒有電流從任何地方流過（特別是地）?，F(xiàn)在假定信號并非嚴格相等且極性相反。設(shè)一個為+i1 另一個為-i2。這里i1 和i2 的值近似但是不等。返回電流的和為(i1-i2)。因為不是零，這個增加的電流必須從某個地方返回，推測應該是地。    你說什么？那么讓我們假定發(fā)送電路發(fā)送一對差分信號，嚴格相等且極性相反。再假定他們在路徑的終點仍然如此。但是如果路徑長度不等會如何呢？如果（差分對中的）一條路徑比另外一條長，那么信號在傳輸?shù)浇邮掌鞯碾A段就不再是嚴格

45、相等且極性相反了（圖2）。如果信號在它們從一個狀態(tài)到另一個狀態(tài)的轉(zhuǎn)變過程中不再是嚴格相等且相反，沒有電流流經(jīng)地就不再是正確的了。如果有流經(jīng)地的電流存在，那么電源完整性就一定成為一個問題，并且可能EMI也會成為一個問題。 圖2：(-)走線比圖1 中短，在紅色箭頭所標示出的范圍內(nèi)差分信號是大小相等且極性相反不再正確。從而在這個時間片內(nèi)將有流經(jīng)電源系統(tǒng)的電流。設(shè)計規(guī)則1：我們處理差分信號的第一個規(guī)則是：走線必須等長。    有人激烈地反對這條規(guī)則。通常他們的爭論的基礎(chǔ)包括了信號時序。他們詳盡地指出許多差分電路可以容忍差分信號兩個部分相當?shù)臅r序偏差而仍然能夠可靠

46、地進行翻轉(zhuǎn)。根據(jù)使用的不同的邏輯門系列，可以容忍500 mil 的走線長度偏差。并且這些人們能夠?qū)⑦@些情況用器件規(guī)范和信號時序圖非常詳盡地描繪出來。問題是，他們沒有抓住要點！差分走線必須等長的原因與信號時序幾乎沒有任何關(guān)系。與之相關(guān)的僅僅是假定差分信號是大小相等且極性相反的以及如果這個假設(shè)不成立將會發(fā)生什么。將會發(fā)生的是：不受控的地電流開始流動，最好情況是良性的，最壞情況將導致嚴重的共模EMI問題。    因此，如果你依賴這樣的假定，即：差分信號是大小相等且極性相反，并且因此沒有通過地的電流，那么這個假定的一個必要推論就是差分信號對的長度必須相等。差分信號與環(huán)路面

47、積：如果我們的差分電路處理的信號有著較慢的上升時間，高速設(shè)計規(guī)則不是問題。但是，假設(shè)我們正在處理的信號有著有較快的上升時間，什么樣的額外的問題開始在差分線上發(fā)生呢？    考慮一個設(shè)計，一對差分線從驅(qū)動器到接收器，跨越一個平面。同時假設(shè)走線長度完全相等，信號嚴格大小相等且極性相反。因此，沒有通過地的返回電流。但是，盡管如此，平面層上存在一個感應電流！    任何高速信號都能夠（并且一定會）在相鄰電路（或者平面）產(chǎn)生一個耦合信號。這種機制與串擾的機制完全相同。這是由電磁耦合，互感耦合與互容耦合的綜合效果，引起的。因此，如同單端信號的返回

48、電流傾向于在直接位于走線下方的平面上傳播，差分線也會在其下方的平面上產(chǎn)生一個感應電流。但這不是返回電流。所有的返回電流已經(jīng)抵消了。因此，這純粹是平面上的耦合噪聲。問題是，如果電流必須在一個環(huán)路中流動，剩下來的電流到哪里去了呢？    記住，我們有兩根走線，其信號大小相等極性相反。其中一根走線在平面一個方向上耦合了一個信號，另一根在平面另一個方向上耦合了一個信號。平面上這兩個耦合電流大小相等（假設(shè)其它方面設(shè)計得很好）。因此電流完全在差分走線下方的一個環(huán)路中流動（圖3）。它們看上去就像是渦流。耦合電流在其中流動的環(huán)路由（a）差分線自身和（b）走線在每個端點之間的間隔來

49、定義。 圖3：即使差分信號嚴格大小相等且極性相反，因而沒有流經(jīng)電源系統(tǒng)的返回電流，仍然在走線下方的平面中存在在一個環(huán)路中流動的感應電流。設(shè)計規(guī)則2：現(xiàn)在EMI 與環(huán)路面積已是廣為人知了3。因此如果我們想控制EMI，就需要將環(huán)路面積最小化。并且做到這一點的方法引出了我們的第二條設(shè)計規(guī)則：將差分線彼此靠近布線。有人反對這條規(guī)則，事實上這條規(guī)則在上升時間較慢并且EMI 不是問題時并不是必須的。但是在高速環(huán)境中，差分線彼此靠得越近布線，走線下方所感應的電流的環(huán)路就越小，EMI 也可以得到更好的控制。    值得一提的是一些工程師要求設(shè)計人員去掉差分線下方的平面。

50、原因之一是減小或消除走線下方的感應電流環(huán)路。另外一個原因是防止平面上已有的噪聲耦合到（推測如此）走線上的低壓信號4。    還有一個將差分線彼此靠近布線的理由。差分接收器設(shè)計為對輸入信號的差敏感而對輸入的共模偏移不敏感。也就是說即使（+）輸入相對（-）輸入僅有輕微的偏移，接收器也會檢測到。但是如果（+）和（-）輸入一起偏移（在同樣的方向），相對而言接收器對這種偏移不敏感。因此如果任何外部噪聲（比如EMI 或串擾）等同地耦合到差分線中，接收器將對此種（共模耦合）噪聲不敏感。差分線布得越彼此靠近，任何偶合噪聲在每根走線上就越相近。因此電路的噪聲抑制就越好。規(guī)則2推論：

51、再次假定高速環(huán)境中，如果差分線彼此緊挨著布線（為了使其下方的環(huán)路面積最小化）那么走線將彼此耦合。如果走線足夠長以至于端接成為一個問題，這種耦合就會影響到確切的端接阻抗5的計算。原因是：    考慮一個差分線對，線1 和線2。假使它們分別攜帶信號V1 和V2。因為它們是差分線，V2=V1。V1 在線1 引起一個電流I1 而V2在線2 引起一個電流I2。電流必然是從歐姆定律導出，I=V/Z0，這里Z0 是走線的特征阻抗。現(xiàn)在線1（舉例）攜帶的電流事實上由i1 和k*i2 組成，這里k 是線1 與線2 間的耦合比例。這表明這種耦合的最終效果是線1 上的一個明顯的阻抗，這

52、個阻抗等于Z=Z0-Z12     這里Z12 由線1 與線2 間的互耦6引起。如果線1 和線2 分得很開，它們之間的耦合就很小，確切的端接阻抗就只是Z0，單端走線的特征阻抗。但是如果走線靠的更近，它們之間的耦合就會增加，這樣走線的阻抗與這種耦合成比例地減小。這就是說確切的走線端接（為了防止反射）為Z0-Z12，或者某個小于Z0 的值。這對差分對的兩根走線都適用。因為沒有流經(jīng)地的電流（大概這是個假設(shè)）那么端接電阻被連接在線1 和線2 之間，且確切的端接阻抗算得是2(Z0-Z12)。這個值經(jīng)常被叫做“差分阻抗”7。設(shè)計規(guī)則3：差分阻抗因互耦而變，而互耦因線

53、距而變。因此在任何情況下，走線阻抗，也就是互耦，在全線為常數(shù)是很重要的。這就得到了我們的第三個規(guī)則：（差分對的）線距必須在全線為常數(shù)。    注意對差分阻抗的影響只是規(guī)則2 的推論。差分阻抗根本不是與生俱來的。我們要把差分線彼此靠近布線與EMI 和噪聲免疫有關(guān)。它對“長”線確切端接以及線距一致性的影響的事實只不過是為了EMI 控制而將走線彼此靠近布線的一個推論8。結(jié)論：差分信號有幾個優(yōu)點，它們中的三個是（a）與電源系統(tǒng)有效隔離，（b）對噪聲免疫，和（c）增強信噪比。與電源系統(tǒng)（特別是系統(tǒng)地）隔離依賴于差分線上的信號真正地大小相等且極性相反。這個假定也許不成立，如果

54、差分對中單個線長不完全匹配。對噪聲的免疫經(jīng)常依賴于走線的緊耦合。這將依次影響到為防止反射而對走線進行正確的端接的值，以及如果走線必須緊耦合，通常也是需要的，它們的間距必須全線為常數(shù)。  1 事實上信號可以僅僅/同時從地或電源系統(tǒng)返回。在這篇文章中我通篇使用單個術(shù)語“地”完全是為了方便。2 光耦器件是解決這類問題的另一種方法。3 參見"Loop Areas: Close 'Em Tight", January, 19994 據(jù)我所知沒有權(quán)威的研究支持或者反駁這個慣例。5 阻抗控制走線在行業(yè)中有許多參考。比如，參見"PCB Impedanc

55、e Control: Formulas and Resources", March, 1998; "Impedance Terminations: What's the Value?" March, 1999; 和"What Is Characteristic Impedance" by Eric Bogatin, January, 2000, 第18 頁。6 參見"Differential Impedance: What's the Difference", August, 19987 對線對的差模及共模成

56、分的有趣討論，參見"Terminating Differential Signals on PCBs",Steve Kaufer and Kellee Crisafalu, March, 1999, 第25 頁。8 其它彼此靠近布線的走線（比如受串擾的走線）沒有發(fā)生這種情況的原因是其它走線之間沒有很好的互耦例如大小相等且極性相反。如果耦合信號只是隨機地彼此相關(guān)，平均耦合是零并且對端接阻抗沒有影響。這篇文章在Printed Circuit Design 發(fā)表，一種CMP Media 的刊物，2001 年10 月.2001 CMP Media, Inc. .2001 Ultra

57、CAD Design Inc. 譯者的話：本人是一個PCB 設(shè)計人員，從Douglas Brooks 博士的文章中獲益良多，因此萌生翻譯這些文章的念頭。文中肯定還有諸多紕漏、謬誤，歡迎大家批評指正。同時也歡迎大家來信與敝人探討技術(shù)上的問題。差分線對在高速PCB設(shè)計中的應用摘要:在高速數(shù)字電路設(shè)計過程中，工程師采取了各種措施來解決信號完整性問題，利用差分線傳輸高速數(shù)字信號的方法就是其中之一。在PCB中的差分線是耦合帶狀線或耦合微帶線，信號在上面?zhèn)鬏敃r是奇模傳輸方式，因此差分信號具有抗干擾性強，易匹配等優(yōu)點。隨著人們對數(shù)字電路的信息傳輸速率要求的提高，信號的差分傳輸方式必將得到越來越廣泛的應用。1

58、 用差分線傳輸數(shù)字信號    如何在高速系統(tǒng)設(shè)計中考慮信號完整性的因素，并采取有效的控制措施，已成為當今國內(nèi)外系統(tǒng)設(shè)計工程師和PCB設(shè)計業(yè)界的一個熱門課題。利用差分線傳輸數(shù)字信號就是高速數(shù)字電路中控制破壞信號完整性因素的一項有效措施。    在印刷電路板上的差分線，等效于工作在準TEM模的差分的微波集成傳輸線對，其中，位于PCB頂層或底層的差分線等效于耦合微帶線；位于多層PCB的內(nèi)層的差分線，正負兩路信號在同一層的，等效于側(cè)邊耦合帶狀線，正負兩路在相鄰層的，等效于寬邊耦合帶狀線。數(shù)字信號在差分線上傳輸時是奇模傳輸方式，即正負兩路信號的

59、相位相差180°，而噪聲以共模的方式在一對差分線上耦合出現(xiàn)，在接受器中正負兩路的電壓(或電流)相減，從而可以獲得信號，消除共模噪聲。而差分線對的低壓幅或電流驅(qū)動輸出實現(xiàn)了高速集成功耗的要求。2 差分線的阻抗匹配    差分線是分布參數(shù)系統(tǒng)，因此在設(shè)計PCB時必須進行阻抗匹配，否則信號將會在阻抗不連續(xù)的地方發(fā)生反射，信號反射在數(shù)字波形上主要表現(xiàn)為上沖、下沖和振鈴現(xiàn)象。式(1)是一個信號的上升沿(幅度為EG)從驅(qū)動端經(jīng)過差分傳輸線到接收端的頻率響應：     其中信號源的電動勢為EG，內(nèi)阻抗為：ZG，負載阻抗為ZL；H

60、l()為傳輸線的系統(tǒng)函數(shù)；L和G分別是信號接收端和信號驅(qū)動端的反射系數(shù)，由以下兩式表示：     由式(1)可以看出，傳輸線上的電壓是由從信號源向負載傳輸?shù)娜肷洳ê蛷呢撦d向信號源傳輸?shù)姆瓷洳ǖ寞B加。只要我們通過阻抗匹配使L和G等于0，就可以消除信號反射現(xiàn)象。在實際工程應用中，一般只要求L=0，這是因為只要接收端不發(fā)生信號反射，就不會有信號反射回源端并發(fā)生源端反射。    由式(3)可知，如果L =0，則必須ZL=Z0，即傳輸線的特性阻抗等于終端負載的電阻值。傳輸線的特性阻抗可以由有關(guān)軟件計算出來，它和差分線的線寬、線距及相鄰

61、介質(zhì)的介電常數(shù)有關(guān)，一般把差分線的特性阻抗控制在100左右。值得注意的是，一個差分信號在多層PCB的不同層傳輸時(特別是內(nèi)外層都走線時)，要及時調(diào)整線寬線距來補償因為介質(zhì)的介電常數(shù)變化帶來的特性阻抗變化。終端負載電阻的控制要根據(jù)不同的邏輯電平接口，來選擇適當?shù)碾娮杈W(wǎng)絡和負載并聯(lián)，以達到阻抗匹配的目的。3 差分線的端接    差分線的端接要滿足2方面的要求：邏輯電平的工藝要求和傳輸線阻抗匹配的要求。因此，不同的邏輯電平工藝要采用不同的端接。本文主要介紹2種常見的適于高速數(shù)傳的電平的端接方法：LVDS電平信號的端接。    LVDS是一種

62、低擺幅的差分信號技術(shù)，它上面的信號可以以幾百Mbps的速率傳輸。LVDS信號的驅(qū)動器由1個驅(qū)動差分線的電流源組成，通常電流為3.5 mA。它的端接電阻一般只要跨接在正負兩路信號的中間就可以了，如圖1所示。     LVDS信號的接受器一般具有很高的輸入阻抗，因此驅(qū)動器輸出的電流大部分都流過了100的匹配電阻，并產(chǎn)生了350 mV的電壓。有時為了增加抗噪聲性能，差分線的正負兩路信號之間用2個5O的電阻串聯(lián)，并在電阻中間加1個濾波電容到地，這樣可以減少高頻噪聲。隨著微電子技術(shù)的發(fā)展，很多器件生產(chǎn)商已經(jīng)可以把LVDS電平信號的終端電阻做到器件內(nèi)部，以減少PCB

63、設(shè)計者的工作。LVPECL電平信號的端接。    LVPECL電平信號也是適合高速傳輸?shù)牟罘中盘栯娖街?，最快可以讓信號? GBaud波特的速率傳輸。它的每一單路信號都有一個比信號驅(qū)動電壓小2 V的直流電位，因此應用終端匹配時不能在正負兩條差分線之間跨接電阻(如果在差分線之間跨接電阻，電阻中間相當于虛地，直流電位將變成零)，而只能將每一路進行單端匹配。    對LEPECL信號進行單端匹配，要符合2個條件，即信號的直流電位要為1.3 v(設(shè)驅(qū)動電壓為3.3 V，減2后，為1.3 V)和信號的負載要等于信號線的特性阻抗(50)。因此可以應用以下理想的端接方式：     在實際的工程設(shè)計中，增加一個電源就意味著增加了新的干擾源，也會增加布線空間(電源的濾波網(wǎng)絡要使用大量的布線空間)，改變電源分割層的布局。因此在設(shè)計系統(tǒng)時，可以利用交直流等效的方法，對圖2中的端接方式進行了等效改變。     在圖3中，對交流信號而言，相當于120電阻和82電阻并聯(lián)，經(jīng)計算為48.7；對于直流信號，兩個電阻分壓，信號的直流電位為：3.3×82(120+82)= 1.34 V。因此等效結(jié)果在工程應用的誤差允許范