(完整word版)計算機組成原理試題及答案

1、計算機組成原理試題一、選擇題（共 20 分，每題 1 分）1 零地址運算指令在指令格式中不給出操作數(shù)地址，它的操作數(shù)來自_C_。A立即數(shù)和棧頂；B 暫存器；C.棧頂和次棧頂；D .累加器。2. _C可區(qū)分存儲單元中存放的是指令還是數(shù)據(jù)。A 存儲器；B 運算器；C.控制器；D .用戶。3 所謂三總線結(jié)構(gòu)的計算機是指 _B_。A 地址線、數(shù)據(jù)線和控制線三組傳輸線。B . I/O 總線、主存總統(tǒng)和 DMA 總線三組傳輸線；C. I/O 總線、主存總線和系統(tǒng)總線三組傳輸線；D 設(shè)備總線、主存總線和控制總線三組傳輸線.。4某計算機字長是 32 位，它的存儲容量是 256KB，按字編址，它的尋址范圍是_B

2、.A.128K；B.64K ；C.64KB ；D.128KB。5 主機與設(shè)備傳送數(shù)據(jù)時，采用A ，主機與設(shè)備是串行工作的。7.變址尋址方式中，操作數(shù)的有效地址是_CA .基址寄存器內(nèi)容加上形式地址（位移量）B .程序計數(shù)器內(nèi)容加上形式地址；C.變址寄存器內(nèi)容加上形式地址；D .以上都不對。&向量中斷是 C。A .外設(shè)提出中斷；B .由硬件形成中斷服務程序入口地址；A 程序查詢方式；B .中斷方式；C. DMA 方式；D .通道。6.在整數(shù)定點機中，下述第A .原碼和反碼不能表示B 三種機器數(shù)均可表示C.三種機器數(shù)均可表示D .三種機器數(shù)均不可表示_B_種說法是正確的。-1，補碼可以表示

3、 -1 ；-1；-1，且三種機器數(shù)的表示范圍相同;-1。C.由硬件形成向量地址，再由向量地址找到中斷服務程序入口地址D .以上都不對。9一個節(jié)拍信號的寬度是指 _C_。A.指令周期；B .機器周期；C .時鐘周期；D 存儲周期。10.將微程序存儲在 EPROM 中的控制器是A控制器。A .靜態(tài)微程序；B .毫微程序；C.動態(tài)微程序；D .微程序。11隱指令是指D。A.操作數(shù)隱含在操作碼中的指令；B .在一個機器周期里完成全部操作的指令；C.指令系統(tǒng)中已有的指令；D 指令系統(tǒng)中沒有的指令。12 當用一個 16 位的二進制數(shù)表示浮點數(shù)時，下列方案中第B_種最好。A. 階碼取 4 位 （含階符 1

4、位），尾數(shù)取 12 位（含數(shù)符1 位）；B. 階碼取 5 位（含階符1 位），尾數(shù)取 11 位（含數(shù)符1 位）；C. 階碼取 8 位（含階符1 位），尾數(shù)取 8 位（含數(shù)符1 位）；D.階碼取6 位（含階符1 位），尾數(shù)取 12 位（含數(shù)符1 位）。13. DMA 方式B 。A 既然能用于高速外圍設(shè)備的信息傳送，也就能代替中斷方式；B 不能取代中斷方式；C.也能向 CPU 請求中斷處理數(shù)據(jù)傳送；D .內(nèi)無中斷機制。14. 在中斷周期中，由_D _將允許中斷觸發(fā)器置“ 0”。A .關(guān)中斷指令；B .機器指令；C.開中斷指令；D .中斷隱指令。15. 在單總線結(jié)構(gòu)的 CPU 中，連接在總線上的多個

5、部件 B。A .某一時刻只有一個可以向總線發(fā)送數(shù)據(jù)，并且只有一個可以從總線接收數(shù)據(jù); B .某一時刻只有一個可以向總線發(fā)送數(shù)據(jù)，但可以有多個同時從總線接收數(shù)據(jù);C .可以有多個同時向總線發(fā)送數(shù)據(jù)，并且可以有多個同時從總線接收數(shù)據(jù)；D .可以有多個同時向總線發(fā)送數(shù)據(jù)，但可以有一個同時從總線接收數(shù)據(jù)。16.三種集中式總線控制中， _A_ 方式對電路故障最敏感。A .鏈式查詢；B .計數(shù)器定時查詢；C.獨立請求；D .以上都不對。17._ 一個 16KX8 位的存儲器，其地址線和數(shù)據(jù)線的總和是 _ D_。A.48；B.46;C.17;D.22.18在間址周期中，_C_oA .所有指令的間址操作都是相

6、同的；B 凡是存儲器間接尋址的指令，它們的操作都是相同的；C .對于存儲器間接尋址或寄存器間接尋址的指令，它們的操作是不同的；D .以上都不對。19. 下述說法中_B是正確的。A . EPROM 是可改寫的，因而也是隨機存儲器的一種；B . EPROM 是可改寫的，但它不能用作為隨機存儲器用；C. EPROM 只能改寫一次，故不能作為隨機存儲器用；D . EPROM 是可改寫的，但它能用作為隨機存儲器用。20.打印機的分類方法很多，若按能否打印漢字來區(qū)分，可分為CoA .并行式打印機和串行式打印機；B .擊打式打印機和非擊打式打印機；C.點陣式打印機和活字式打印機；D .激光打印機和噴墨打印機

7、。二、 填空（共 20 分，每空 1 分）1._設(shè)浮點數(shù)階碼為 8 位（含 1位階符），尾數(shù)為 24 位（含 1 位數(shù)符），貝 U 32 位二進制 補碼浮點規(guī)格化數(shù)對應的十進制真值范圍是：最大正數(shù)為 _2127（1-223）_，最小正數(shù)為129-1281 -23127_2，最大負數(shù)為 _ 2（-2-2）_ ，最小負數(shù)為 _-2_o2.指令尋址的基本方式有兩種，一種是一順序一尋址方式，其指令地址由程序計數(shù)器 給出，另一種是 跳躍一尋址方式，其指令地址由 指令本身給出。3.在一個有四個過程段的浮點加法器流水線中，假設(shè)四個過程段的時間分別是T1= 60ns、T2= 50ns、T3= 90ns、T4=

8、 80ns。則加法器流水線的時鐘周期至少為_90ns_如果采用同樣的邏輯電路，但不是流水線方式，則浮點加法所需的時間為_280ns_o4.一個浮點數(shù)，當其尾數(shù)右移時，欲使其值不變，階碼必須增加。尾數(shù)右移 1 位，階碼_加 1 _o5.存儲器由 m（m= 1,2, 4, 8）個模塊組成，每個模塊有自己的地址和數(shù)據(jù)寄存器，若存儲器采用模 m 編址，存儲器帶寬可增加到原來的_m倍。6.按序?qū)懗龆嘀刂袛嗟闹袛喾粘绦虬ūＷo現(xiàn)場_、開中斷_、設(shè)備服務_、 恢復現(xiàn)場和中斷返回幾部分。三、 名詞解釋（共 10 分，每題 2 分）1.微操作命令和微操作答：微操作命令是控制完成微操作的命令；微操作是由微操作命

9、令控制實現(xiàn)的最基本操作。2 快速緩沖存儲器答：快速緩沖存儲器是為了提高訪存速度，在CPU 和主存之間增設(shè)的高速存儲器，它對用戶是透明的。只要將 CPU 最近期需用的信息從主存調(diào)入緩存，這樣 CPU 每次只須訪問快速緩存就可達到訪問主存的目的，從而提高了訪存速度。3 基址尋址答：基址尋址有效地址等于形式地址加上基址寄存器的內(nèi)容。4 流水線中的多發(fā)技術(shù)答：為了提高流水線的性能，設(shè)法在一個時鐘周期(機器主頻的倒數(shù))內(nèi)產(chǎn)生更多條指令的結(jié)果，這就是流水線中的多發(fā)技術(shù)。5 指令字長答：指令字長是指機器指令中二進制代碼的總位數(shù)。四、 計算題(5 分)設(shè)機器數(shù)字長為 8 位(含 1 位符號位)，設(shè) A= ,

10、B =-13，計算A - B補，并還原成6432真值。計算題 答：A+B補=1.1011110, A+B =(-17/64)A-B補=1.1000110, A-B =( 35/64)五、 簡答題(共 20 分)1 異步通信與同步通信的主要區(qū)別是什么，說明通信雙方如何聯(lián)絡(luò)。(4 分)答：同步通信和異步通信的主要區(qū)別是前者有公共時鐘，總線上的所有設(shè)備按統(tǒng)一的時序， 統(tǒng)一的傳輸周期進行信息傳輸，通信雙方按約定好的時序聯(lián)絡(luò)。后者沒有公共時鐘， 沒有固定的傳輸周期，采用應答方式通信，具體的聯(lián)絡(luò)方式有不互鎖、半互鎖和全互鎖三種。不互鎖方式通信雙方?jīng)]有相互制約關(guān)系；半互鎖方式通信雙方有簡單的制約關(guān)系；全互鎖

11、方式通信雙方有完全的制約關(guān)系。其中全互鎖通信可靠性最高。2為什么外圍設(shè)備要通過接口與CPU 相連？接口有哪些功能？ ( 6 分)答：外圍設(shè)備要通過接口與 CPU 相連的原因主要有：(1)一臺機器通常配有多臺外設(shè)，它們各自有其設(shè)備號(地址)， 通過接口可實現(xiàn)對設(shè) 備的選擇。(2)I/O 設(shè)備種類繁多，速度不一，與CPU 速度相差可能很大，通過接口可實現(xiàn)數(shù)據(jù) 緩沖，達到速度匹配。(3)I/O 設(shè)備可能串行傳送數(shù)據(jù)，而CPU 一般并行傳送，通過接口可實現(xiàn)數(shù)據(jù)串并格 式轉(zhuǎn)換。(4)I/O 設(shè)備的入/出電平可能與 CPU 的入/出電平不同，通過接口可實現(xiàn)電平轉(zhuǎn)換。(5)CPU 啟動 I/O 設(shè)備工作，要

12、向外設(shè)發(fā)各種控制信號，通過接口可傳送控制命令。(6)I/O 設(shè)備需將其工作狀況(“忙”、“就緒”、“錯誤”、“中斷請求” 等)及時報告 CPU , 通過接口可監(jiān)視設(shè)備的工作狀態(tài)，并保存狀態(tài)信息，供CPU 查詢。可見歸納起來，接口應具有選址的功能、傳送命令的功能、 反映設(shè)備狀態(tài)的功能以及傳送數(shù)據(jù)的功能(包括緩沖、數(shù)據(jù)格式及電平的轉(zhuǎn)換)。六、問答題(共 15 分)1設(shè) CPU 中各部件及其相互連接關(guān)系如下圖所示。圖中W 是寫控制標志，R 是讀控制標志，Ri和 R2是暫存器。(8 分)(1)假設(shè)要求在取指周期由 ALU 完成(PC)+1PC 的操作(即 ALU 可以對它的一個 源操作數(shù)完成加 1 的

13、運算)。要求以最少的節(jié)拍寫出取指周期全部微操作命令及節(jié)拍安排。(2)寫出指令 ADD #a(#為立即尋址特征，隱含的操作數(shù)在ACC 中)在執(zhí)行階段 所需的微操作命令及節(jié)拍安排。(1)由于(PC) + 1PC 需由 ALU 完成，因此 PC 的值可作為 ALU 的一個源操作數(shù)， 靠控制 ALU做+ 1 運算得到(PC) + 1,結(jié)果送至與 ALU 輸出端相連的 R2，然后再送至 PC。此題的關(guān)鍵是要考慮總線沖突的問題，故取指周期的微操作命令及節(jié)拍安排如下：ToPS MAR, 1FT1M(MAR 尸 MDR , (PC)+ 1F2T2MD2 IR , OP(IR)-微操作命令形成部件T3R2 PC

14、(2)立即尋址的加法指令執(zhí)行周期的微操作命令及節(jié)拍安排如下：ToAd(IR)R1;立即數(shù)R1T1(R1)+(ACC)R2; ACC 通過總線送 ALUT2R2 ACC;結(jié)果ACC2. DMA 接口主要由哪些部件組成？在數(shù)據(jù)交換過程中它應完成哪些功能？畫出DMA工作過程的流程圖(不包括預處理和后處理)答：DMA 接口主要由數(shù)據(jù)緩沖寄存器、主存地址計數(shù)器、 字計數(shù)器、設(shè)備地址寄存器、中斷機構(gòu)和 DMA 控制邏輯等組成。在數(shù)據(jù)交換過程中，DMA 接口的功能有：(1) 向 CPU 提出總線請求信號；(2) 當 CPU 發(fā)出總線響應信號后，接管對總線的控制；(3)向存儲器發(fā)地址信號(并能自動修改地址指針

15、)；(4) 向存儲器發(fā)讀/寫等控制信號，進行數(shù)據(jù)傳送；(5)修改字計數(shù)器，并根據(jù)傳送字數(shù)，判斷DMA 傳送是否結(jié)束；（6）發(fā) DMA 結(jié)束信號，向 CPU 申請程序中斷，報告一組數(shù)據(jù)傳送完畢。 過程流程如圖所示。DMA 工作七、設(shè)計題（10 分）設(shè) CPU 共有 16 根地址線，8 根數(shù)據(jù)線，并用MREQ作訪存控制信號（低電平有效），用WR作讀寫控制信號（高電平為讀，低電平為寫）?，F(xiàn)有下列芯片及各種門電路（門電路自定），如圖所示。畫出 CPU 與存儲器的連接圖，要求：（1） 存儲芯片地址空間分配為：最大 4K 地址空間為系統(tǒng)程序區(qū)，相鄰的 4K 地址空間為系統(tǒng)程序工作區(qū)，最小 16K 地址空間

16、為用戶程序區(qū)；（2）指出選用的存儲芯片類型及數(shù)量；（3）詳細畫出片選邏輯。G1丫G2AG2BYo74138 譯碼器G1，G2A，G2B為控制C, B, A 為變量控制端Y7Y0為輸出端(1)主存地址空間分配：6000H67FFH 為系統(tǒng)程序區(qū)；6800H6BFFH 為用戶程序區(qū)。(2)合理選用上述存儲芯片，說明各選幾片?(3)詳細畫出存儲芯片的片選邏輯圖。最小 16K 地址空間為用戶程序區(qū)，選用2 片 8KX8 位 RAM 芯片。(1 分)(3) 存儲芯片的片選邏輯圖(5 分)WR答：(1)主存地址空間分配。（2分）A15A11A71 11111111 1111111 11110000 000

17、0001 11101111 1111111 11100000 0000001 11011111 1111111 11000000 0000000 0000000 00000000 001111111111110 0100000 00000000 01111111111111主存地址空間分配最大 4K 地址空間為系統(tǒng)程序區(qū)，選用 2 丿 相鄰的 4K 地址空間為系統(tǒng)程序工作區(qū)，選用A0r0最大 4 寇 988K 2KX8 位 ROM 2 片10”1相鄰 4K 4KX4 位 RAM 2 片000 最小 16K 8KX8 位 RAM 2 片（2）根據(jù)12KX8 位 ROM 芯片；（1 分）2 片 4

18、KX4 位 RAM 芯片；（1 分）A14A15MREQA13A12A11A10A9AoD7D4D3DoWRGiG2AG2BCY5=-卄A1K 4 位DoDK 4 位RAM0ROM- RAM-D7!FD0JD7 yLj IF1卩2K 8 位計算機組成原理試題一1.目前我們所說的個人臺式商用機屬于A.巨型機B.中型機C.D 小型機D.微型機2.(2000)10化成十八進制數(shù)疋BA. (7CD16B.(7D0)16C.(7E0)16D.(7F0)163.下列數(shù)中最大的數(shù)是A A. (10011001)2B.(227)8C.(98)16D. (152)104.D表示法主要用于表示浮點數(shù)中的階碼。A.

19、原碼B.補碼C.反碼D.移碼5.在小型或微型計算機里，普遍采用的字符編碼是D A. BCD 碼 B. 16進制C.格雷碼D.ASCn碼6.下列有關(guān)運算器的描述中，D是正確的。A.只做算術(shù)運算，不做邏輯運算B.只做加法C.能暫時存放運算結(jié)果D.既做算術(shù)運算，又做邏輯運算7. EPRO M 是指 _D_ -1/2成立。A.X1必須為1 , X2X3X4至少有個為 1B.X1必須為1,X2X3X4任意C.X1必須為0, X2X3X4至少有個為 1D.X1必須為 0,X2X3X4任意10. CPU 主要包括_B_。A.控制器 B. 控制器、運算器、cacheC.運算器和主存D. 控制器、ALU 和主存

20、11. 信息只用一條傳輸線，且米用脈沖傳輸?shù)姆绞椒Q為A A.串行傳輸 B.并行傳輸C.并串行傳輸D.分時傳輸12. 以下四種類型指令中，執(zhí)行時間最長的是 _C_A. RR 型 B. RS 型 C. SS 型 D.程序控制指令13. 下列_D_ 于應用軟件。A.操作系統(tǒng)B. 編譯系統(tǒng) C. 連接程序 D.文本處理14. 在主存和 CPU 之間增加 cache 存儲器的目的是 _C_ A.增加內(nèi)存容量B.提高內(nèi)存可靠性C.解決 CPU 和主存之間的速度匹配問題D.增加內(nèi)存容量，同時加快存取速度15. 某單片機的系統(tǒng)程序，不允許用戶在執(zhí)行時改變，則可以選用B作為存儲芯片。A. SRAM B.閃速存儲

21、器C. cache D.輔助存儲器16. 設(shè)變址寄存器為 X 形式地址為 D (X)表示寄存器 X 的內(nèi)容，這種尋址方式的有效地 址為 A A. EA=(X)+D B. EA=(X)+(D)C.EA=(X)+D) D. EA=(X)+(D)17. 在指令的地址字段中，直接指出操作數(shù)本身的尋址方式，稱為_B_A.隱含尋址B. 立即尋址 C.寄存器尋址D.直接尋址18. 下述 I/O 控制方式中，主要由程序?qū)崿F(xiàn)的是 _B_A. PPU(外圍處理機)方式 B. 中斷方式 C. DMA 方式 D.通道方式19.系統(tǒng)總線中地址線的功能是 _D_。A.用于選擇主存單元地址B.用于選擇進行信息傳輸?shù)脑O(shè)備C.

22、用于選擇外存地址D.用于指定主存和 I/O 設(shè)備接口電路的地址20.采用 DMA 方式傳送數(shù)據(jù)時，每傳送一個數(shù)據(jù)要占用_D_ 的時間。A. 一個指令周期B.一個機器周期C.一個時鐘周期D.一個存儲周期三簡答題（每小題 5 分，共 20 分）1.說明計算機系統(tǒng)的層次結(jié)構(gòu)。答：計算機系統(tǒng)可分為：微程序機器級，一般機器級（或稱機器語言級） 編語言級，高級語言級。2.請說明指令周期、機器周期、時鐘周期之間的關(guān)系。答：指令周期是指取出并執(zhí)行一條指令的時間，指令周期常常用若干個CPU 周期數(shù)來表示，CPU 周期也稱為機器周期，而一個CPU 周期又包含若干個時鐘周期（也稱為節(jié)拍脈沖或T 周期）。3.請說明

23、SRAM 勺組成結(jié)構(gòu)，與 SRAMW 比，DRAM 在電路組成上有什么不同之處？答：SRAM 存儲器由存儲體、讀寫電路、地址譯碼電路、控制電路組成，DRAM 還需要有動態(tài)刷新電路。4.請說明程序查詢方式與中斷方式各自的特點。答：程序查詢方式，數(shù)據(jù)在 CPU 和外圍設(shè)備之間的傳送完全靠計算機程序控制，優(yōu)點是硬件結(jié)構(gòu)比較簡單，缺點是 CPU 效率低，中斷方式是外圍設(shè)備用來“主動”通知 CPU 準備輸入 輸出的一種方法，它節(jié)省了 CPU 時間，但硬件結(jié)構(gòu)相對復雜一些。5.提高存儲器速度可采用哪些措施，請說出至少五種措施。答：措施有：采用高速器件，采用 cache（高速緩沖存儲器），采用多體交叉存儲器

24、， 采用雙端口存儲器，加長存儲器的字長。三.簡答題（每題 5 分，共 20 分）1.指令和數(shù)據(jù)均存放在內(nèi)存中，計算機如何從時間和空間上區(qū)分它們是指令還是數(shù)據(jù)？答：時間上講，取指令事件發(fā)生在“取指周期”，取數(shù)據(jù)事件發(fā)生在“執(zhí)行周期”。從空間上講，從內(nèi)存讀出的指令流流向控制器（指令寄存器）。從內(nèi)存讀出的數(shù)據(jù)流流向運算器（通用寄存器）。2.什么是指令周期？什么是機器周期？什么是時鐘周期？三者之間的關(guān)系如何？答：指令周期是完成一條指令所需的時間。包括取指令、分析指令和執(zhí)行指令所需的全部時間。機器周期也稱為 CPU 周期，是指被確定為指令執(zhí)行過程中的歸一化基準時 間，通常等于取指時間（或訪存時間）。時鐘

25、周期是時鐘頻率的倒數(shù)，也可稱為節(jié)拍脈沖或 T 周期，是處理操作的最基本單位。一個指令周期由若干個機器周期組成，每個機器周期又由若干個時鐘周期組成。3.簡要描述外設(shè)進行 DMA 操作的過程及 DMA 方式的主要優(yōu)點。答：外設(shè)發(fā)出 DMA 青求;（2）CPLP向應請求，DMA 控制器從 CPU 接管總線的控制；，操作系統(tǒng)級，匯（3 ）由 DM/控制器執(zhí)行數(shù)據(jù)傳送操作；（4）向 CPL 報告 DM/操作結(jié)束。主要優(yōu)點是數(shù)據(jù)傳送速度快4.在寄存器一寄存器型，寄存器一存儲器型和存儲器一存儲器型三類指令中，哪類指 令的執(zhí)行時間最長？哪類指令的執(zhí)行時間最短？為什么？答：寄存器-寄存器型執(zhí)行速度最快，存儲器-

26、存儲器型執(zhí)行速度最慢。因為前者操作 數(shù)在寄存器中，后者操作數(shù)在存儲器中，而訪問一次存儲器所需的時間一般比訪問一 次寄存器所需時間長。1.簡述 CPU 的主要功能。答：CPU 主要有以下四方面的功能：（1）指令控制：程序的順序控制，稱為指令控制。（2）操作控制：CPU 管理并產(chǎn)生由內(nèi)存取出的每條指令的操作信號，把各種操作信號送往 相應部件，從而控制這些部件按指令的要求進行動作。（3）時間控制：對各種操作實施時間上的控制，稱為時間控制。（4）數(shù)據(jù)加工：對數(shù)據(jù)進行算術(shù)運算和邏輯運算處理，完成數(shù)據(jù)的加工處理。2.主存儲器的性能指標有哪些？含義是什么？答：存儲器的性能指標主要是存儲容量存儲時間、存儲周期

27、和存儲器帶寬。在一個存儲器中可以容納的存儲單元總數(shù)通常稱為該存儲器的存儲容量。存取時間又稱存儲訪問時間，是指從啟動一次存儲器操作到完成該操作所經(jīng)歷的時間。 存儲周期是指連續(xù)兩次獨立的存儲器操作（如連續(xù)兩次讀操作）所需間隔的最小時間。 存儲器帶寬是指存儲器在單位時間中的數(shù)據(jù)傳輸速率。3.簡要說明通用 I/O 標準接口 SCSI 的性能特點。答：解：（1） SCSI 接口總線有 8 條數(shù)據(jù)線、1 條奇偶校驗線、9 條控制線組成。使用 芯電纜，規(guī)定了兩種電氣條件：單端驅(qū)動和差分驅(qū)動。（2）總線時鐘頻率高。（3） SCSI 接口總線以菊花鏈形式最多可接8 臺設(shè)備。（4）每個 SCSI 設(shè)備有自己唯一的

28、設(shè)備號 ID=0 7。ID=7 的設(shè)備有最高優(yōu)先權(quán)，ID=O 的設(shè)備優(yōu)先權(quán)最低。采用分布式總線仲裁策略。（5） SCSI 設(shè)備是指連接在 SCSI 總線上的智能設(shè)備，即除主適配器HBA 外，其他 SCSI 設(shè)備實際是外設(shè)的適配器或控制器。（6）SCSI 設(shè)備是智能設(shè)備，對 SCSI 總線以至主機屏蔽了實際外設(shè)的固有物 理屬性，設(shè)備間可用一套標準命令進行數(shù)據(jù)傳送。（7）SCSI 設(shè)備間是一種對等關(guān)系，而不是主從關(guān)系。4.舉出 CPU 中 6 個主要寄存器的名稱及功能。答：CPU 有以下寄存器：(1) 指令寄存器(IR):用來保存當前正在執(zhí)行的一條指令。(2) 程序計數(shù)器(PC)：用來確定下一條指

29、令的地址。50(3) 地址寄存器(AR:用來保存當前 CPU 所訪問的內(nèi)存單元的地址。(4) 緩沖寄存器(DR :作為 CPU 和內(nèi)存、外部設(shè)備之間信息傳送的中轉(zhuǎn)站。補償 CPU 和內(nèi)存、外圍設(shè)備之間在操作速度上的差別。在單累加器結(jié)構(gòu)的運算器中，緩沖寄存器還可兼作為操作數(shù)寄存器。(5) 通用寄存器(AC)：當運算器的算術(shù)邏輯單元( ALU)執(zhí)行全部算術(shù)和邏輯運算時，為 ALU 提供一個工作區(qū)。(6 )狀態(tài)條件寄存器：保存由算術(shù)指令和邏輯指令運行或測試的結(jié)果建立的各種條件碼內(nèi)容。除此之外，還保存中斷和系統(tǒng)工作狀態(tài)等信息，以便使 CPU 和系統(tǒng)能及時了解機器運行狀態(tài)和程序運行狀態(tài)。5. CPU 響

30、應中斷應具備哪些條件？答：(1)在 CPU 內(nèi)部設(shè)置的中斷屏蔽觸發(fā)器必須是開放的。(2) 外設(shè)有中斷請求時，中斷請求觸發(fā)器必須處于“1 ”狀態(tài)，保持中斷請求信號。(3) 外設(shè)(接口)中斷允許觸發(fā)器必須為“1”，這樣才能把外設(shè)中斷請求送至CPU(4) 當上述二個條件具備時，CPU 在現(xiàn)行指令結(jié)束的最后一個狀態(tài)周期響應中斷。6.比較水平微指令與垂直微指令的優(yōu)缺點。答：(1 )水平型微指令并行操作能力強、效率高、靈活性強，垂直型微指令則較差。(2 )水平型微指令執(zhí)行一條指令的時間短，垂直型微指令執(zhí)行時間長。(3) 由水平型微指令解釋指令的微程序，具有微指令字比較長，但微程序短的特點，而垂直型微指令正

31、好相反。(4) 水平型微指令用戶難以掌握，而垂直型微指令與指令比較相似，相對來說比較容易掌握。7.什么是閃速存儲器？它有哪些特點？答：閃速存儲器是高密度、非易失性的讀 /寫半導體存儲器。從原理上看，它屬于 ROM 型存 儲器，但是它又可隨機改寫信息；從功能上看，它又相當于RAM 所以傳統(tǒng) ROM 與 RAM 的定義和劃分已失去意義。因而它是一種全新的存儲器技術(shù)。閃速存儲器的特點：(1 )固有的非易失性(2) 廉價的高密度(3) 可直接執(zhí)行(4) 固態(tài)性能& 一個計算機系統(tǒng)中的總線，大致分為哪幾類？答：一個計算機系統(tǒng)中的總線分為三類：(1)同一部件如 CPU 內(nèi)部連接各寄存器及運算部件之間的總線，稱為內(nèi)部總線。(2)同一臺計算機系統(tǒng)的各部件，如CPU 內(nèi)存、通道和各類 I/O 接口間互相連接的總線，稱為系統(tǒng)總線。(3)多臺處理機之間互相連接的總線，稱為多機系統(tǒng)總線。9.外圍設(shè)備的 I/O 控制分哪幾類？答：外圍設(shè)備的 I/O 控制方式分類及特點：（1）程序查詢方式：CPU 的操作和外圍設(shè)備的操作能夠同步，而且硬件結(jié)構(gòu)比較簡