多路智力競賽搶答器設計實驗報告新編

1、課程設計報告多路智力競賽搶答器設計院 系：電氣與電子工程學院班 級：電信科學類1202學 號：姓 名：羅偉多路智力競賽搶答器設計目錄1 設計 內 容 及 要求12 實驗 內 容 及 方法23 工 作 過 程 簡 介2二、正文 41 系 統(tǒng) 概述42 單 元 電 路 設 計 方 案 和 原 理 說明4搶答器電路設計4定時電路設 計63 電 路的 安 裝 與 調試.84 心得與體會9三、元器件明細 表10四、參考文 獻10、八 、亠前言一、設計內容及要求：設計內容：本課題要求設計一臺可供 8 名選手參加比賽的智力競賽搶答器。 設計要求：1基本功能(1)搶答器同時供 8 名選手或 8 個代表隊比賽，

2、分別用 8 個按鈕 S0 S7 表 示。(2) 設置一個系統(tǒng)清除和搶答控制開關S,該開關由主持人控制。用來控制系統(tǒng)清零(編號顯示數碼管滅燈)和搶答的開始。(3) 搶答器具有鎖存與顯示功能。即搶答開始后，選手按動按鈕，鎖存相應 的編號，并在編號顯示器上顯示該編號。同時封鎖輸入編碼電路，禁止其 他選手搶答。優(yōu)先搶答選手的編號一直保持到主持人將系統(tǒng)清除為止。 2擴展功能(1) 搶答器具有定時搶答功能。要求定時器開始倒計時，并用定時顯示器顯 示倒計時時間。(2) 參賽選手在設定時間( 30 秒)內搶答，搶答有效，同時定時器停止倒計 時，編號顯示器上顯示選手的編號，定時顯示器上顯示剩余搶答時間，并 保持

3、到主持人將系統(tǒng)清零為止。(3) 如果定時搶答時間已到，卻沒有選手搶答時，本次搶答無效，系統(tǒng)封鎖輸入編碼電路，禁止選手超時后搶答，時間顯示器顯示0。二、實驗內容及方法1組裝調試搶答器電路。2設計可預置時間的定時電路，并進行組裝和調試。當輸人 1Hz 的時鐘脈 沖信號時，要求電路能進行減計時，當減計時到零時，能輸出低電平有效 的定時時間到信號。3完成定時搶答器的聯調，注意各部分電路之間的時序配合關系。然后檢 查電路各部分的功能，使其滿足設計要求。三，工作過程簡介定時搶答器的總體框圖 (如圖 1.1)所示，它由主體電路和擴展電路兩部 分組成。主體電路完成基本的搶答功能，即開始搶答后，當選手按動搶答按

4、鈕時，能顯示選手的編號，同時能封鎖輸入電路，禁止其他選手搶答 擴展電路完成定時搶答的功能時間顯示選手編號顯示主持人圖1如圖所示為總體方框圖。工作原理為：接通電源后，主持人將開關撥到“清零”狀態(tài)，搶答器處于禁止狀態(tài)，編號顯示器滅燈，定時器顯示設定 時間；主持人將開關置；開始"狀態(tài)，宣布“開始”搶答器工作。定時器倒計 時，選手在定時時間內搶答時，搶答器完成：優(yōu)先判斷、編號鎖存、編號 顯示。當一輪搶答之后，定時器停止、禁止二次搶答、定時器顯示剩余時 間。如果再次搶答必須由主持人再次操作“清除”和“開始”狀態(tài)開關。正文系統(tǒng)概述如圖(一)所示為八路智力競賽搶答器的總體方框圖。其工作原理如下:(

5、)八路智力競賽搶答電路總體框圖搶答器系統(tǒng)原理框圖如上所示。它由主體電路和擴展電路兩部分組成，主 體電路完成基本搶答后，選手按動搶答鍵時，能顯示選手的編號，同時能 封鎖輸入電路，禁止其他選手搶答，擴展電路完成定時搶答的功能 二、單元電路設計方案和原理說明1. 搶答器電路設計其原理說明：(1) 、搶答電路的功能有兩個：一是能分辨出選手按鍵的先后，并鎖存 優(yōu)先搶答者的編號，供譯碼顯示譯碼電路用；二是要使其它選手按 鍵操作無效。(2) 、選用優(yōu)先編碼器74LS148 RS鎖存器、譯碼器4511組成搶 答電路、搶答電路工作原理：當控制開關置于“清除”位置時，RS觸發(fā)器的R端為低電平，輸出Q4 Q1全為低

6、電平。此時4511的BI =0,顯示器火燈；74LS148選通輸入ST=0,74LS148處于工作狀態(tài)，而鎖存電路不工作。當控制 開關置于“開始”位置時，優(yōu)先編碼電路和鎖存電路同時處于工作狀態(tài)， 當有選手按鍵搶答時，如 5 號選手優(yōu)先按 5 號鍵，則 74LS148 輸出 Y2Y1Y0=010， YEX=0， 經 RS 鎖 存 后， Q1=1， BI =1， 7448 工 作 ， Q4Q3Q2=1Q1經4511驅動譯碼后，顯示器顯示數字 5。Q1 = 1使74LS148為 高電平。即74LS148禁止工作，封鎖其它按鍵輸入，當按下的按鍵松開后，74LS148的YEX為高電平，但由于Q1輸出仍為

7、高電平不變，所以74LS148仍 處于不工作狀態(tài)，其它按鍵的輸入信號不被接受，這就保證搶答者的優(yōu)先 性及搶答電路的準確性。如圖（二）所示為八路智力競賽搶答器的搶答電路單元圖 :2. 定時電路設計節(jié)目主持人根據搶答器的難易程度，設計一次搶答的時間，通過預置 時間電路對計數器進行預置，選用十進制同步加減計數器 74LS192 進行設 計，計數器的時鐘脈沖由秒脈沖電路提供。具體電路如圖 3。原理及設計：該部分主要由 555定時器秒脈沖產生電路、十進制同步加減計數器74LS192減法計數電路、4511譯碼電路和2個7段數碼管即相關 電路組成。具體電路如圖3所示。兩塊74LS192實現減法計數，通過譯碼

8、電 路 4511 顯示到數碼管上，其時鐘信號由時鐘產生電路提供。原理及設計： 該部分主要由 555定時器秒脈沖產生電路、十進制同步加減計數器 74LS192 減法計數電路、 4511譯碼電路和 2個7段數碼管即相關電路組成。具體電路 如圖3所示。兩塊74LS192實現減法計數，通過譯碼電路 4511顯示到數碼 管上，其時鐘信號 由時鐘產生電路提供。按鍵彈起后，計數器開始減法計數工作，并將時間 顯示在共陰極七段數碼顯示管 4511 上，當有人搶答時，停止計數并顯示此 時的倒計時時間；如果沒有人搶答，且倒計時時間到時， 輸出低電平到時 序控制電路，控制報警電路報警，同時以后選手搶答無效。結合我們的

9、實際經驗及考慮到元器件的成本，我們選擇的電阻值為R1=15K， R2=68K，C=10uF,代入到上式中即得，即秒脈沖。具體電路如圖 3 所示。三、電路的安裝與調試這也過程說起來并不難，但也可以說是比較難的，因為按理說只要把電 路圖原理弄懂了，按照原理圖進行連接電路就行了，而實際上這么多的接 口真正的做到每一個都不漏每一個都不會錯還是比較難的，而且連起線來 也是比較的慢比較的繁瑣，第一面包板太小兩個人一起連的話感覺相互擋 著了，而且連好了彼此也不熟悉對方是怎么連的，到最后檢查電路時會很 困難，所以我和同組的肖康生就決定我們一個人負責看電路圖知道布局和 連線，另外一個人就只進行連線，這樣以來的話

10、，連起線來就比較的快不 會相互擠著，而且還能夠避免很多錯誤，最后實物電路的路線基本上兩個 人都會比較的熟悉自己是怎么接德魯，等下檢查線路時就會比較的容易?？偟膩碚f，在安裝電路的過程中，除了電路的布局要求美觀以外，在電 路的安裝過程中就沒有什么難的地方。接下來就是電路的調試了，在電路 連接的過程中，我們采取的方法比較的好，連線的速度也比較的快，而且 錯誤也比較的少，所以，在接好先后多電路進行調試時，第一遍我們就已 經基本成功了，只是在倒計時環(huán)節(jié)，倒計時的數據總是無法與設計時的相 同，本來設計的是從 30 到 0 的倒計時，然而，出現的數字倒計時總是停在 39與30兩數字之間，而且有的時候甚至還出

11、現的加數計時的現象，數字變 到了 49，這一步讓我們比較的棘手，以為檢查連線實在是沒有錯誤，而且 對電路進行分塊的檢查與測試時也并沒出現錯誤，就只是在 74LS192 這一 塊芯片上數據輸出有問題，地位與高位的 Q0 有脈沖輸出，而 Q1、Q2、 Q3 皆沒有脈沖信號出來。想了半天也沒結果，我們只能再次對線路進行檢 查，確認無誤后我們決定了暫時放棄檢查電路，準備想老師求助，老師幫 我們仔細的檢查了個芯片的接線與電路工作時各個芯片的管腳的電平，最 后也認為我們的電路沒連錯，但是肯定存在問題，最后經過老師的仔細排 查，最終找出了原因，使我們的 192號芯片 5 號端未接高電平，使芯片在 4 號管腳

12、有減速脈沖輸入時 5 號管腳的加速脈沖要停止工作對其置 1。經過改 正后我們的電路安裝就圓滿完成了，而且總體的看來布局和連線方面也做 得比較到位，這樣電路的安裝于調試就基本完成了。四、心得與體會通過兩周的課程設計，使我對數字電路有了進一步的了解，我的理 論知識掌握得更扎實，動手能力明顯提高。同時，通過網上搜索等多方面 的查詢資料，我學到許多在書本上沒有的知識，也認識到理論聯系實踐的 重要。在制作當中遇到了許多以前沒遇到的困難。我們利用許多的方法去 解決所遇到的問題。這次設計，讓我感受最深的是在仿真的階段遇到一些 的問題，計時電路不能隨搶答而停止，以及在實物連接后，搶答電路不能 倒計時等問題。最后我們還是老師的幫助下檢查出了錯誤并進行改正的， 我覺得我們自己一定要具備一定的檢查、排除電路故障的能力。我深刻認 識到了“理論聯系實際”的這句話的重要性與真實性。而且通過對此課程 的設計，我不但知道了以前不知道的理論知識，而且也鞏固了以前知道的 知識。最重要的是在實踐中理解了書本上的知識，明白了學以致用的真 諦。在此我要感謝同學們的幫助，我相信這十幾天的不懈努力會給我未來 的學習帶來很多的啟發(fā) , 我會在以后的工作生活中更好的理論聯系實際 , 證 明