CMOS反相器電路設計

1、論文題目：CMOS反相器電路設計、仿真及版圖設計學生姓名：歐陽倩學 號：20131060189專 業(yè)：通信工程任課教師：梁竹關摘要：本文著重介紹了LTspice和LASI軟件的相關設計原理和簡單的設計操作，對此，我首先將從電路的工作原理方面介紹CMOS4反相器的結(jié)構(gòu)、特性及其電路工作原理。了解其工作原理是進行仿真和版圖設計的基礎。然后我選擇利用LTspice來進行CMOS反相器的設計仿真以此來證實其設計正確性，之后采用LASI畫出符合工業(yè)設計的CMOS反相器的版圖。通過本次設計實驗可以更加了解CMOS4反相器的工作原理，并掌握了CMOS4反相器的基本設計方法。關鍵詞：CMOS反相器 LTspi

2、ce LASI版圖設計 封裝測試目 錄第一章 引言4第二章 CMOS反相器42.1 CMOS反相器的結(jié)構(gòu)原理42.2 CMOS反相器的特性分析5第三章 CMOS反相器的電路仿真83.1 CMOS反相器的電路圖設計93.2 CMOS反相器的仿真及結(jié)果分析11第四章 CMOS反相器的版圖設計12結(jié)束語20參考文獻21引言現(xiàn)在是一個電子信息高速發(fā)展得時代，電子產(chǎn)品無處不在，我們也越來越離不開各式各樣的電子產(chǎn)品，集成電路作為電子產(chǎn)品的核心同樣也受到了重視，電子設計也是當今社會的一大焦點問題，怎樣才能設計出集性能、高效、便捷、低價為一體的電路器件又是當下人們急需解決的任務，因此培養(yǎng)集成設計人才也是眾多高

3、校重視的任務。以MOS管作為開關元件的門電路稱為MOS門電路。由于MOS型集成門電路具有制造工藝簡單、集成度高、功耗小以及抗干擾能力強等優(yōu)點，因此它在數(shù)字集成電路產(chǎn)品中占據(jù)相當大的比例。與TTL門電路相比，MOS門電路的速度較低。MOS門電路有三種類型：使用P溝道管的PMOS電路、使用N溝道管的NMOS電路和同時使用PMOS和NMOS管的CMOS電路。其中CMOS性能更優(yōu)，因此CMOS門電路是應用較為普遍的邏輯電路之一。利用CMOS邏輯電路就可以設計出各種功能的邏輯電路，與非門就是其中比較簡單的一種。集成電路設計主要有電路設計和版圖設計兩個主要內(nèi)容。對于如此復雜高要求的工藝技術，我們在此只簡單

4、使用LTspice來設計仿真CMOS反相器，。經(jīng)過仿真，此設計的CMOS反相器的功能得以實現(xiàn)，實現(xiàn)輸入與輸出的反向功能，并驗證其設計正確性，然后利用LASI來畫出CMOS反相器的版圖，同時在版圖設計時采用結(jié)構(gòu)化和層次化的設計思想，從而簡化版圖的設計。利用Lasi 軟件，可以充分認識到，CMOS4反相器的構(gòu)造，可以增加對其的了解，并且可以進一步完善對CMOS4反相器參數(shù)的設計。最終利用現(xiàn)在已有的規(guī)則對設計的版圖進行檢測，看其是否滿足現(xiàn)有的基本規(guī)則，經(jīng)過檢測，此次設計基本滿足設計規(guī)則。由于是初學者，對相關知識缺乏足夠的認識，希望能通過這次的設計實驗能夠?qū)W會集成電路設計的相關知識，并且能夠基本掌握相

5、關設計煩躁=仿真軟件的使用，出錯在所難免，希望老師可以提出批評及建議。第二章 CMOS反相器2.1 CMOS反相器的結(jié)構(gòu)兩個MOS管的開啟電壓VGS(th)P<0， VGS(th)N >0，通常為了保證正常工作，要求VDD>|VGS(th)P|+V GS(th)N。若輸入vI為低電平(如0V)，則負載管導通，輸入管截止，輸出電壓接近VDD。若輸入vI為高電平(如VDD)，則輸入管導通，負載管截止，輸出電壓接近0V。綜上所述，當vI為低電平時vo為高電平；vI為高電平時vo為低電平，電路實現(xiàn)了非邏輯運算，是非門反相器。圖一反相器CMOS反相器由一個P溝道增強

6、型MOS管和一個N溝道增強型MOS管串聯(lián)組成。通常P溝道管作為負載管，N溝道管作為輸入管。這種配置可以大幅降低功耗，因為在兩種邏輯狀態(tài)中，兩個晶體管中的一個總是截止的。處理速率也能得到很好的提高，因為與NMOS型和PMOS型反相器相比，CMOS反相器的電阻相對較低。圖二 邏輯符號 圖三 CMOS反相器工作原理圖電路圖工作原理當Ui=UIH = VDD,VTN導通,VTP截止,Uo =Uol0V 當Ui= UIL=0V時,VTN截止,VTP導通,UO = UOHVDD 2.2、COMS反相器的特性CMOS反相器特點：

7、vIN 作為PMOS和NMOS的共柵極；vOUT 作為共漏極； 圖四 說明例圖 vDD 作為PMOS的源極和體端；GND作為NMOS的源極和體端；2.2 CMOS反相器的特性分析電壓傳輸特性和電流傳輸特性(1)CMOS反相器的電壓傳輸特性曲線可分為五個工作區(qū)。圖五 CMOS反相器電壓傳輸特性工作區(qū)：由于輸入管截止，故vO=VDD，處于穩(wěn)定關態(tài)。工作區(qū)：PMOS和NMOS均處于飽和狀態(tài)，特性曲線急劇變化，vI值等于閾值電壓Vth。工作區(qū)：負載管截止，輸入管處于非飽和狀態(tài)，所以vO0V，處于穩(wěn)定的開態(tài)。(2)CMOS反相器的電流傳輸特性曲線，只在工作區(qū)時，由于負載管和輸入管都處于飽和導通狀態(tài)，會產(chǎn)

8、生一個較大的電流。其余情況下，電流都極小。圖六 CMOS反相器電流傳輸特性輸入特性與輸出特性（1） 輸入特性為了保護柵極和襯底之間的柵氧化層不被擊穿，CMOS輸入端都加有保護電路。由于二極管的鉗位作用，使得MOS管在正或負尖峰脈沖作用下不易發(fā)生損壞?？紤]輸入保護電路后，CMOS反相器的輸入特性如圖七所示：vIOVDDiI1V圖七 CMOS反相器輸入特性（2） 輸出特性a.低電平輸出特性當輸入vI為高電平時，負載管截止，輸入管導通，負載電流IOL灌入輸入管，如圖八所示。灌入的電流就是N溝道管的iDS，輸出特性曲線如圖九所示。輸出電阻的大小與vGSN(vI)有關，vI越大，輸出電阻越小，反相器帶負

9、載能力越強。 (iDSN)IOLvO=VOLVDDTNRLvI=VDDTPIOL vI(vGSN)VOL(vDSN) 圖八 輸出低電平等效電路 圖九 輸出低電平時特性b. 高電平輸出特性vGSPIOH (iSDP)OvSDPVDD當輸入vI為低電平時，負載管導通，輸入管截止，負載電流是拉電流，如圖十所示。輸出電壓VOH=VDD-vSDP，拉電流IOH即為iSDP，輸出特性曲線如圖十一所示。由曲線可見，|vGSP|越大，負載電流的增加使VOH下降越小，帶拉電流負載能力就越強。圖十一 輸出高電平時特性圖十 輸出高電平等效電路VOHVDDTNRLvI=0TPIOH 電源特性CMOS反相器的電源特性包

10、含工作時的靜態(tài)功耗和動態(tài)功耗。靜態(tài)功耗非常小，通?？珊雎圆挥?。CMOS反相器的功耗主要取決于動態(tài)功耗，尤其是在工作頻率較高時，動態(tài)功耗比靜態(tài)功耗大得多。當CMOS反相器工作在第工作區(qū)時，將產(chǎn)生瞬時大電流，從而產(chǎn)生瞬時導通功耗PT。此外，動態(tài)功耗還包括在狀態(tài)發(fā)生變化時，對負載電容充、放電所消耗的功耗。 第三章 CMOS反相器的電路仿真3.1 CMOS反相器的電路圖設計第一步：首先利用LTspice進行電路圖設計的仿真，步驟如下： 1、添加pmos(nmos管同理)：注意:其中，mos管的初始方向都是同向的，所以PMOS要旋轉(zhuǎn)倒置，其中CTRL+R的功能是旋轉(zhuǎn)，而ctrl+E的功能是鏡像的作用。如

11、圖所示： 2、設置兩mos管的參數(shù)：將鼠標移至PMOS或者NMOS管上，待出現(xiàn)手指圖案時就點擊鼠標右鍵，則會出現(xiàn)MOS管的設置窗口，本文將參數(shù)均設置為0.12u。圖4.4 3、在電路輸入界面中的EDIT下拉菜單中找到Draw Wire或點擊工具欄圖標，可以實現(xiàn)原件互連。而后，鼠標放置在線的終端，單擊鼠標右鍵，選擇Label Net，設置相應的標簽或者點擊工具欄圖標可放置地線，點擊工具欄圖標可以添加并設置輸入/輸出口。布線后結(jié)果如圖：添加其他器件及連接線，完成圖：4、 封裝： 5、接入信號源電路做好后，在電路輸入端加激勵信號源，才能觀察到電路的反應如何。接入信號源的步驟如下：第一步，在元器件庫中

12、找到獨立電壓源Voltage；第二步，雙擊Voltage，讓它進入畫圖界面；第三步，拖動Voltage圖標，移到電路輸入端；第四步，右擊Voltage圖標，對它進行設置。在彈出的的窗口中選擇PULSE，它的PULSE參數(shù)分別為（0 5v 0.5ms 1n 1n 1s 2s 10）, 這些參數(shù)表示為（低電平 脈沖大小 延時 上升沿時間 下降沿時間 脈沖寬度 脈沖周期 仿真周期個數(shù)），如圖：6、仿真設置在運行仿真命令之前，首先必須設置仿真類型。在電路原理圖輸入窗口中，找到Simulate選項，單擊它，選中Edit Simulation Cmd。對CMOS反相器運行Transient仿真，進行功能和

13、時序分析。在Edit Simulation Cmd選中Transient，然后在出現(xiàn)的對話框中進行設置， Transient仿真設置后得到的結(jié)果如圖所示。3.2、CMOS反相管的結(jié)果分析 設置完成后，單擊工具欄圖標即可進行仿真，仿真結(jié)果如圖所示：第四章 CMOS反相器的版圖設計1、畫PMOS和NMOS的有源區(qū)（勾選參數(shù)如下圖紅框內(nèi)） 2、畫NMOS的N-select（勾選參數(shù)如下圖紅框內(nèi)）3、畫PMOS的P-select（勾選參數(shù)如下圖紅框內(nèi)）4、畫PMOS的N阱（勾選參數(shù)如下圖紅框內(nèi)）5、畫接觸孔（勾選參數(shù)如下圖紅框內(nèi)）6、畫多晶硅柵極（勾選參數(shù)如下圖紅框內(nèi)）7、畫兩個MOS管漏極的金屬層連

14、線（勾選參數(shù)如下圖紅框內(nèi)）8、畫NMOS地線9、畫NMOS管的存底有源區(qū)（勾選參數(shù)如下圖紅框內(nèi)）10、畫NMOS管存底的P摻雜（勾選參數(shù)如下圖紅框內(nèi)）11、給NMOS管存底打金屬孔（勾選參數(shù)如下圖紅框內(nèi)）12、把NMOS管的源極與存底相連（勾選參數(shù)如下圖紅框內(nèi)）13、畫PMOS管的N阱、N摻雜存底（勾選參數(shù)如下圖紅框內(nèi)）14、如圖把PMOS的存底與源極相連（勾選參數(shù)如下圖紅框內(nèi)）15、在多晶硅柵極上引出電源輸入端16、標注文字17、drc檢查通過五、結(jié)束語 此次試驗首先通過LTspice IV軟件，我們看到的是芯片內(nèi)部電路的工作情況，真實的感受到了芯片內(nèi)部電路的實際運行情況。其次，通過Lasi 軟件對CMOS4路數(shù)據(jù)選擇器的最底層物質(zhì)進行設計，這樣加深了學者對反相器的基本構(gòu)成物質(zhì)結(jié)構(gòu)的學習，使學者在學習CMOS4路數(shù)據(jù)選擇器的過程中更加清楚其工作的原理。，只有知道最底層的結(jié)構(gòu)，才可能改變某些參數(shù)，使之達到最優(yōu)的運行狀態(tài)。通過本次實驗，更加清晰的了解和認識了集成電路設計的每個環(huán)節(jié)，對于以后學習的鞏固和優(yōu)化都有很大的幫助，這樣的實驗學習遠比淺顯的書面