兩種在Allegro中增加過孔的方法

1、兩種在Allegro設(shè)計中増加過孔的方法：一、Setup->B/B Via Definitions->Auto Define B/B Via 來設(shè)置過孔,如圖:Input Pad name:在pad庫里面選擇希望用來做過孔的pad.Select end layer： Bottom 層， Add prefix則可以輸入你希望命名的過孔的名字。 layers： use all layer, 通孑L。use only adjacent layers,僅相連的兩層過孔，即可能是埋孔。set number of layers, 1,也可以填2,3,即設(shè)置過孔的層數(shù)，埋 孔設(shè)置，也可以設(shè)置為1

2、,設(shè)置為1時，則可以用作測試點過孔。測試點過孔設(shè)計時是比較 好用的，在希望留出測試點的地方或者net直接敲一個TOP或Bottom層過孔即變成了測試 點，實際就上一個外層的裸第焊盤。這樣可以不必在原理圖上增加測試點器件，操作起來簡 單許多。Rules Set可以選擇不同的適應(yīng)DRC RuleGenerate后即自動生存過孔，這些過孔是存在Database里面的。（后面再說明 Database 過孔和 Library 過孔）Setup->B/B Via Definitions->Def ine B/B Via 則用來手工設(shè)置 Bl ind/Buried Vias,即盲孔，埋孔。直接選

3、擇copy的pad已經(jīng)那一層到那一層，如VCC-Bottom。這時在布線時在過孔拉下中就出現(xiàn)了剛才定義的過孔了。二、下面重點介紹一下Constraint kiruiger里面對過孔的設(shè)置，這里也可以直接定義library的pad為過孔，不需要上面的操作，同時可以對過孔進行刪減和規(guī)劃，即指定那些 網(wǎng)絡(luò)默認優(yōu)先使用那種過孔，這對BGA芯片高速布線有很大的幫助，因為有時候并不希望電 源信號，地信號，還有其他模擬信號使用太小的過孔（同時也可考慮相應(yīng)減小PCB工藝難度， 當(dāng)然理論上過孔是越小越好）。Constraint Manager->Physical ->Physical Constra

4、int Set->A11 layers 女口下 圖：選擇右邊子框里面Via（藍色Via欄中最下面一欄，空白的也可以點）可以點進去下圖的對話 框：Edit Via ListfX|Scted o via fron the library or the dooboc:Viol 比N«neStart EndOlSTAWDARDVlA TOP BOTTOMCBGAVIAieOlO TOP BOT7OMrrrrrrrrrrBGAVIAHOLEIOO tIOLClOO rtOLE156C«6L70 HOLE150C«BL75HOLt3MM5AEC3 HOLE-16 MOI

5、C4RCC3MMHOLES。HOLE70EndBOTTOM BOTTOM BOTTOM BOTTOM BOTTOM BOTTOM BOTTOM BOTTOM BOTTOM BOTTOM£pfncveQocaoTypeObjectsDifTercntHI PairBB Via StaaociHcck Gap(<)Tolerancc(-)To(cranceVUsMin|M«xmmmmmrnjtwtiImm1 a *DsnPCS曰 tempi(±J DEFAULT0.00030.00000.3000.01000.00000.0001STANDARD VU：BOAV

6、IA1.ST/H0ZUU)VIA:8CAVL.0.12700.00000.12700.0000 丄 l“Filter3 Showfrom the txryI I Show vias from the a&abaseEHtcr by nomc:Or enter e via name：ncAdd j0 Snap to conned pointI I Replace etch:Options Top7Act Top7Alt v< SMD30CIR >7Via凰 畫/ Net:Null NetLine lock:| Line ,|45_Miter:lx widtJ V | MinL

7、ine width:0.1524Bubble:OffShove Yias;回 Gridlessl3 Clip dangling clinesSmooth;Minimal斗Edit Via List 對話框。 左下角Filter可以點選：Show vias from the library Show vias from the database 顯示各自的Via 1 isto實際上Library 和database上可用作過孔的pad會自 動列在左邊。我們只需要將pad庫里面 的定義的過孔pad點選到右邊即可以 在設(shè)計中使用。同時up和down可以供 你選擇優(yōu)先使用的Via。當(dāng)需要用到不同的優(yōu)先

8、Via時， 可以在By net, By Region里面設(shè)置， 也可以設(shè)置不同組的PhysicalConstraint Set來分組設(shè)定。如DeafauIt組，DDR組，等分組。選擇SMD pad時，如SMD30CIR即設(shè)置成TOP.TOP層的測試過TESTVIA (如果選擇的是 貼片和焊盤，那么生成的就是表面的測試過孔，實際上不是過孔)所以上面設(shè)置過孔的方法可以不用，直接在Edit Via list里面點選即可實現(xiàn)過孔的 設(shè)置。只是在需要Blind/Buried Via時才通過上面方法設(shè)置。再來看看Allegro Option界面。Add lines時，Via 1 ist T拉可供設(shè)計時選擇了。Line Top.Bottom< STANDARDVIA-T vActAlt vViannMiter:1 x widll vMin7Line width:0.1524VBubble:OffVS