實驗四計數(shù)器電路設計

1、實驗四、計數(shù)器電路的設計一、實驗目的1、掌握計數(shù)器電路的設計方法；2、進一步掌握電路的設計、編譯、仿真和下載測試的方法。二、實驗要求1、基本要求1) 設計一個具有異步復位和同步使能的4 位二進制加法計數(shù)器2) 設計一個具有異步復位和同步使能、并行置數(shù)的加減可控的 8 位二進制計數(shù)器3) 設計一個具有異步復位和同步使能的BCD 碼加法計數(shù)電路，2、擴展要求1)設計一個具有異步復位和同步使能的六十進制加法計數(shù)電路2)設計一個具有異步復位和同步使能的二十四進制加法計數(shù)電路三、實驗原理四、實驗內容及步驟1、建立一個工程項目，路徑如： D:A0512301forth ，項目名和頂層實體名為 count。

2、 2、設計一個具有異步復位和同步使能的4 位二進制計數(shù)器，并進行編譯仿真與下載測試；3、設計一個具有異步復位和同步使能、并行置數(shù)的加減可控的8 位二進制計數(shù)器，并進行編譯仿真與下載測試；4、設計一個具有異步復位和同步使能的十進制加法計數(shù)電路，并進行編譯仿真與下載測 試；五、參考程序1、四位加法計數(shù)器LIBRARY IEEE ;ENTITY CNT4 ISPORT ( CLK : IN STD_LOGIC ;Q : OUT STD_LOGIC_VECTOR(3 DOWNTO 0) ) ;END ;ARCHITECTURE bhv OF CNT4 ISSIGNAL Q1 : STD_LOGIC_V

3、ECTOR(3 DOWNTO 0);BEGINPROCESS (CLK)BEGINIF CLK'EVENT AND CLK = '1' THEN Q1 <= Q1 + 1 ;END IF;END PROCESS ;Q <= Q1 ;END bhv;2、異步復位，同步使能十進制加法計數(shù)器LIBRARY IEEE;ENTITY CNT16 ISPORT (CLK,RST,EN : IN STD_LOGIC;CQ : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);COUT : OUT STD_LOGIC );END CNT16;ARCHITEC

4、TURE behav OF CNT16 ISBEGINPROCESS(CLK, RST, EN)VARIABLE CQI : STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINIF RST = '1' THEN CQI := (OTHERS =>'0') ; -計數(shù)器異步復位ELSIF CLK'EVENT AND CLK='1' THEN- 檢測時鐘上升沿IF EN = '1' THEN - 檢測是否允許計數(shù)(同步使能) CQI := CQI + 1;END IF;END IF;IF CQI = 1

5、5 THEN COUT <= '1'- 計數(shù)大于 9 ，輸出進位信號ELSE COUT <= '0'END IF;CQ <= CQI; - 將計數(shù)值向端口輸出END PROCESS;END behav;3、8 位二進制 加減 計數(shù)器 LIBRARY IEEE ；ENTITY updowncnt8 ISPORT(clr,clk,ena,load,updown:IN STD_LOGIC ； d:IN INTEGER RANGE 0 TO 255 ； cout:OUT STD_LOGIC ； q:BUFFER INTEGER RANGE 0 TO 2

6、55)；END updowncnt8 ；ARCHITECTURE one OF updowncnt8 ISBEGINPROCESS(clk ，ena ，clr ，d， load ， updown)BEGINIF CLR='0' THEN q <= 0 ；ELSIF clk ' EVENT AND clk='1' THENIF load = '1' THEN q <= d；ELSIF ena='1' THENIF updown = '0' THEN q <= q+1；IF q = 255 THEN COUT <= '1'；END IF ；ELSE q <= q-1IF q =0 THEN COUT <= '1' ；END IF ；END IF；END IF；END IF ；E