集成電路版圖復習課答案總結(jié)(最終版)

1、1、描述集成電路工藝技術水平的五個技術指標及其物理含義集成度(Integration Level)：以一個IC芯片所包含的元件(晶體管或門/數(shù))來衡量，（包括有源和無源元件）。特征尺寸 (Feature Size) /（Critical Dimension）：特征尺寸定義為器件中最小線條寬度(對MOS器件而言，通常指器件柵電極所決定的溝道幾何長度)，也可定義為最小線條寬度與線條間距之和的一半。晶片直徑(Wafer Diameter)：當前的主流晶圓的尺寸為12吋(300mm)，正在向18吋(450mm)晶圓邁進。芯片面積(Chip Area)：隨著集成度的提高，每芯片所包含的晶體管數(shù)不斷增多，

2、平均芯片面積也隨之增大。封裝（Package）：指把硅片上的電路管腳，用導線接引到外部接頭處，以便于其它器件連接。封裝形式是指安裝半導體集成電路芯片用的外殼。2、簡述集成電路發(fā)展的摩爾定律。 集成電路芯片的集成度每三年提高4倍，而加工特征尺寸縮小 倍，這就是摩爾定律。當價格不變時，集成電路上可容納的晶體管數(shù)目，約每隔18個月便會增加一倍，性能也將提升一倍3、集成電路常用的材料有哪些？集成電路中常用的材料有三類：半導體材料，如Si、Ge、GaAs 以及InP 等；絕緣體材料，如SiO2、SiON 和Si3N4 等；金屬材料，如鋁、金、鎢以及銅等。4、集成電

3、路按工藝器件類型和結(jié)構(gòu)形式分為哪幾類，各有什么特點。雙極集成電路：主要由雙極晶體管構(gòu)成（NPN型雙極集成電路、PNP型雙極集成電路）。優(yōu)點是速度高、驅(qū)動能力強，缺點是功耗較大、集成度較低。CMOS集成電路：主要由NMOS、PMOS構(gòu)成CMOS電路，功耗低、集成度高，隨著特征尺寸的縮小，速度也可以很高。BiCMOS集成電路：同時包括雙極和CMOS晶體管的集成電路為BiCMOS集成電路，綜合了雙極和CMOS器件兩者的優(yōu)點，但制作工藝復雜。5、解釋基本概念: 微電子、集成電路、集成度、場區(qū)、有源區(qū)、阱、外延 微電子：微電子技術是隨著集成電路，尤其是超大型規(guī)模集成電路而發(fā)展起來的一門新的技術。微電子技

4、術包括系統(tǒng)電路設計、器件物理、工藝技術、材料制備、自動測試以及封裝、組裝等一系列專門的技術，微電子技術是微電子學中的各項工藝技術的總和。微電子學是研究在固體（主要是半導體）材料上構(gòu)成的微小型化電路、電路及微電子系統(tǒng)的電子學分支。 集成電路：通過一系列特定的加工工藝，將晶體管、二極管等有源器件和電阻、電容等無源器件，按照一定的電路互連，“集成”在一塊半導體單晶 片（如硅或砷化鎵）上，封裝在一個外殼內(nèi)，執(zhí)行特定電路或系統(tǒng)功能。 集成度：集成電路的集成度是指單塊芯片上所容納的元件數(shù)目。集成 度越高，所容納的元件數(shù)目越多。場區(qū)：在微電子學中，場區(qū)是指一種很厚的氧化層，位于芯片上不做晶體管、電極接觸的區(qū)

5、域，可以起到隔離晶體管的作用。有源區(qū)和場區(qū)是互補的，晶體管做在有源區(qū)處，金屬和多晶硅連線多做在場區(qū)上。 有源區(qū)：硅片上做有源器件的區(qū)域。（就是有些阱區(qū)。或者說是采用STI等隔離技術，隔離開的區(qū)域）。業(yè)內(nèi)通俗的把有后續(xù)雜質(zhì)注入的地方就都叫做有源區(qū)。 阱：CMOS集成電路制造的過程中制備的第一層。如果在N型襯底上擴散P型區(qū)，就叫做P阱區(qū)；如果在P型襯底上擴散N型區(qū)，就叫做N阱區(qū)； 外延：外延是半導體工藝當中的一種。在bipolar工藝中，硅片最底層是P型襯底硅（有的加點埋層）；在單晶襯底（基片）上生長一層有一定要求的、與襯底晶向相同的單晶層，猶如原來的晶體向外延伸了一段，稱外延層。6、解釋一些英文

6、縮寫詞： IC、VLSI、ULSI、CMP、CVD、LPCVD、RIE、SOI、ERC、DRC、EXT等IC(Integrated Circuit)集成電路VLSI（Very-Large-Scale Integration）超大規(guī)模集成電路ULSI（Ultra-Large-Scale Integration）特大規(guī)模集成電路CMP（Chemical Mechanical polishing）化學機械平坦化CVD (Chemical Vapor Deposition)化學汽相淀積LPCVD （Low Pressure Chemical Vapor Deposition）低壓力化學氣相沉積法RIE

7、（Reactive Ion Etching）反應離子刻蝕ICP( Inductively-Coupled Plasma) 電感耦合等離子刻蝕SOI（Silicon-On-Insulator）絕緣襯底上的硅ERC（ Electrical Rules Check ）電氣規(guī)則檢查DRC （design rule check）設計規(guī)則檢查EXT（版圖提取程序）7、集成電路工藝（integrated circuit technology） 是把電路所需要的晶體管、二極管、電阻器和電容器等元件用一定工藝方式制作在一小塊硅片、玻璃或陶瓷襯底上，再用適當?shù)墓に囘M行互連，然后封裝在一個管殼內(nèi)，使整個電

8、路的體積大大縮小，引出線和焊接點的數(shù)目也大為減少。集成的設想出現(xiàn)在50年代末和60年代初，是采用硅平面技術和薄膜與厚膜技術來實現(xiàn)的。電子集成技術按工藝方法分為以硅平面工藝為基礎的單片集成電路、以薄膜技術為基礎的薄膜集成電路和以絲網(wǎng)印刷技術為基礎的厚膜集成電路。8、集成電路工藝方法分為：雙極性工藝、CMOS工藝、BICMOS工藝9、集成電路制造流程 集成電路的制造過程：設計 工藝加工 測試 封裝其中工藝加工的步驟是：1.硅片準備2.由氧化、淀積、離子注入或蒸發(fā)形成新的薄層或膜層3.曝光4.刻蝕5.用掩膜板重復24步驟2030次10、摻雜：根據(jù)設計的需要，將各種雜質(zhì)摻雜在需要的位置上，形成晶體管、

9、接觸等11、制膜：制作各種材料的薄膜12、光刻三要素：光刻膠、掩膜版和光刻機光刻膠又叫光致抗蝕劑，它是由光敏化合物、基體樹脂和有機溶劑等混合而成的膠狀液體光刻膠受到特定波長光線的作用后，導致其化學結(jié)構(gòu)發(fā)生變化，使光刻膠在某些特定溶液中的溶解特性改變。正膠：曝光后可溶 負膠：曝光后不可溶13、正膠：分辨率高，在超大規(guī)模集成電路工藝中，一般只采用正膠14、負膠：分辨率差，適用于加工線寬大于等于3um的線條15、（a）幾種常見的光刻方法接觸式光刻：分辨率較高，但是容易造成掩模版和光刻膠膜的損傷。接近式曝光：在硅片和掩膜版之間有一個很小的間隙（1025um），可以大大減小掩膜版的損傷，分辨率較低。投影

10、式曝光：利用透鏡或反射鏡將掩膜版上的圖形投影到襯底上的曝光方法，目前用的最多的曝光方式 (b)對光刻的基本要求：（1） 高分辨率（2） 高靈敏度（3） 精密的套刻對準（4） 大尺寸硅片上的加工（5） 低缺陷16、超細線條光刻技術 極遠、甚遠紫外線(EUV)（very ultraviolet lithography）（22-15nm） 電子束光刻（Electron beam lithography） X射線（X ray lithography） 離子束光刻（Ion beam lithography）17、刻蝕技術（etching technique）：是在半導體工藝中，按照掩模圖形或者設計要求對

11、半導體襯底表面或表面覆蓋薄膜進行選擇性腐蝕或剝離的技術18、濕法刻蝕：利用液態(tài)化學試劑或溶液通過化學反應進行刻蝕的方法濕法腐蝕：濕法化學刻蝕在半導體工藝中有著廣泛應用：磨片、拋光、清洗、腐蝕優(yōu)點是選擇性好、重復性好、生產(chǎn)效率高、設備簡單、成本低缺點是鉆蝕嚴重、對圖形的控制性較差19、 干法刻蝕：主要指利用低壓放電產(chǎn)生的等離子體中的離子或游離基（處于激發(fā)態(tài)的分子、原子及各種原子基團等）與材料發(fā)生化學反應或通過轟擊等物理作用而達到刻蝕的目的濺射與離子束銑蝕：通過高能惰性氣體離子的物理轟擊作用刻蝕，各向異性性好，但選擇性較差等離子刻蝕(Plasma Etching)：利用放電產(chǎn)生的游離基與材料發(fā)生化

12、學反應，形成揮發(fā)物，實現(xiàn)刻蝕。選擇性好、對襯底損傷較小，但各向異性較差反應離子刻蝕(Reactive Ion Etching，簡稱為RIE)：通過活性離子對襯底的物理轟擊和化學反應雙重作用刻蝕。具有濺射刻蝕和等離子刻蝕兩者的優(yōu)點，同時兼有各向異性和選擇性好的優(yōu)點。目前，RIE已成為VLSI工藝中應用最廣泛的主流刻蝕技術20、摻雜：將需要的雜質(zhì)摻入特定的半導體區(qū)域中，以達到改變半導體電學性質(zhì)，形成PN結(jié)、電阻、歐姆接觸21、磷（P）、砷（As）N型硅22、硼（B）P型硅23、摻雜工藝：擴散、離子注入 擴散： 擴散是由粒子濃度較高的地方向著濃度較低的地方進行，從而使得粒子的分布逐漸趨于均勻；濃度的

13、差別越大，擴散越快；溫度越高，擴散也越快。替位式擴散：雜質(zhì)離子占據(jù)硅原子的位置。、族元素一般要在很高的溫度(9501280)下進行磷、硼、砷等在二氧化硅層中的擴散系數(shù)均遠小于在硅中的擴散系數(shù)，可以利用氧化層作為雜質(zhì)擴散的掩蔽層間隙式擴散：雜質(zhì)離子位于晶格間隙：Na、K、Fe、Cu、Au 等元素擴散系數(shù)要比替位式擴散大67個數(shù)量級離子注入：將具有很高能量的雜質(zhì)離子射入半導體襯底中的摻雜技術，摻雜深度由注入雜質(zhì)離子的能量和質(zhì)量決定，摻雜濃度由注入雜質(zhì)離子的數(shù)目(劑量)決定 摻雜的均勻性好溫度低：小于600可以精確控制雜質(zhì)分布可以注入各種各樣的元素橫向擴展比擴散要小得多?？梢詫衔锇雽w進行摻雜2

14、4、 退火：也叫熱處理，集成電路工藝中所有的在氮氣等不活潑氣氛中進行的熱處理過程都可以稱為退火激活雜質(zhì)：使不在晶格位置上的離子運動到晶格位置，以便具有電活性，產(chǎn)生自由載流子，起到雜質(zhì)的作用消除損傷退火方式：爐退火 快速退火：脈沖激光法、掃描電子束、連續(xù)波激光、非相干寬帶頻光源(如鹵光燈、電弧燈、石墨加熱器、紅外設備等)25、集成電路工藝劃分前工序：（1） 圖形轉(zhuǎn)換技術：主要包括光刻、刻蝕等技術（2） 薄膜制備技術：主要包括外延、氧化、化學氣相淀積、物理氣相淀積（如濺射、蒸發(fā)）（3） 摻雜技術：主要包括擴散和離子注入等技術后工序：劃片、封裝、測試、老化、篩選26、氧化硅的主要作用（1） 在MOS

15、電路中作為MOS器件的絕緣柵介質(zhì)，器件的組成部分（2） 擴散時的掩蔽層，離子注入的（有時與光刻膠Si3N4層一起使 用）阻擋層（3） 作為及策劃年高點了的隔離截止材料（4） 作為電容器的絕緣介質(zhì)材料（5） 作為多層金屬互連層之間的介質(zhì)材料（6） 作為對器件和電路進行鈍化的鈍化層材料27、SiO2的制備方法熱氧化法a) 干氧氧化b) 水蒸氣氧化c) 濕氧氧化d) 干氧濕氧干氧（簡稱干濕干）氧化法e) 氫氧合成氧化化學氣相淀積法通過氣態(tài)物質(zhì)的化學反應在襯底上淀積一層薄膜材料的過程(Chemical Vapor Deposition)CVD技術特點：具有淀積溫度低、薄膜成分和厚度易于控制、均勻性和重

16、復性好、臺階覆蓋優(yōu)良、適用范圍廣、設備簡單等一系列優(yōu)點CVD方法幾乎可以淀積集成電路工藝中所需要的各種薄膜，例如摻雜或不摻雜的SiO2、多晶硅、非晶硅、氮化硅、金屬(鎢、鉬)等熱分解淀積法濺射法28、 集成電路工藝主要分為哪幾大類，每一類中包括哪些主要工藝，并簡述各工藝的主要作用（1） 薄膜制備工藝：包括氧化工藝和薄膜淀積工藝。該工藝通過生長或淀積的方法，生成集成電路制作過程中所需的各種材料的薄膜，如金屬層、絕緣層等。（2） 圖形轉(zhuǎn)移工藝：包括光刻工藝和刻蝕工藝。把設計好的集成電路版圖上的圖形復制到硅片上。（3） 摻雜工藝：包括擴散工藝和離子注入工藝，即通過這些工藝將各種雜質(zhì)按照設計要求摻雜到

17、晶圓片的特定位置上，形成晶體管的源漏端以及歐姆接觸等。圖形轉(zhuǎn)換：光刻：接觸光刻、接近光刻、投影光刻、電子束光刻刻蝕：干法刻蝕、濕法刻蝕摻雜：離子注入 退火 擴散制膜：氧化：干氧氧化、濕氧氧化等CVD：APCVD、LPCVD、PECVDPVD：蒸發(fā)、濺射29、簡述光刻的工藝過程光刻工序：光刻膠的涂覆爆光顯影刻蝕去膠 。光刻的基本要素是掩模板和光刻膠。（1）涂膠：將光刻膠涂在硅片上。（2）曝光：將掩模版覆蓋在硅片上方，在特定波長的光線下曝光一段時間。（3）顯影：將硅片浸沒在顯影液中進行顯影。（4）腐蝕：采用干法刻蝕或濕法腐蝕，利用刻蝕或腐蝕的選擇性，在窗口中暴露出來的基片上形成圖形。（5）去膠：去

18、除殘留的光刻膠。30、隔離技術 PN結(jié)隔離場區(qū)隔離絕緣介質(zhì)隔離溝槽隔離31、設計制備NMOSFET的工藝，并畫出流程圖32、MEMS定義：從廣義上講，MEMS是指集微型傳感器、微型執(zhí)行器、信號處理和控制電路、接口電路、通信系統(tǒng)以及電源于一體的微型機電系統(tǒng)33、硅柵CMOS工藝版圖和工藝的關系 N阱做N阱的封閉圖形處，窗口注入形成P管的襯底有源區(qū)做晶體管的區(qū)域（G,D,S,B），封閉圖形處是氮化硅掩蔽層，該處不會長場氧化層多晶硅做硅柵和多晶硅連線。封閉圖形處，保留多晶硅。有源區(qū)注入P+,N+區(qū)。做源漏及阱或襯底連接區(qū)的注入接觸孔多晶硅，擴散區(qū)和金屬線1接觸端子。金屬線1做金屬連線，封閉圖形處保留

19、鋁通孔兩層金屬連線之間連接的端子金屬線2做金屬連線，封閉圖形處保留鋁34、MOS器件的對稱性把匹配器件相互靠近放置保持器件相同方向增加虛擬器件提高對稱性共中心器件采用指狀交叉布線方式35、P阱CMOS與N阱CMOS相比有什么不同？使用的襯底不同,NMOS使用的是P阱襯底,PMOS使用的是N阱襯底36、埋層有什么作用？說明埋層與襯底摻雜類型、摻雜濃度之間的關系作用：1.減小串聯(lián)電阻（集成電路中的各個電極均從上表面引出，外延層電阻率較大且路徑較長。2.減小寄生pnp晶體管的影響。埋層的摻雜濃度要高于襯底、摻雜類型通常要相反。37、CMOS集成電路有哪些特點？功耗低 CMOS集成電路采用場效應管，且

20、都是互補結(jié)構(gòu)，工作時兩個串聯(lián)的場效應管總是處于一個管導通，另一個管截止的狀態(tài)，電路靜態(tài)功耗理論上為零。實際上，由于存在漏電流，CMOS電路尚有微量靜態(tài)功耗。單個門電路的功耗典型值僅為20mW，動態(tài)功耗（在1MHz工作頻率時）也僅為幾mW。工作電壓范圍寬 CMOS集成電路供電簡單，供電電源體積小，基本上不需穩(wěn)壓。國產(chǎn)CC4000系列的集成電路，可在318V電壓下正常工作。邏輯擺幅大 CMOS集成電路的邏輯高電平“1”、邏輯低電平“0”分別接近于電源高電位VDD及電影低電位VSS。當VDD=15V，VSS=0V時，輸出邏輯擺幅近似15V。因此，CMOS集成電路的電壓電壓利用系數(shù)在各類集成電路中指標

21、是較高的?？垢蓴_能力強 CMOS集成電路的電壓噪聲容限的典型值為電源電壓的45%，保證值為電源電壓的30%。隨著電源電壓的增加，噪聲容限電壓的絕對值將成比例增加。對于VDD=15V的供電電壓（當VSS=0V時），電路將有7V左右的噪聲容限。輸入阻抗高 CMOS集成電路的輸入端一般都是由保護二極管和串聯(lián)電阻構(gòu)成的保護網(wǎng)絡，故比一般場效應管的輸入電阻稍小，但在正常工作電壓范圍內(nèi)，這些保護二極管均處于反向偏置狀態(tài)，直流輸入阻抗取決于這些二極管的泄露電流，通常情況下，等效輸入阻抗高達1031011，因此CMOS集成電路幾乎不消耗驅(qū)動電路的功率。溫度穩(wěn)定性能好 由于CMOS集成電路的功耗很低，內(nèi)部發(fā)熱量

22、少，而且，CMOS電路線路結(jié)構(gòu)和電氣參數(shù)都具有對稱性，在溫度環(huán)境發(fā)生變化時，某些參數(shù)能起到自動補償作用，因而CMOS集成電路的溫度特性非常好。一般陶瓷金屬封裝的電路，工作溫度為-55 +125；塑料封裝的電路工作溫度范圍為-45 +85。扇出能力強 扇出能力是用電路輸出端所能帶動的輸入端數(shù)來表示的。由于CMOS集成電路的輸入阻抗極高，因此電路的輸出能力受輸入電容的限制，但是，當CMOS集成電路用來驅(qū)動同類型，如不考慮速度，一般可以驅(qū)動50個以上的輸入端。抗輻射能力強 CMOS集成電路中的基本器件是MOS晶體管，屬于多數(shù)載流子導電器件。各種射線、輻射對其導電性能的影響都有限，因而特別適用于制作航

23、天及核實驗設備?？煽匦院?CMOS集成電路輸出波形的上升和下降時間可以控制，其輸出的上升和下降時間的典型值為電路傳輸延遲時間的125%140%。接口方便 因為CMOS集成電路的輸入阻抗高和輸出擺幅大，所以易于被其他電路所驅(qū)動，也容易驅(qū)動其他類型的電路或器件38、簡述P襯底N阱CMOS的工藝流程。（1） 襯底準備 （2） 氧化、光刻N-阱(nwell) （3） N-阱注入，N-阱推進,退火，清潔表面 （4） 長薄氧、長氮化硅、光刻場區(qū)(active反版) （5） 場區(qū)氧化（LOCOS）, 清潔表面 （6） 柵氧化,淀積多晶硅，多晶硅N+摻雜，反刻多晶 （polysiliconpoly)（7） P

24、+ active注入（Pplus）（ 硅柵自對準） （8） N+ active注入（Nplus Pplus反版）（ 硅柵自對準）（9） 淀積BPSG，光刻接觸孔(contact)，回流（10） 蒸鍍金屬1，反刻金屬1（metal1)（11） 絕緣介質(zhì)淀積，平整化，光刻通孔(via)（12） 蒸鍍金屬2，反刻金屬2（metal2)（13） 鈍化層淀積，平整化，光刻鈍化窗孔(pad)40、接觸式光刻、接近式光刻及投影式光刻的優(yōu)缺點。接觸式光刻：分辨率較高，但是容易造成掩模版和光刻膠膜的損傷。采用接觸式光刻很難得到?jīng)]有缺陷的超大規(guī)模集成電路芯片,所以接觸式光刻技術一般只適用于中小規(guī)模集成電路。接近式

25、曝光：在硅片和掩膜版之間有一個很小的間隙（1025um），可以大大減小掩膜版的損傷。分辨率較低，一般在24微米之間,因此接近式光刻機只能裝配在特征尺寸交大的集成電路生產(chǎn)線中.投影式曝光：利用透鏡或反射鏡將掩膜版上的圖形投影到襯底上的曝光方法，目前用的最多的曝光方式41、光刻的步驟：前烘和前處理，勻膠，勻膠后烘，曝光，曝光后烘，顯影， 顯影后烘，檢查42、雙極型工藝流程襯底準備（P型）à氧化à光刻n+埋層區(qū)àn+埋層區(qū)注入à清潔表面à生長n-外延à隔離氧化à光刻p+隔離區(qū)àp+隔離注入àp+隔離推進

26、4;光刻硼擴散區(qū)à硼擴散à氧化à光刻磷擴散區(qū)à磷擴散à氧化à光刻引線孔à清潔表面à蒸鍍金屬à反刻金屬à鈍化à光刻鈍化窗口à后工序43、什么是局部氧化（LOCOS）?（Local Oxidation of Silicon） Si集成電路中、通過選擇氧化的工藝來形成隔離區(qū)的一種方法。作用：1. 提高場區(qū)閾值電壓2. 減緩表面臺階3. 減小表面漏電流 硅的局部氧化的具體步驟是：首先通過熱氧化形成一層薄（0.05m0.1m）的SiO2膜（稱為緩沖氧化膜），然后用熱CVD方法生長一層S

27、i3N4薄膜（0.05m0.1m），接著在這雙層膜上光刻出有源區(qū)圖形（除去有源區(qū)以外的SiO2膜和Si3N4膜），最后，以留下的Si3N4膜作掩模、利用氧化速度很快的濕法氧化技術在有源區(qū)以外形成一層較厚（0.5m1m）的SiO2膜，這層較厚的氧化膜就起著隔離墻的作用。這種方法所形成的SiO2膜是以半埋入方式存在的，則出現(xiàn)的臺階高度比較小；而且SiO2膜和溝道阻止層（Si3N4膜掩蔽進行硼離子注入）都可用同一塊掩模來進行自對準。44、什么是硅柵自對準（Self Aligned）？ 在硅柵形成后，利用硅柵的遮蔽作用來形成MOS管的溝道區(qū)，使MOS管的溝道尺寸更精確，寄生電容更小。離子注入B+，柵區(qū)有多晶硅做掩蔽，稱為硅柵自對準工藝。這種工藝是先在生長有柵氧化膜的硅單晶片上淀積一層多晶硅，然后在多晶硅上刻蝕出兩個擴散窗口，雜質(zhì)經(jīng)窗口熱擴散到