邏輯門(mén)符號(hào)及電路.

1、1 1知道常用集成邏輯門(mén)電路的符號(hào)、邏輯功能。知道常用集成邏輯門(mén)電路的符號(hào)、邏輯功能。2 2用儀器儀表測(cè)試常用集成邏輯門(mén)電路的邏輯功能。用儀器儀表測(cè)試常用集成邏輯門(mén)電路的邏輯功能。3 3用儀器儀表測(cè)試常用集成邏輯門(mén)電路的應(yīng)用電路。用儀器儀表測(cè)試常用集成邏輯門(mén)電路的應(yīng)用電路。4 4分析和仿真常用集成邏輯門(mén)電路及其應(yīng)用電路。分析和仿真常用集成邏輯門(mén)電路及其應(yīng)用電路。5 5編寫(xiě)文檔記錄常用集成邏輯門(mén)電路的學(xué)習(xí)過(guò)程和測(cè)試結(jié)編寫(xiě)文檔記錄常用集成邏輯門(mén)電路的學(xué)習(xí)過(guò)程和測(cè)試結(jié)果。（一組交一份）果。（一組交一份）6 6相互交流和學(xué)習(xí)。相互交流和學(xué)習(xí)。學(xué)習(xí)要點(diǎn)：學(xué)習(xí)要點(diǎn)：二極管、三極管的開(kāi)關(guān)特性二極管、三極管的

2、開(kāi)關(guān)特性分立元件門(mén)電路分立元件門(mén)電路集成門(mén)電路及其功能和使用方法集成門(mén)電路及其功能和使用方法基本和常用門(mén)電路有基本和常用門(mén)電路有與門(mén)與門(mén)、或門(mén)或門(mén)、非門(mén)非門(mén)（反相器）、（反相器）、與非門(mén)與非門(mén)、或非門(mén)或非門(mén)、與或非門(mén)與或非門(mén)和和異或門(mén)異或門(mén)等。等。獲得高、低電平的基本方法：利用半導(dǎo)體開(kāi)關(guān)元件的導(dǎo)通、截獲得高、低電平的基本方法：利用半導(dǎo)體開(kāi)關(guān)元件的導(dǎo)通、截止（即開(kāi)、關(guān)）兩種工作狀態(tài)，如下圖。止（即開(kāi)、關(guān)）兩種工作狀態(tài)，如下圖。邏輯邏輯0和和1： 電子電路中用高、低電平來(lái)表示。電子電路中用高、低電平來(lái)表示。邏輯門(mén)電路：用以實(shí)現(xiàn)基本和常用邏輯運(yùn)算的電子電路，簡(jiǎn)稱邏輯門(mén)電路：用以實(shí)現(xiàn)基本和常用邏輯運(yùn)算

3、的電子電路，簡(jiǎn)稱門(mén)電路。門(mén)電路。圖圖2-1 獲得高、低電平的方法獲得高、低電平的方法 圖圖2-2 高、低電平的邏輯賦值高、低電平的邏輯賦值 a) 正邏輯正邏輯b） 負(fù)邏輯負(fù)邏輯一、二極管、三極管的開(kāi)關(guān)特性一、二極管、三極管的開(kāi)關(guān)特性1.1.二極管的開(kāi)關(guān)特性二極管的開(kāi)關(guān)特性二極管符號(hào)：二極管符號(hào)：正極負(fù)極uD + ui RL +uo D開(kāi)關(guān)電路 IF 0.5 0.7 iD(mA) uD(V) 伏安特性 UBR 0 Ui0.5V時(shí)，時(shí)，二極管導(dǎo)通二極管導(dǎo)通。 + ui=0V RL +uo Dui=0V時(shí)的等效電路 + + ui=5V RL +uo D 0.7Vui=5V 時(shí)的等效電路uououi0

4、V時(shí)，二極管截止，如時(shí)，二極管截止，如同開(kāi)關(guān)斷開(kāi)，同開(kāi)關(guān)斷開(kāi)，uo0V。ui5V時(shí)，二極管導(dǎo)通，如同時(shí)，二極管導(dǎo)通，如同0.7V的電壓源，的電壓源，uo4.3V。二極管的反向恢復(fù)時(shí)間限制了二極管的開(kāi)關(guān)速度。二極管的反向恢復(fù)時(shí)間限制了二極管的開(kāi)關(guān)速度。2.2.三三極管的開(kāi)關(guān)特性極管的開(kāi)關(guān)特性Q2ui iB e Rb biC (mA) 直流負(fù)載線 VCC Rc 0+VCCiC uo工作原理電路輸出特性曲線80A60A40A20AiB=00 UCES VCC uCE(V) 0 0.5 uBE(V)輸入特性曲線iB(A)Q1Q Rc cRbRc+VCCbce截止?fàn)顟B(tài)飽和狀態(tài)iBIBSui=UIL0.5

5、Vuo=+VCCui=UIHuo=0.3VRbRc+VCCb ce 0.7V0.3V飽和區(qū)截止區(qū)放大區(qū)觀看講解動(dòng)畫(huà)觀看講解動(dòng)畫(huà)10kui iB eRb b+VCC=+5ViC uo Rc1k c=40ui=0.3V時(shí)，因?yàn)闀r(shí)，因?yàn)閡BE0.5V，iB=0，三極管工作在截止?fàn)顟B(tài)，三極管工作在截止?fàn)顟B(tài)，ic=0。因?yàn)椤Ｒ驗(yàn)閕c=0，所以輸出電壓：，所以輸出電壓：ui=1V時(shí)，三極管導(dǎo)通，基極電流時(shí)，三極管導(dǎo)通，基極電流：因?yàn)橐驗(yàn)?iBIBS，三極管工作在飽，三極管工作在飽和狀態(tài)。輸出電壓和狀態(tài)。輸出電壓：uoUCES0.3V3.MOS3.MOS管的開(kāi)關(guān)特性管的開(kāi)關(guān)特性 iD(mA) 0uDS(V)

6、0 UT uGS(V)iD(mA)uGS=10V8V6V4V2V工作原理電路工作原理電路轉(zhuǎn)移特性曲線轉(zhuǎn)移特性曲線輸出特性曲線輸出特性曲線uiuiGDSRD+VDDGDSRD+VDDGDSRD+VDD截止?fàn)顟B(tài)截止?fàn)顟B(tài)uiUTuo0二、三種基本門(mén)電路二、三種基本門(mén)電路1 1、二極管與門(mén)二極管與門(mén)+VCC(+5V) R 3k Y D1A D2B5V0VABY &A BY0 00 11 01 10001Y=AB A D1 B D2 5V 0V Y R 3k 2.2.二極管或門(mén)二極管或門(mén)ABY 1uA uBuYD1 D20V 0V0V 5V5V 0V5V 5V0V4.3V4.3V4.3V截 止

7、截 止截 止 導(dǎo) 通導(dǎo) 通 截 止導(dǎo) 通 導(dǎo) 通A BY0 00 11 01 10111Y=A+BA =40+5V Y電路圖1邏輯符號(hào)AY1k4.3k3.3.三極管非門(mén)三極管非門(mén)uA0V時(shí)，三極管截止，時(shí)，三極管截止，iB0，iC0，輸，輸出電壓出電壓uYVCC5VuA5V時(shí)，三極管導(dǎo)通?；鶚O電流為：時(shí)，三極管導(dǎo)通?；鶚O電流為：iBIBS，三極管工作在，三極管工作在飽和狀態(tài)。輸出電壓飽和狀態(tài)。輸出電壓uYUCES0.3V。mA1mA3 . 47 . 05Bi三極管臨界飽和時(shí)三極管臨界飽和時(shí)的基極電流為：的基極電流為：mA16. 01303 . 05BSIAY0110AY AA1電路圖邏輯符號(hào)Y

8、YGSDB+VDD+10V RD20k當(dāng)當(dāng)uA0V時(shí)，由于時(shí)，由于uGSuA0V，小于開(kāi)啟電壓，小于開(kāi)啟電壓UT，所以，所以MOS管管截止。輸出電壓為截止。輸出電壓為uYVDD10V。當(dāng)當(dāng)uA10V時(shí)，由于時(shí)，由于uGSuA10V，大于開(kāi)啟電壓，大于開(kāi)啟電壓UT，所以，所以MOS管導(dǎo)通，且工作在可變電阻區(qū)，導(dǎo)通電阻很小，只有幾百歐管導(dǎo)通，且工作在可變電阻區(qū)，導(dǎo)通電阻很小，只有幾百歐姆。輸出電壓為姆。輸出電壓為uY0V。AY T4 +VCC(+5V) b1 A BR13kT3T2T1Y R4100+VCC(+5V)T5 A BTTL與非門(mén)電路T1的等效電路D3c1R13kR2750R3360R5

9、3kD1D21.TTL1.TTL與非門(mén)與非門(mén)輸入信號(hào)不全為輸入信號(hào)不全為1：如：如uA=0.3V， uB=3.6V R4100T4 A BR13kT3T2T1Y+VCC(+5V)T5R2750R3360R53k0.7V0.7V+-3.6V0.3V1V則則uB1=0.3+0.7=1V，T2、T5截止，截止，T3、T4導(dǎo)通導(dǎo)通忽略忽略iB3，輸出端的電位為：，輸出端的電位為：輸出輸出Y為高電平。為高電平。uY50.70.73.6VT4ABR13kT3T2T1YR4100+VCC(+5V)T5R2750 R3360 R53k0.7V0.7V+-+-0.3V+-0.3V3.6V3.6V輸入信號(hào)全為輸入

10、信號(hào)全為1：如：如uA=uB=3.6V2.1V則則uB1=2.1V，T2、T5導(dǎo)通，導(dǎo)通，T3、T4截止截止輸出端的電位為：輸出端的電位為：uY=UCES0.3V輸出輸出Y為低電平為低電平。BAYuA uBuY0.3V 0.3V0.3V 3.6V3.6V 0.3V3.6V 3.6V3.6V3.6V3.6V0.3VA BY0 00 11 01 11110功能表功能表真值表真值表邏輯表達(dá)式邏輯表達(dá)式觀看觀看TTL與非門(mén)原理動(dòng)畫(huà)與非門(mén)原理動(dòng)畫(huà)74LS00 的引腳排列圖VCC 3A 3B 3Y 4A 4B 4Y 1A 1B 1Y 2A 2B 2Y GND 14 13 12 11 10 9 874LS2

11、0 1 2 3 4 5 6 7VCC 2A 2B NC 2C 2D 2Y 1A 1B NC 1C 1D 1Y GND74LS20 的引腳排列圖 14 13 12 11 10 9 874LS00 1 2 3 4 5 6 774LS00內(nèi)含內(nèi)含4個(gè)個(gè)2輸入與非門(mén)，輸入與非門(mén)，74LS20內(nèi)含內(nèi)含2個(gè)個(gè)4輸輸入與非門(mén)。入與非門(mén)。74LS00管腳介紹動(dòng)畫(huà)演示管腳介紹動(dòng)畫(huà)演示2.TTL非門(mén)、或非門(mén)、與或非門(mén)、與門(mén)、或門(mén)及異或門(mén)非門(mén)、或非門(mén)、與或非門(mén)、與門(mén)、或門(mén)及異或門(mén) 14 13 12 11 10 9 874LS04 1 2 3 4 5 6 7VCC 4A 4Y 5A 5Y 6A 6Y 1A 1Y 2A

12、 2Y 3A 3Y GND6 反相器 74LS04 的引腳排列圖T4AR13kT3T2T1YR4100+VCCT5R2750R3360R53kTTL 反相器電路A=0時(shí)，時(shí)，T2、T5截止，截止，T3、T4導(dǎo)通，導(dǎo)通，Y=1。A=1時(shí)，時(shí)，T2、T5導(dǎo)通，導(dǎo)通，T3、T4截止，截止，Y=0。AY TTL非門(mén)非門(mén) 14 13 12 11 10 9 874LS02 1 2 3 4 5 6 7VCC 3Y 3B 3A 4Y 4B 4A 1Y 1B 1A 2Y 2B 3A GND74LS02 的引腳排列圖T4ABR1T3T2T1YR4+VCCT5R2R3R5T2T1R1TTL 或非門(mén)電路A、B中只要有

13、一個(gè)為中只要有一個(gè)為1，即高電平，如，即高電平，如A1，則，則iB1就會(huì)經(jīng)過(guò)就會(huì)經(jīng)過(guò)T1集電結(jié)流入集電結(jié)流入T2基極，使基極，使T2、T5飽和導(dǎo)通，輸出為低電平，即飽和導(dǎo)通，輸出為低電平，即Y0。AB0時(shí)，時(shí)，iB1、iB1均分別流入均分別流入T1、T1發(fā)射極，使發(fā)射極，使T2、T2、T5均均截止，截止，T3、T4導(dǎo)通，輸出為高電平，即導(dǎo)通，輸出為高電平，即Y1。BAYTTL或非門(mén)或非門(mén) 14 13 12 11 10 9 874LS51 1 2 3 4 5 6 7VCC 2B 2C 2D 2E 2F 2Y 2A 1A 1B 1C 1D 1Y GND74LS51 的引腳排列圖T4ABCDR1T3

14、T2T1YR4+VCCT5R2R3R5T2T1R1TTL 與或非門(mén)電路A和和B都為高電平（都為高電平（T2導(dǎo)通）、或?qū)ǎ?、或C和和D都為高電平（都為高電平（T2導(dǎo)通）導(dǎo)通）時(shí)，時(shí)，T5飽和導(dǎo)通、飽和導(dǎo)通、T4截止，輸出截止，輸出Y=0。A和和B不全為高電平、并且不全為高電平、并且C和和D也不全為高電平（也不全為高電平（T2和和T2同時(shí)截同時(shí)截止）時(shí)，止）時(shí)，T5截止、截止、T4飽和導(dǎo)通，輸出飽和導(dǎo)通，輸出Y=1。DCBAYTTL與或非門(mén)與或非門(mén)與門(mén)與門(mén)ABAB&1Y=AB=ABAB&YABA+B11或或門(mén)門(mén)AB1YY=A+B=A+B異或門(mén)異或門(mén)AB&11YBABABA

15、BABABABABABAY)()(AB=1Y3.OC門(mén)及門(mén)及TSL門(mén)門(mén)O C 與 非 門(mén) 的 電 路 結(jié) 構(gòu)AB+VC CYR YABCD&O C 門(mén) 線 與 圖+VC CR Y1 Y2 T1 T2 T3 uB 1問(wèn)題的提出：?jiǎn)栴}的提出：為解決一般為解決一般TTL與非門(mén)不能與非門(mén)不能“線與線與”而設(shè)計(jì)的。而設(shè)計(jì)的。A、B不全為不全為1時(shí)，時(shí)，uB1=1V，T2、T3截止，截止，Y=1。接入外接電阻接入外接電阻R后：后：A、B全為全為1時(shí)，時(shí)，uB1=2.1V，T2、T3飽和導(dǎo)通，飽和導(dǎo)通，Y=0。BAY外接電阻外接電阻R的取的取值范圍為：值范圍為：ILOLOLCCmIIUVmaxIHO

16、HOHCCmInIUVminROC門(mén)門(mén)n個(gè)個(gè)OC門(mén)并聯(lián)后為負(fù)門(mén)并聯(lián)后為負(fù)載門(mén)的載門(mén)的m個(gè)輸入端提供個(gè)輸入端提供輸入信號(hào)時(shí)的輸入信號(hào)時(shí)的R。TSL門(mén)（三態(tài)門(mén)）門(mén)（三態(tài)門(mén)）國(guó)標(biāo)符號(hào)T4AR13kT3T2T1YR4100+VCC(+5V)T5R2750R3360R53kAE&ENYED電路結(jié)構(gòu)E0時(shí)，二極管時(shí)，二極管D導(dǎo)通，導(dǎo)通，T1基極和基極和T2基極均被鉗制在低電平，因基極均被鉗制在低電平，因而而T2T5均截止，輸出端開(kāi)路，電路處于高阻狀態(tài)。均截止，輸出端開(kāi)路，電路處于高阻狀態(tài)。結(jié)論：電路的輸出有高阻態(tài)、高電平和低電平結(jié)論：電路的輸出有高阻態(tài)、高電平和低電平3種狀態(tài)。種狀態(tài)。E1時(shí)，二極

17、管時(shí)，二極管D截止，截止，TSL門(mén)的輸出狀態(tài)完全取決于輸入信號(hào)門(mén)的輸出狀態(tài)完全取決于輸入信號(hào)A的狀態(tài)，電路輸出與輸入的邏輯關(guān)系和一般反相器相同，即：的狀態(tài)，電路輸出與輸入的邏輯關(guān)系和一般反相器相同，即：Y=A，A0時(shí)時(shí)Y1，為高電平；，為高電平；A1時(shí)時(shí)Y0，為低電平。，為低電平。&ABFE符號(hào)符號(hào)輸輸出出高高阻阻0E 1E ABF 功能表功能表三態(tài)門(mén)的符號(hào)及功能表三態(tài)門(mén)的符號(hào)及功能表&ABFE符號(hào)符號(hào)輸輸出出高高阻阻1E0EABF 功能表功能表使能端高使能端高電平電平起作用起作用使能端低使能端低電平電平起作用起作用TSL門(mén)的應(yīng)用：門(mén)的應(yīng)用：G1總線ABE1ENY1EN1AE1

18、ENB1EN1 1ENE1 A1 1ENE2 A2 1ENEn An(a) 多路開(kāi)關(guān)(b) 雙向傳輸(c) 單向總線G1G2G1G2G2Gn作多路開(kāi)關(guān)：作多路開(kāi)關(guān)：E=0時(shí)，門(mén)時(shí)，門(mén)G1使使能，能，G2禁止，禁止，Y=A；E=1時(shí)，時(shí)，門(mén)門(mén)G2使能，使能，G1禁禁止，止，Y=B。信號(hào)雙向傳輸：信號(hào)雙向傳輸：E=0時(shí)信號(hào)向右傳時(shí)信號(hào)向右傳送，送，B=A；E=1時(shí)時(shí)信號(hào)向左傳送，信號(hào)向左傳送，A=B 。構(gòu)成數(shù)據(jù)總線：讓各門(mén)的控構(gòu)成數(shù)據(jù)總線：讓各門(mén)的控制端輪流處于低電平，即任何制端輪流處于低電平，即任何時(shí)刻只讓一個(gè)時(shí)刻只讓一個(gè)TSL門(mén)處于工作門(mén)處于工作狀態(tài)，而其余狀態(tài)，而其余TSL門(mén)均處于高門(mén)均處于

19、高阻狀態(tài)，這樣總線就會(huì)輪流接阻狀態(tài)，這樣總線就會(huì)輪流接受各受各TSL門(mén)的輸出。門(mén)的輸出。4.TTL系列集成電路及主要參數(shù)系列集成電路及主要參數(shù)TTL系列集成電路系列集成電路74：標(biāo)準(zhǔn)系列，前面介紹的：標(biāo)準(zhǔn)系列，前面介紹的TTL門(mén)電路都屬于門(mén)電路都屬于74系列，其典型電系列，其典型電路與非門(mén)的平均傳輸時(shí)間路與非門(mén)的平均傳輸時(shí)間tpd10ns，平均功耗，平均功耗P10mW。74H：高速系列，是在：高速系列，是在74系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門(mén)的平均傳輸時(shí)間門(mén)的平均傳輸時(shí)間tpd6ns，平均功耗，平均功耗P22mW。74S：肖特基系列，是在：肖特基系列，

20、是在74H系列基礎(chǔ)上改進(jìn)得到的，其典型電路系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門(mén)的平均傳輸時(shí)間與非門(mén)的平均傳輸時(shí)間tpd3ns，平均功耗，平均功耗P19mW。74LS：低功耗肖特基系列，是在：低功耗肖特基系列，是在74S系列基礎(chǔ)上改進(jìn)得到的，其系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門(mén)的平均傳輸時(shí)間典型電路與非門(mén)的平均傳輸時(shí)間tpd9ns，平均功耗，平均功耗P2mW。74LS系列產(chǎn)品具有最佳的綜合性能，是系列產(chǎn)品具有最佳的綜合性能，是TTL集成電路的主流，是應(yīng)用最集成電路的主流，是應(yīng)用最廣的系列。廣的系列。TTL與非門(mén)主要參數(shù)（1）輸出高電平）輸出高電平UOH：TTL與非門(mén)的一個(gè)或幾個(gè)輸入為低電平

21、時(shí)的與非門(mén)的一個(gè)或幾個(gè)輸入為低電平時(shí)的輸出電平。產(chǎn)品規(guī)范值輸出電平。產(chǎn)品規(guī)范值UOH2.4V，標(biāo)準(zhǔn)高電平，標(biāo)準(zhǔn)高電平USH2.4V。（2）高電平輸出電流）高電平輸出電流IOH：輸出為高電平時(shí)，提供給外接負(fù)載的最：輸出為高電平時(shí)，提供給外接負(fù)載的最大輸出電流，超過(guò)此值會(huì)使輸出高電平下降。大輸出電流，超過(guò)此值會(huì)使輸出高電平下降。IOH表示電路的拉電表示電路的拉電流負(fù)載能力。流負(fù)載能力。（3）輸出低電平）輸出低電平UOL：TTL與非門(mén)的輸入全為高電平時(shí)的輸出電平。與非門(mén)的輸入全為高電平時(shí)的輸出電平。產(chǎn)品規(guī)范值產(chǎn)品規(guī)范值UOL0.4V，標(biāo)準(zhǔn)低電平，標(biāo)準(zhǔn)低電平USL0.4V。（4）低電平輸出電流）低電平

22、輸出電流IOL：輸出為低電平時(shí)，外接負(fù)載的最大輸出：輸出為低電平時(shí)，外接負(fù)載的最大輸出電流，超過(guò)此值會(huì)使輸出低電平上升。電流，超過(guò)此值會(huì)使輸出低電平上升。IOL表示電路的灌電流負(fù)載能表示電路的灌電流負(fù)載能力。力。（5）扇出系數(shù)）扇出系數(shù)NO：指一個(gè)門(mén)電路能帶同類門(mén)的最大數(shù)目，它表示：指一個(gè)門(mén)電路能帶同類門(mén)的最大數(shù)目，它表示門(mén)電路的帶負(fù)載能力。一般門(mén)電路的帶負(fù)載能力。一般TTL門(mén)電路門(mén)電路NO8，功率驅(qū)動(dòng)門(mén)的，功率驅(qū)動(dòng)門(mén)的NO可可達(dá)達(dá)25。（6）最大工作頻率）最大工作頻率fmax：超過(guò)此頻率電路就不能正常工作。：超過(guò)此頻率電路就不能正常工作。（7）輸入開(kāi)門(mén)電平）輸入開(kāi)門(mén)電平UON：是在額定負(fù)載下

23、使與非門(mén)的輸出電平達(dá)到：是在額定負(fù)載下使與非門(mén)的輸出電平達(dá)到標(biāo)準(zhǔn)低電平標(biāo)準(zhǔn)低電平USL的輸入電平。它表示使與非門(mén)開(kāi)通的最小輸入電平。的輸入電平。它表示使與非門(mén)開(kāi)通的最小輸入電平。一般一般TTL門(mén)電路的門(mén)電路的UON1.8V。（8）輸入關(guān)門(mén)電平）輸入關(guān)門(mén)電平UOFF：使與非門(mén)的輸出電平達(dá)到標(biāo)準(zhǔn)高電平：使與非門(mén)的輸出電平達(dá)到標(biāo)準(zhǔn)高電平USH的輸入電平。它表示使與非門(mén)關(guān)斷所需的最大輸入電平。一般的輸入電平。它表示使與非門(mén)關(guān)斷所需的最大輸入電平。一般TTL門(mén)電路的門(mén)電路的UOFF0.8V。（9）高電平輸入電流）高電平輸入電流IIH：輸入為高電平時(shí)的輸入電流，也即當(dāng)前級(jí)：輸入為高電平時(shí)的輸入電流，也即當(dāng)

24、前級(jí)輸出為高電平時(shí)，本級(jí)輸入電路造成的前級(jí)拉電流。輸出為高電平時(shí)，本級(jí)輸入電路造成的前級(jí)拉電流。（10）低電平輸入電流）低電平輸入電流IIL：輸入為低電平時(shí)的輸出電流，也即當(dāng)前：輸入為低電平時(shí)的輸出電流，也即當(dāng)前級(jí)輸出為低電平時(shí)，本級(jí)輸入電路造成的前級(jí)灌電流。級(jí)輸出為低電平時(shí)，本級(jí)輸入電路造成的前級(jí)灌電流。（11）平均傳輸時(shí)間）平均傳輸時(shí)間tpd：信號(hào)通過(guò)與非門(mén)時(shí)所需的平均延遲時(shí)間。：信號(hào)通過(guò)與非門(mén)時(shí)所需的平均延遲時(shí)間。在工作頻率較高的數(shù)字電路中，信號(hào)經(jīng)過(guò)多級(jí)傳輸后造成的時(shí)間延在工作頻率較高的數(shù)字電路中，信號(hào)經(jīng)過(guò)多級(jí)傳輸后造成的時(shí)間延遲，會(huì)影響電路的邏輯功能。遲，會(huì)影響電路的邏輯功能。（12）

25、空載功耗：與非門(mén)空載時(shí)電源總電流）空載功耗：與非門(mén)空載時(shí)電源總電流ICC與電源電壓與電源電壓VCC的乘的乘積。積。1.CMO反相器反相器uA+VD D+10VTPTN+VD D+10V+VD D+10VSSRO NPRO NN10V0V(a) 電 路(b) TN截 止 、TP導(dǎo) 通(c) TN導(dǎo) 通 、TP截 止uYuYuY（1）uA0V時(shí)，時(shí)，TN截止，截止，TP導(dǎo)通。輸出電壓導(dǎo)通。輸出電壓uYVDD10V。（2）uA10V時(shí)，時(shí)，TN導(dǎo)通導(dǎo)通，TP截止。輸出電壓截止。輸出電壓uY0V。AY 2.CMOS與非門(mén)、或非門(mén)、與門(mén)、或門(mén)、與或非門(mén)和異或門(mén)與非門(mén)、或非門(mén)、與門(mén)、或門(mén)、與或非門(mén)和異或門(mén)

26、CMOS與非門(mén)與非門(mén)BY+VDDATP1TN1TN2TP2BAYA、B當(dāng)中有一個(gè)或全當(dāng)中有一個(gè)或全為低電平時(shí)，為低電平時(shí)，TN1、TN2中中有一個(gè)或全部截止，有一個(gè)或全部截止，TP1、TP2中有一個(gè)或全部導(dǎo)通，中有一個(gè)或全部導(dǎo)通，輸出輸出Y為高電平。為高電平。只有當(dāng)輸入只有當(dāng)輸入A、B全為高全為高電平時(shí)，電平時(shí)，TN1和和TN2才會(huì)都導(dǎo)才會(huì)都導(dǎo)通，通，TP1和和TP2才會(huì)都截止，才會(huì)都截止，輸出輸出Y才會(huì)為低電平。才會(huì)為低電平。BY+VDDATN1TP2TN2TP1CMOS或非門(mén)BAY只要輸入只要輸入A、B當(dāng)中當(dāng)中有一個(gè)或全為高電平，有一個(gè)或全為高電平，TP1、TP2中有一個(gè)或全中有一個(gè)或全部

27、截止，部截止，TN1、TN2中中有一個(gè)或全部導(dǎo)通，有一個(gè)或全部導(dǎo)通，輸出輸出Y為低電平。為低電平。只有當(dāng)只有當(dāng)A、B全為低全為低電平時(shí)，電平時(shí)，TP1和和TP2才會(huì)才會(huì)都導(dǎo)通，都導(dǎo)通，TN1和和TN2才會(huì)才會(huì)都截止，輸出都截止，輸出Y才會(huì)為才會(huì)為高電平。高電平。與門(mén)ABAB&1Y=AB=ABAB&YABA+B11或門(mén)AB1YY=A+B=A+B&1&1 & 1ABCDABCDABCDYYY(a) 由與非門(mén)和反相器構(gòu)成(b) 由與門(mén)和或非門(mén)構(gòu)成(c) 邏輯符號(hào)CMOS與或非門(mén)DCBADCBAYDCBAY&ABY&CMOS異或門(mén)異或門(mén)BABAB

28、ABABABAY3.3.CMOS OD門(mén)、門(mén)、TSL門(mén)及傳輸門(mén)門(mén)及傳輸門(mén)&1YAB+VDDRD外接AB&Y(a) 電路(b) 符號(hào)ABYCMOS OD門(mén)CMOS TSL門(mén)11ENAETP2TP1 YTN1TN2AEY+VDD(a) 電路(b) 符號(hào)E=1時(shí)，時(shí)，TP2、TN2均截止，均截止，Y與地和電源都斷開(kāi)了，輸出端與地和電源都斷開(kāi)了，輸出端呈現(xiàn)為高阻態(tài)。呈現(xiàn)為高阻態(tài)。E=0時(shí)，時(shí)，TP2、TN2均導(dǎo)通，均導(dǎo)通，TP1、TN1構(gòu)成反相器。構(gòu)成反相器?？梢?jiàn)電路的輸出有高阻態(tài)、高可見(jiàn)電路的輸出有高阻態(tài)、高電平和低電平電平和低電平3種狀態(tài)，是一種狀態(tài)，是一種三態(tài)門(mén)。種三態(tài)門(mén)。C+V

29、DDTGuiuiuouoTPTNCCC(a) 電路(b) 符號(hào)CMOS 傳輸門(mén)C0、 ，即，即C端為低電平（端為低電平（0V）、）、 端為高電平（端為高電平（VDD）時(shí)，）時(shí)， TN和和TP都不具備開(kāi)啟條件而截止，輸入和輸出之間相當(dāng)于開(kāi)關(guān)斷開(kāi)一都不具備開(kāi)啟條件而截止，輸入和輸出之間相當(dāng)于開(kāi)關(guān)斷開(kāi)一樣。樣。C1、 ，即，即C端為高電平（端為高電平（VDD）、）、 端為低電平（端為低電平（0V）時(shí)，）時(shí)，TN和和TP都具備了導(dǎo)通條件，輸入和輸出之間相當(dāng)于開(kāi)關(guān)接通一樣，都具備了導(dǎo)通條件，輸入和輸出之間相當(dāng)于開(kāi)關(guān)接通一樣，uoui。1C0CCC4.CMOS數(shù)字電路的特點(diǎn)及使用時(shí)的注意事項(xiàng)數(shù)字電路的特點(diǎn)

30、及使用時(shí)的注意事項(xiàng) （1）CMOS電路的工作速度比電路的工作速度比TTL電路的低。電路的低。 （2）CMOS帶負(fù)載的能力比帶負(fù)載的能力比TTL電路強(qiáng)。電路強(qiáng)。 （3）CMOS電路的電源電壓允許范圍較大，約在電路的電源電壓允許范圍較大，約在318V，抗干擾，抗干擾能力比能力比TTL電路強(qiáng)。電路強(qiáng)。 （4）CMOS電路的功耗比電路的功耗比TTL電路小得多。門(mén)電路的功耗只有幾電路小得多。門(mén)電路的功耗只有幾個(gè)個(gè)W，中規(guī)模集成電路的功耗也不會(huì)超過(guò)，中規(guī)模集成電路的功耗也不會(huì)超過(guò)100W。 （5）CMOS集成電路的集成度比集成電路的集成度比TTL電路高。電路高。 （6）CMOS電路適合于特殊環(huán)境下工作。電

31、路適合于特殊環(huán)境下工作。 （7）CMOS電路容易受靜電感應(yīng)而擊穿，在使用和存放時(shí)應(yīng)注意電路容易受靜電感應(yīng)而擊穿，在使用和存放時(shí)應(yīng)注意靜電屏蔽，焊接時(shí)電烙鐵應(yīng)接地良好，尤其是靜電屏蔽，焊接時(shí)電烙鐵應(yīng)接地良好，尤其是CMOS電路多余不用的電路多余不用的輸入端不能懸空，應(yīng)根據(jù)需要接地或接高電平。輸入端不能懸空，應(yīng)根據(jù)需要接地或接高電平。CMOS數(shù)字電路的特點(diǎn)數(shù)字電路的特點(diǎn)使用集成電路時(shí)的注意事項(xiàng) （1）對(duì)于各種集成電路，使用時(shí)一定要在推薦的工作條件范圍）對(duì)于各種集成電路，使用時(shí)一定要在推薦的工作條件范圍內(nèi)，否則將導(dǎo)致性能下降或損壞器件。內(nèi)，否則將導(dǎo)致性能下降或損壞器件。 （2）數(shù)字集成電路中多余的輸

32、入端在不改變邏輯關(guān)系的前提）數(shù)字集成電路中多余的輸入端在不改變邏輯關(guān)系的前提下可以并聯(lián)起來(lái)使用，也可根據(jù)邏輯關(guān)系的要求接地或接高電平。下可以并聯(lián)起來(lái)使用，也可根據(jù)邏輯關(guān)系的要求接地或接高電平。TTL電路多余的輸入端懸空表示輸入為高電平；但電路多余的輸入端懸空表示輸入為高電平；但CMOS電路，多電路，多余的輸入端不允許懸空，否則電路將不能正常工作余的輸入端不允許懸空，否則電路將不能正常工作。 （3）TTL電路和電路和CMOS電路之間一般不能直接連接，而需利電路之間一般不能直接連接，而需利用接口電路進(jìn)行電平轉(zhuǎn)換或電流變換才可進(jìn)行連接，使前級(jí)器件用接口電路進(jìn)行電平轉(zhuǎn)換或電流變換才可進(jìn)行連接，使前級(jí)器

33、件的輸出電平及電流滿足后級(jí)器件對(duì)輸入電平及電流的要求，并不的輸出電平及電流滿足后級(jí)器件對(duì)輸入電平及電流的要求，并不得對(duì)器件造成損害。得對(duì)器件造成損害。 與門(mén)與門(mén) 或門(mén)或門(mén) 非門(mén)非門(mén)F=AB F=A+BAF &ABFABFABFABF ABFABF A1FAFAFAF 與非門(mén)與非門(mén) 或非門(mén)或非門(mén) OC門(mén)門(mén) (兩輸入與非兩輸入與非)BAF BAF &ABFABFABF ABFABF ABF&ABFABFABF 國(guó)標(biāo)國(guó)標(biāo)ABE&ABE&ABE國(guó)家標(biāo)準(zhǔn)國(guó)家標(biāo)準(zhǔn) 三態(tài)門(mén)三態(tài)門(mén) (兩輸入與非兩輸入與非) 與或非門(mén)與或非門(mén)CDAB +ABCDFABCDF& &

34、amp;驗(yàn)證常用門(mén)電路的邏輯功能。驗(yàn)證常用門(mén)電路的邏輯功能。掌握掌握4 4種常用集成門(mén)電路對(duì)信號(hào)的控制作用。種常用集成門(mén)電路對(duì)信號(hào)的控制作用。了解了解CMOSCMOS集成電路的使用規(guī)則。集成電路的使用規(guī)則。 一、實(shí)驗(yàn)?zāi)康暮腿蝿?wù)一、實(shí)驗(yàn)?zāi)康暮腿蝿?wù)實(shí)驗(yàn)一實(shí)驗(yàn)一 常用集成邏輯門(mén)電路的邏輯功能測(cè)試常用集成邏輯門(mén)電路的邏輯功能測(cè)試 二、實(shí)驗(yàn)內(nèi)容及步驟二、實(shí)驗(yàn)內(nèi)容及步驟 1.門(mén)電路邏輯功能測(cè)試門(mén)電路邏輯功能測(cè)試 或非門(mén)電路或非門(mén)電路 1211109814133456712VCC4B4A4Y3B3A3Y1B1A1Y2B2A2YGND74LS021111111174LS02321邏輯開(kāi)關(guān)714+5 V邏輯電平

35、指示11異或門(mén)電路異或門(mén)電路1211109814133456712VCC4B4A4Y3B3A3Y1B1A1Y2B2A2YGND74LS86=1=1=1=174LS86123邏輯開(kāi)關(guān)714+5 V邏輯電平指示= =1 1 門(mén)電路邏輯功能表門(mén)電路邏輯功能表 與非門(mén)電路與非門(mén)電路1211109814133456712&VCC2D3C2BNC2A2Y1B1ANC1D1C1YGND74LS20&74LS2012 4邏輯開(kāi)關(guān)714+5 V邏輯電平指示56與或非門(mén)電路與或非門(mén)電路1211109814133456712VCC1BNC1D1Y2A1A2B2D2C2YGND+ + +74LS511

36、CNC74LS511 1310邏輯開(kāi)關(guān)714+5 V邏輯電平指示9811 門(mén)電路邏輯功能表門(mén)電路邏輯功能表 CMOS與非門(mén)電路（與非門(mén)電路（CD4011）&1211109814133456712&VDD4B4A4Y3B3A3Y1B1A1Y2B2A2YVSSCD4011&CD4011123邏輯開(kāi)關(guān)714+5 V邏輯電平指示13 12 11 10985 642.門(mén)電路中邏輯電平對(duì)信號(hào)的控制門(mén)電路中邏輯電平對(duì)信號(hào)的控制 或非門(mén)電路或非門(mén)電路 CH1TG74LS02231邏輯開(kāi)關(guān)714+5 V脈沖信號(hào)示波器CH211異或門(mén)電路異或門(mén)電路 CH1TG74LS86123邏輯開(kāi)關(guān)71

37、4+5 V脈沖信號(hào)示波器CH2=1=1與非門(mén)電路與非門(mén)電路 74LS20126714+5 V4 5CH1邏輯開(kāi)關(guān)脈沖信號(hào)CH2TG示波器CH1CH2與或非門(mén)電路與或非門(mén)電路 74LS511 1310邏輯開(kāi)關(guān)714+5 V邏輯電平指示98脈沖信號(hào)TG示波器CH1CH2111歸納異或門(mén)、與或非門(mén)分別在什么輸入情況下，輸出低電歸納異或門(mén)、與或非門(mén)分別在什么輸入情況下，輸出低電平？什么情況下輸出高電平？平？什么情況下輸出高電平？2如果要用如果要用74LS51實(shí)現(xiàn)如下邏輯功能（與非、或非），應(yīng)如實(shí)現(xiàn)如下邏輯功能（與非、或非），應(yīng)如何搭接電路？畫(huà)出原理圖。何搭接電路？畫(huà)出原理圖。3多輸入的門(mén)電路的一個(gè)輸入

38、端接連續(xù)脈沖時(shí)，那么：多輸入的門(mén)電路的一個(gè)輸入端接連續(xù)脈沖時(shí)，那么：其余的輸入端是什么邏輯狀態(tài)時(shí)，允許脈沖通過(guò)？脈沖通其余的輸入端是什么邏輯狀態(tài)時(shí)，允許脈沖通過(guò)？脈沖通過(guò)時(shí)，輸入和輸出波形有何差別？過(guò)時(shí)，輸入和輸出波形有何差別？如果僅僅想用一個(gè)控制端控制輸入信號(hào)的通斷，其余端口如果僅僅想用一個(gè)控制端控制輸入信號(hào)的通斷，其余端口如何處理？例如如何處理？例如74LS51，A端輸入信號(hào)，用端輸入信號(hào)，用B做控制端時(shí)做控制端時(shí)C、D如何處理，用如何處理，用C做控制端時(shí)做控制端時(shí)B、D如何處理，且輸出結(jié)果相如何處理，且輸出結(jié)果相同嗎？同嗎？ 三、實(shí)驗(yàn)問(wèn)題與討論三、實(shí)驗(yàn)問(wèn)題與討論熟悉基本門(mén)電路的邏輯功能及測(cè)試方法。熟悉基本門(mén)電