微5章存儲器2

1、第五章第五章 存儲器設(shè)計(jì)存儲器設(shè)計(jì)本教案內(nèi)容本教案內(nèi)容第第5章章 存儲器設(shè)計(jì)存儲器設(shè)計(jì)1.存儲器分類及主要技術(shù)指標(biāo)存儲器分類及主要技術(shù)指標(biāo) 2.常用存儲器芯片介紹常用存儲器芯片介紹3.擴(kuò)展存儲器設(shè)計(jì)擴(kuò)展存儲器設(shè)計(jì) 位擴(kuò)展位擴(kuò)展字節(jié)擴(kuò)展字節(jié)擴(kuò)展字節(jié)和位擴(kuò)展字節(jié)和位擴(kuò)展存儲器地址譯碼存儲器地址譯碼擴(kuò)展存儲器接口電路設(shè)計(jì)擴(kuò)展存儲器接口電路設(shè)計(jì)總線負(fù)載能力總線負(fù)載能力5.3 擴(kuò)展存儲器設(shè)計(jì)擴(kuò)展存儲器設(shè)計(jì)在微機(jī)系統(tǒng)中，存儲器是按字節(jié)來構(gòu)成在微機(jī)系統(tǒng)中，存儲器是按字節(jié)來構(gòu)成的，而所選擇的存儲器芯片的字長不足的，而所選擇的存儲器芯片的字長不足8位位時，用這樣的存儲器芯片構(gòu)成系統(tǒng)所需的存儲時，用這樣的存儲器芯

2、片構(gòu)成系統(tǒng)所需的存儲器子系統(tǒng)電路，就必須進(jìn)行位擴(kuò)展，即用幾片器子系統(tǒng)電路，就必須進(jìn)行位擴(kuò)展，即用幾片存儲器芯片并起來，以增加存儲字長。存儲器芯片并起來，以增加存儲字長。 1位擴(kuò)展位擴(kuò)展5.3 擴(kuò)展存儲器設(shè)計(jì)擴(kuò)展存儲器設(shè)計(jì)位擴(kuò)展設(shè)計(jì)實(shí)例位擴(kuò)展設(shè)計(jì)實(shí)例請分析地址范圍？請分析地址范圍？5.3 擴(kuò)展存儲器設(shè)計(jì)擴(kuò)展存儲器設(shè)計(jì)字節(jié)擴(kuò)展是指增加存儲器字節(jié)的數(shù)量（容字節(jié)擴(kuò)展是指增加存儲器字節(jié)的數(shù)量（容量）。例如，用量）。例如，用2片片2k8b的的SRAM芯片芯片6116，組成，組成4k8b的存儲器，字節(jié)擴(kuò)展設(shè)計(jì)的存儲器，字節(jié)擴(kuò)展設(shè)計(jì)如下圖所示。如下圖所示。 字節(jié)擴(kuò)展字節(jié)擴(kuò)展5.3 擴(kuò)展存儲器設(shè)計(jì)擴(kuò)展存儲器設(shè)計(jì)

3、字節(jié)擴(kuò)展設(shè)計(jì)實(shí)例字節(jié)擴(kuò)展設(shè)計(jì)實(shí)例 請分析地址范圍？請分析地址范圍？5.3 擴(kuò)展存儲器設(shè)計(jì)擴(kuò)展存儲器設(shè)計(jì)字節(jié)和位擴(kuò)展是字節(jié)擴(kuò)展和位擴(kuò)展的組合。字節(jié)和位擴(kuò)展是字節(jié)擴(kuò)展和位擴(kuò)展的組合。 字節(jié)和位擴(kuò)展字節(jié)和位擴(kuò)展 5.3 擴(kuò)展存儲器設(shè)計(jì)擴(kuò)展存儲器設(shè)計(jì)一個存儲體通常由多個存儲器芯片組成，一個存儲體通常由多個存儲器芯片組成，CPU要實(shí)現(xiàn)對存儲單元的訪問，首選要選擇存儲要實(shí)現(xiàn)對存儲單元的訪問，首選要選擇存儲器芯片，然后再從選中的芯片中依照地址碼選擇器芯片，然后再從選中的芯片中依照地址碼選擇相應(yīng)的存儲單元讀相應(yīng)的存儲單元讀/寫數(shù)據(jù)。寫數(shù)據(jù)。存儲器地址譯碼存儲器地址譯碼 5.3 擴(kuò)展存儲器設(shè)計(jì)擴(kuò)展存儲器設(shè)計(jì)通常

4、，芯片內(nèi)部存儲單元的地址由通常，芯片內(nèi)部存儲單元的地址由CPU輸出輸出的的n(n由片內(nèi)存儲容量由片內(nèi)存儲容量2n決定決定)條低位地址線完條低位地址線完成選擇，即成選擇，即CPU輸出的低位地址碼用作片內(nèi)尋址，輸出的低位地址碼用作片內(nèi)尋址，來選擇片內(nèi)具體的存儲單元；而芯片的片選信號來選擇片內(nèi)具體的存儲單元；而芯片的片選信號則是通過則是通過CPU的高位地址線譯碼得到，作片外尋的高位地址線譯碼得到，作片外尋址，以選擇該芯片的所有存儲單元在整個存儲地址，以選擇該芯片的所有存儲單元在整個存儲地址空間中的具體位置。址空間中的具體位置。存儲器地址譯碼存儲器地址譯碼 5.3 擴(kuò)展存儲器設(shè)計(jì)擴(kuò)展存儲器設(shè)計(jì)存儲器地

5、址譯碼方法通常有三種：存儲器地址譯碼方法通常有三種：存儲器地址譯碼存儲器地址譯碼 全地址譯碼方式。全地址譯碼方式。 部分地址譯碼方式。部分地址譯碼方式。 線選譯碼方式。線選譯碼方式。 5.3 擴(kuò)展存儲器設(shè)計(jì)擴(kuò)展存儲器設(shè)計(jì)存儲器地址譯碼存儲器地址譯碼 全地址譯碼方式全地址譯碼方式除直接與存儲器芯片相連的地址線外，所有剩余的除直接與存儲器芯片相連的地址線外，所有剩余的高位地址線都被連接到地址譯碼器，參加地址譯碼，其高位地址線都被連接到地址譯碼器，參加地址譯碼，其譯碼輸出作為存儲器芯片的片選信號。譯碼輸出作為存儲器芯片的片選信號。優(yōu)點(diǎn)：優(yōu)點(diǎn)：每一個存儲單元只對應(yīng)內(nèi)存空間的一個地址，每一個存儲單元只對

6、應(yīng)內(nèi)存空間的一個地址， 即抵制無重疊。即抵制無重疊。缺點(diǎn)：缺點(diǎn)：譯碼電路復(fù)雜，費(fèi)硬件。譯碼電路復(fù)雜，費(fèi)硬件。 5.3 擴(kuò)展存儲器設(shè)計(jì)擴(kuò)展存儲器設(shè)計(jì)例例5.1 在在8088 CPU工作在最大方式組成的微機(jī)應(yīng)用工作在最大方式組成的微機(jī)應(yīng)用系統(tǒng)中，擴(kuò)充設(shè)計(jì)系統(tǒng)中，擴(kuò)充設(shè)計(jì)8kB的的SRAM電路，電路，SRAM芯片用芯片用Intel 6264。若分配給該。若分配給該SRAM的起始地址為的起始地址為62000H，片選信號（片選信號（CS1）為低電平有效。請用全地址譯碼方法設(shè)）為低電平有效。請用全地址譯碼方法設(shè)計(jì)該計(jì)該SRAM存儲器的片選信號形成電路。存儲器的片選信號形成電路。5.3 擴(kuò)展存儲器設(shè)計(jì)擴(kuò)展存

7、儲器設(shè)計(jì)解：因?yàn)榻猓阂驗(yàn)镮ntel 6264的片容量為的片容量為8k8b(8kB)，因此，因此只需要只需要1片片Intel 6264存儲器芯片，即既不需要位擴(kuò)存儲器芯片，即既不需要位擴(kuò)展，也不需要字節(jié)擴(kuò)展。展，也不需要字節(jié)擴(kuò)展。由于由于Intel 6264片內(nèi)地址線有片內(nèi)地址線有13根，所以根，所以8088 CPU系統(tǒng)地址總線的低系統(tǒng)地址總線的低13位位A12A0直接與直接與Intel 6264的片內(nèi)地址引腳的片內(nèi)地址引腳A12A0相連接，作片內(nèi)尋址，相連接，作片內(nèi)尋址，來選擇片內(nèi)具體的存儲單元。來選擇片內(nèi)具體的存儲單元。5.3 擴(kuò)展存儲器設(shè)計(jì)擴(kuò)展存儲器設(shè)計(jì)由于采用全地址譯碼，所以由于采用全地

8、址譯碼，所以8088 CPU系統(tǒng)地址總系統(tǒng)地址總線的高線的高7位位A19A13全部參加譯碼，其譯碼輸出作為全部參加譯碼，其譯碼輸出作為存儲器芯片的片選信號。當(dāng)有效時，對應(yīng)的存儲器地址存儲器芯片的片選信號。當(dāng)有效時，對應(yīng)的存儲器地址范圍為范圍為62000H63FFFH連續(xù)的連續(xù)的8kB存儲區(qū)域。存儲區(qū)域。根據(jù)以上設(shè)計(jì)原則設(shè)計(jì)的根據(jù)以上設(shè)計(jì)原則設(shè)計(jì)的SRAM存儲器的片選信號存儲器的片選信號（CS1）形成電路如下圖所示。）形成電路如下圖所示。5.3 擴(kuò)展存儲器設(shè)計(jì)擴(kuò)展存儲器設(shè)計(jì)全地址譯碼方法設(shè)計(jì)的全地址譯碼方法設(shè)計(jì)的SRAM存儲器的片選信號形成電路存儲器的片選信號形成電路 5.3 擴(kuò)展存儲器設(shè)計(jì)擴(kuò)展

9、存儲器設(shè)計(jì)存儲器地址譯碼存儲器地址譯碼 （2）部分地址譯碼方式）部分地址譯碼方式部分地址譯碼方式也稱為局部地址譯碼方式。部分地址譯碼方式也稱為局部地址譯碼方式。其方法是某些高位地址線被省略而不參加地址譯其方法是某些高位地址線被省略而不參加地址譯碼。簡化了地址譯碼電路，但地址空間有重疊。碼。簡化了地址譯碼電路，但地址空間有重疊。 優(yōu)點(diǎn)：優(yōu)點(diǎn)：簡化了地址譯碼電路，省硬件。簡化了地址譯碼電路，省硬件。 缺點(diǎn)：缺點(diǎn)：地址空間有重疊，浪費(fèi)了地址空間。地址空間有重疊，浪費(fèi)了地址空間。 5.3 擴(kuò)展存儲器設(shè)計(jì)擴(kuò)展存儲器設(shè)計(jì)例例5.2 在在8088CPU工作在最小方式組成的微機(jī)工作在最小方式組成的微機(jī)應(yīng)用系統(tǒng)

10、中，擴(kuò)充設(shè)計(jì)應(yīng)用系統(tǒng)中，擴(kuò)充設(shè)計(jì)8kB的的SRAM電路，電路，SRAM芯芯片用片用Intel 6264。若分配給該。若分配給該SRAM的地址范圍的地址范圍00000H0FFFFH，片選信號（，片選信號（CS1）為低電平有）為低電平有效。請用部分地址譯碼方法設(shè)計(jì)該效。請用部分地址譯碼方法設(shè)計(jì)該SRAM存儲器的片存儲器的片選信號形成電路。選信號形成電路。5.3 擴(kuò)展存儲器設(shè)計(jì)擴(kuò)展存儲器設(shè)計(jì)解：解：因?yàn)橐驗(yàn)镮ntel 6264的片容量為的片容量為8k8b(8kB)，因此只需要因此只需要1片片Intel 6264存儲器芯片。而題目給出的存儲器芯片。而題目給出的地址范圍為地址范圍為00000H0FFFF

11、H，共，共64kB，說明有，說明有8個個地址重疊區(qū)，即采用部分地址譯碼時，有地址重疊區(qū)，即采用部分地址譯碼時，有3條高位地址條高位地址線（線（A15、A14和和A13）不參加譯碼。）不參加譯碼。 由于由于8088CPU工作在最小方式，所以，工作在最小方式，所以，IO/M =0要參加譯碼。片選信號形成電路如下圖所示。要參加譯碼。片選信號形成電路如下圖所示。5.3 擴(kuò)展存儲器設(shè)計(jì)擴(kuò)展存儲器設(shè)計(jì)部分地址譯碼方法設(shè)計(jì)的部分地址譯碼方法設(shè)計(jì)的SRAM存儲器的片選信號形成電路存儲器的片選信號形成電路 5.3 擴(kuò)展存儲器設(shè)計(jì)擴(kuò)展存儲器設(shè)計(jì)存儲器地址譯碼存儲器地址譯碼 （3）線選地址譯碼方式）線選地址譯碼方式

12、線選法是指用存儲器芯片片內(nèi)尋址以外的系統(tǒng)的線選法是指用存儲器芯片片內(nèi)尋址以外的系統(tǒng)的高位地址線中的某一條，作為存儲器芯片的片選控制高位地址線中的某一條，作為存儲器芯片的片選控制信號。信號。 優(yōu)點(diǎn)：優(yōu)點(diǎn)：選擇芯片不需要外加邏輯電路，譯碼線路簡單。選擇芯片不需要外加邏輯電路，譯碼線路簡單。 缺點(diǎn)：缺點(diǎn)：地址重疊區(qū)域多，不能充分利用系統(tǒng)的存儲器地址重疊區(qū)域多，不能充分利用系統(tǒng)的存儲器空間空間 。 5.3 擴(kuò)展存儲器設(shè)計(jì)擴(kuò)展存儲器設(shè)計(jì)5存儲器地址譯碼電路存儲器地址譯碼電路存儲器的地址譯碼電路形式很多，概括為：存儲器的地址譯碼電路形式很多，概括為：l組合電路（門電路）形式。組合電路（門電路）形式。l專用

13、譯碼器形式，如專用譯碼器形式，如3-8譯碼器譯碼器74LS138。l數(shù)字比較器形式。數(shù)字比較器形式。lEPROM形式。形式。lGAL、CPLD/FPGA形式。形式。5.3 擴(kuò)展存儲器設(shè)計(jì)擴(kuò)展存儲器設(shè)計(jì)例例5.3 在某在某8088微處理器系統(tǒng)中，需要用微處理器系統(tǒng)中，需要用8片片6264構(gòu)成一個構(gòu)成一個64kB的存儲器。其地址分配在的存儲器。其地址分配在00000H0FFFFH內(nèi)存空間，地址譯碼采用全譯碼內(nèi)存空間，地址譯碼采用全譯碼方式，用方式，用74LS138作譯碼器，請畫出存儲器譯碼電作譯碼器，請畫出存儲器譯碼電路。路。5.3 擴(kuò)展存儲器設(shè)計(jì)擴(kuò)展存儲器設(shè)計(jì)解：解： 根據(jù)題目已知條件和根據(jù)題目

14、已知條件和74LS138譯碼器的功譯碼器的功能，設(shè)計(jì)的存儲器譯碼電路如下圖所示。圖中能，設(shè)計(jì)的存儲器譯碼電路如下圖所示。圖中74LS138的每一個輸出端均與一塊的每一個輸出端均與一塊6264芯片的片選芯片的片選端相連，端相連，8個輸出端分別選通個輸出端分別選通1個個8kB的存儲空間的存儲空間（即（即1個個6264模塊），共占有模塊），共占有64kB內(nèi)存空間。內(nèi)存空間。5.3 擴(kuò)展存儲器設(shè)計(jì)擴(kuò)展存儲器設(shè)計(jì)用用74LS138作譯碼器的存儲器譯碼電路作譯碼器的存儲器譯碼電路 5.3 擴(kuò)展存儲器設(shè)計(jì)擴(kuò)展存儲器設(shè)計(jì)例例5.4 利用利用74LS688設(shè)計(jì)譯碼電路，輸出端作為設(shè)計(jì)譯碼電路，輸出端作為Intel 62128 SRAM的片選信號，分配給的片選信號，分配給Intel 62128的地址范圍為的地址范圍為7400