計(jì)算機(jī)組成原理選擇題200道

1、計(jì)算機(jī)組成原理【選擇題200道】1 計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指_D_。A  RAM存貯器B  ROM存貯器C  主存貯器D  cache、主存貯器和外存貯器2 某機(jī)字長(zhǎng)32位，其中1位符號(hào)位，31位表示尾數(shù)。若用定點(diǎn)小數(shù)表示，則最大正小數(shù)為_(kāi)B_。A  +（1  2-32）    B  +（1  2-31）    C 

2、0;2-32    D  2-313 算術(shù) / 邏輯運(yùn)算單元74181ALU可完成_C_。A  16種算術(shù)運(yùn)算功能B  16種邏輯運(yùn)算功能C  16種算術(shù)運(yùn)算功能和16種邏輯運(yùn)算功能D  4位乘法運(yùn)算和除法運(yùn)算功能4 存儲(chǔ)單元是指_B_。A  存放一個(gè)二進(jìn)制信息位的存貯元B  存放一個(gè)機(jī)器字的所有存貯元集合C  存放一個(gè)字節(jié)的所有存貯元集合D &#

3、160;存放兩個(gè)字節(jié)的所有存貯元集合；5 相聯(lián)存貯器是按_C_進(jìn)行尋址的存貯器。A  地址方式     B  堆棧方式    C  內(nèi)容指定方式      D  地址方式與堆棧方式6 變址尋址方式中，操作數(shù)的有效地址等于_C_。A  基值寄存器內(nèi)容加上形式地址（位移量）B  堆棧指示器內(nèi)容加上形式地址（位移量

4、）C  變址寄存器內(nèi)容加上形式地址（位移量）D  程序記數(shù)器內(nèi)容加上形式地址（位移量）7 以下敘述中正確描述的句子是：_AD_。A  同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相容性微操作B  同一個(gè)CPU周期中，不可以并行執(zhí)行的微操作叫相容性微操作C  同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相斥性微操作D  同一個(gè)CPU周期中，不可以并行執(zhí)行的微操作叫相斥性微操作8 計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化，同時(shí)_C_。A  

5、減少了信息傳輸量B  提高了信息傳輸?shù)乃俣菴  減少了信息傳輸線的條數(shù)D  加重了CPU的工作量9 帶有處理器的設(shè)備一般稱為A_A_設(shè)備。A  智能化    B  交互式    C  遠(yuǎn)程通信    D  過(guò)程控制10.某中斷系統(tǒng)中，每抽取一個(gè)輸入數(shù)據(jù)就要中斷CPU一次，中斷處理程序接收取樣的數(shù)   

6、;據(jù)，并將其保存到主存緩沖區(qū)內(nèi)。該中斷處理需要X秒。另一方面，緩沖區(qū)內(nèi)每存儲(chǔ) N 個(gè)數(shù)據(jù)，主程序就將其取出進(jìn)行處理，這種處理需要Y秒，因此該系統(tǒng)可以跟蹤到每秒_次中斷請(qǐng)求。AAN/(NX+Y)BN/(X+Y)NCMIN1/X，1/YDMAX1/X，1/Y11.六七十年代，在美國(guó)的_州，出現(xiàn)了一個(gè)地名叫硅谷。該地主要工業(yè)是_它也是_D_的發(fā)源地。A 馬薩諸塞 ，硅礦產(chǎn)地，通用計(jì)算機(jī)B 加利福尼亞，微電子工業(yè)，通用計(jì)算機(jī)C加利福尼亞，硅生產(chǎn)基地，小型計(jì)算機(jī)和微處理機(jī)    D加利福尼亞，微電子工業(yè)，微處理機(jī)1

7、2.若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是_C_。    A 階符與數(shù)符相同為規(guī)格化數(shù)B 階符與數(shù)符相異為規(guī)格化數(shù)C 數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)D數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)13.定點(diǎn)16位字長(zhǎng)的字，采用2的補(bǔ)碼形式表示時(shí),一個(gè)字所能表示的整數(shù)范圍是_A_。A -215   +（215  -1）      B -（215 1） +

8、（215 1） C -（215 + 1）  +215          D -215    +215 14.某SRAM芯片，存儲(chǔ)容量為64K×16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為_(kāi)D_。A  64，16    B 16，64   C  64

9、，8  D 16，16 。15.交叉存貯器實(shí)質(zhì)上是一種_存貯器，它能_執(zhí)行_獨(dú)立的讀寫操作。AA 模塊式，并行，多個(gè)          B 模塊式串行，多個(gè)C 整體式，并行，一個(gè)          D 整體式，串行，多個(gè)16.用某個(gè)寄存器中操作數(shù)的尋址方式稱為_(kāi)C_尋址。A 直接  

10、60; B 間接    C   寄存器直接    D 寄存器間接17.流水CPU 是由一系列叫做“段”的處理線路所組成，和具有m個(gè)并行部件的CPU相比，一個(gè) m段流水CPU_A_。A 具備同等水平的吞吐能力      B不具備同等水平的吞吐能力C 吞吐能力大于前者的吞吐能力  D吞吐能力小于前者的吞吐能力18.描述PCI總線中基本概念不正

11、確的句子是_C_。A  HOST 總線不僅連接主存，還可以連接多個(gè)CPUB  PCI 總線體系中有三種橋，它們都是PCI 設(shè)備C  以橋連接實(shí)現(xiàn)的PCI總線結(jié)構(gòu)不允許許多條總線并行工作D  橋的作用可使所有的存取都按CPU 的需要出現(xiàn)在總線上19.計(jì)算機(jī)的外圍設(shè)備是指_D_。A 輸入/輸出設(shè)備              

12、0; B 外存儲(chǔ)器C 遠(yuǎn)程通信設(shè)備                 D 除了CPU 和內(nèi)存以外的其它設(shè)備20.中斷向量地址是：_C_。A 子程序入口地址                  &

13、#160;B 中斷服務(wù)例行程序入口地址C中斷服務(wù)例行程序入口地址的指示器  D 中斷返回地址21.馮·諾依曼機(jī)工作的基本方式的特點(diǎn)是_B_。A  多指令流單數(shù)據(jù)流B  按地址訪問(wèn)并順序執(zhí)行指令C  堆棧操作D  存貯器按內(nèi)容選擇地址22.在機(jī)器數(shù)_B_中，零的表示形式是唯一的。A  原碼     B  補(bǔ)碼     C 

14、; 移碼     D  反碼23.在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過(guò)_D_來(lái)實(shí)現(xiàn)。A  原碼運(yùn)算的二進(jìn)制減法器B  補(bǔ)碼運(yùn)算的二進(jìn)制減法器C  原碼運(yùn)算的十進(jìn)制加法器D  補(bǔ)碼運(yùn)算的二進(jìn)制加法器24.某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB，若按半字編址，它的尋址范圍是_C_。   A  4MB    B  2MB 

15、   C  2M    D  1M25.主存貯器和CPU之間增加cache的目的是_A_。A  解決CPU和主存之間的速度匹配問(wèn)題B  擴(kuò)大主存貯器容量C  擴(kuò)大CPU中通用寄存器的數(shù)量D  既擴(kuò)大主存貯器容量，又?jǐn)U大CPU中通用寄存器的數(shù)量26.單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)常需采用_C_。A  堆棧尋址方式   

16、 B  立即尋址方式    C  隱含尋址方式    D  間接尋址方式27.同步控制是_C_。A  只適用于CPU控制的方式B  只適用于外圍設(shè)備控制的方式C  由統(tǒng)一時(shí)序信號(hào)控制的方式D  所有指令執(zhí)行時(shí)間都相同的方式28.描述 PCI 總線中基本概念不正確的句子是_CD_。A. PCI 總線是一個(gè)與處理器無(wú)關(guān)的高速外圍總線

17、B. PCI總線的基本傳輸機(jī)制是猝發(fā)式傳送     C. PCI 設(shè)備一定是主設(shè)備D. 系統(tǒng)中只允許有一條PCI總線29.CRT的分辨率為1024×1024像素，像素的顏色數(shù)為256，則刷新存儲(chǔ)器的容量為_(kāi)B_。  A  512KB      B  1MB      C  256KB &#

18、160;    D  2MB  30為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的辦法是采用_B_。      A  通用寄存器    B  堆棧      C  存儲(chǔ)器      D  外存31. 現(xiàn)代計(jì)算機(jī)內(nèi)部

19、一般采用二進(jìn)制形式，我國(guó)歷史上的_即反映了二值邏輯的思想，它最早記載在_上，距今已有約_千年。DA. 八卦圖、論衡、二B. 算籌、周脾算經(jīng)、二C. 算籌、九章算術(shù)、一D.八卦圖、周易、三32. 8位定點(diǎn)字長(zhǎng)的字，采用2的補(bǔ)碼表示時(shí)，一個(gè)字所能表示的整數(shù)范圍是_A_。  A .128  +127   B. 127   +127  C.  129  +128  

20、 D.-128  +12833.下面浮點(diǎn)運(yùn)算器的描述中正確的句子是：_AC_。  A. 浮點(diǎn)運(yùn)算器可用階碼部件和尾數(shù)部件實(shí)現(xiàn)  B. 階碼部件可實(shí)現(xiàn)加、減、乘、除四種運(yùn)算  C. 階碼部件只進(jìn)行階碼相加、相減和比較操作  D. 尾數(shù)部件只進(jìn)行乘法和減法運(yùn)算34. 某計(jì)算機(jī)字長(zhǎng)16位，它的存貯容量是64KB，若按字編址，那么它的尋址范圍是_B_  A. 64K    B

21、. 32K  C. 64KB  D. 32 KB 35. 雙端口存儲(chǔ)器在_B_情況下會(huì)發(fā)生讀/寫沖突。  A. 左端口與右端口的地址碼不同  B. 左端口與右端口的地址碼相同  C. 左端口與右端口的數(shù)據(jù)碼不同  D. 左端口與右端口的數(shù)據(jù)碼相同36. 寄存器間接尋址方式中，操作數(shù)處在_B_。  A. 通用寄存器  &

22、#160; B. 主存單元  C. 程序計(jì)數(shù)器  D. 堆棧37. 微程序控制器中，機(jī)器指令與微指令的關(guān)系是_B_。  A. 每一條機(jī)器指令由一條微指令來(lái)執(zhí)行  B. 每一條機(jī)器指令由一段微指令編寫的微程序來(lái)解釋執(zhí)行  C. 每一條機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行  D. 一條微指令由若干條機(jī)器指令組成38. 描述 PCI 總線中基本概念正確的句子是_

23、AB_。  A. PCI 總線是一個(gè)與處理器無(wú)關(guān)的高速外圍總線  B. PCI總線的基本傳輸機(jī)制是猝發(fā)式傳送  C. PCI 設(shè)備一定是主設(shè)備  D. 系統(tǒng)中只允許有一條PCI總線39. 一張3.5寸軟盤的存儲(chǔ)容量為_(kāi)MB，每個(gè)扇區(qū)存儲(chǔ)的固定數(shù)據(jù)是_A_。  A.  1.44MB ，512B   B. 1MB，1024B  C 

24、.2MB， 256B  D .1.44MB，512KB40. 發(fā)生中斷請(qǐng)求的條件之一是_C_。  A. 一條指令執(zhí)行結(jié)束     B. 一次 I/O 操作結(jié)束  C. 機(jī)器內(nèi)部發(fā)生故障     D. 一次DMA 操作結(jié)束41對(duì)計(jì)算機(jī)的產(chǎn)生有重要影響的是：B_。      

25、0;A  牛頓、維納、圖靈        B  萊布尼茲、布爾、圖靈        C  巴貝奇、維納、麥克斯韋        D  萊布尼茲、布爾、克雷 42假定下列字符碼中有奇偶校驗(yàn)位，但沒(méi)有數(shù)據(jù)錯(cuò)誤，采用偶校校驗(yàn)的字符碼是_D_。   

26、;    A  11001011    B  11010110    C  11000001    D  1100100143按其數(shù)據(jù)流的傳遞過(guò)程和控制節(jié)拍來(lái)看，陣列乘法器可認(rèn)為是_B_。 A  全串行運(yùn)算的乘法器  B  全并行運(yùn)算的乘法器  C  

27、;串并行運(yùn)算的乘法器  D  并串型運(yùn)算的乘法器 44某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為16MB，若按雙字編址，它的尋址范圍是_B_。       A  16MB      B 2M     C  8MB     D  16M45雙端口存儲(chǔ)器在_B_情

28、況下會(huì)發(fā)生讀 / 寫沖突。       A  左端口與右端口的地址碼不同       B  左端口與右端口的地址碼相同       C  左端口與右端口的數(shù)據(jù)碼相同       D  左端口與右端口的數(shù)據(jù)碼不同46程序控

29、制類指令的功能是_D_。       A  進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算        B  進(jìn)行主存與CPU之間的數(shù)據(jù)傳送        C  進(jìn)行CPU和I / O設(shè)備之間的數(shù)據(jù)傳送        D 

30、 改變程序執(zhí)行順序 47由于CPU內(nèi)部的操作速度較快，而CPU訪問(wèn)一次主存所花的時(shí)間較長(zhǎng)，因此機(jī)器周期   通常用_A_來(lái)規(guī)定。 A  主存中讀取一個(gè)指令字的最短時(shí)間  B  主存中讀取一個(gè)數(shù)據(jù)字的最長(zhǎng)時(shí)間  C  主存中寫入一個(gè)數(shù)據(jù)字的平均時(shí)間  D  主存中讀取一個(gè)數(shù)據(jù)字的平均時(shí)間 48系統(tǒng)總線中控制線的功能是_A_。 A  提供主存、I /&

31、#160;O接口設(shè)備的控制信號(hào)響應(yīng)信號(hào)  B  提供數(shù)據(jù)信息  C  提供時(shí)序信號(hào)  D  提供主存、I / O接口設(shè)備的響應(yīng)信號(hào) 49具有自同步能力的記錄方式是_CD_。       A  NRZ0     B  NRZ1     C&#

32、160; PM     D  MFM50IEEE1394的高速特性適合于新型高速硬盤和多媒體數(shù)據(jù)傳送，它的數(shù)據(jù)傳輸率可以是    _ABC_。      A  100兆位 / 秒    B  200兆位 / 秒    C  400兆位

33、60;/ 秒    D  300兆位 / 秒51.完整的計(jì)算機(jī)應(yīng)包括_D_。       A  運(yùn)算器、存儲(chǔ)器、控制器 ；       B  外部設(shè)備和主機(jī) ；       C  主機(jī)和實(shí)用程序 ； 

34、      D  配套的硬件設(shè)備和軟件系統(tǒng) ；52.用64位字長(zhǎng)（其中1位符號(hào)位）表示定點(diǎn)整數(shù)時(shí)，所能表示的數(shù)值范圍是_D_。       A   0，264  1     B   0，263  1     C  

35、60;0，262  1     D   0，263 53.四片74181ALU和1片74182CLA器件相配合，具有如下進(jìn)位傳遞功能_B_。A  行波進(jìn)位  ；B  組內(nèi)先行進(jìn)位，組間先行進(jìn)位 ；C  組內(nèi)先行進(jìn)位，組間行波進(jìn)位 ；D  組內(nèi)行波進(jìn)位，組間先行進(jìn)位 ；54.某機(jī)字長(zhǎng)32位，存儲(chǔ)容量為 1MB，若按字編址，它的尋址范圍是_C_。A&#

36、160; 1M    B  512KB    C 256K    D  256KB55.某一RAM芯片，其容量為512×8位，包括電源和接地端，該芯片引出線的最小數(shù)目應(yīng)是_D_。A  23      B  25       C &

37、#160;50         D  1956堆棧尋址方式中，設(shè)A為通用寄存器，SP為堆棧指示器，MSP為SP指示器的棧頂單元，如果操作的動(dòng)作是：（A）MSP ，（SP）- 1 SP ，那么出棧的動(dòng)作應(yīng)是_B_。   A （MSP）A， （SP） + 1SP  ；   B （SP） + 1SP

38、60;，（MSP）A  ；   C （SP） - 1SP ，（MSP）A  ；   D （MSP）A ，（SP） - 1SP  ；57.指令周期是指_C_。   A  CPU從主存取出一條指令的時(shí)間 ；   B  CPU執(zhí)行一條指令的時(shí)間  ；  &

39、#160;C  CPU從主存取出一條指令加上CPU執(zhí)行這條指令的時(shí)間 ；   D  時(shí)鐘周期時(shí)間 ；58.在_A_的微型計(jì)算機(jī)系統(tǒng)中，外設(shè)可和主存貯器單元統(tǒng)一編址 ，因此可以不使用I /    O指令。   A  單總線     B  雙總線      C &

40、#160;三總線       D  多總線59在微型機(jī)系統(tǒng)中，外圍設(shè)備通過(guò)_A_與主板的系統(tǒng)總線相連接。   A  適配器      B  設(shè)備控制器      C  計(jì)數(shù)器       D  寄存器60CDR

41、OM光盤的標(biāo)準(zhǔn)播放時(shí)間為60分鐘。在計(jì)算模式1情況下，光盤的存儲(chǔ)容量為    _B_。   A  601MB      B  527MB      C  630MB      D  530MB 61.至今為止，計(jì)算機(jī)中的所有信息仍以二進(jìn)制方式表示的理由是_C_

42、。A節(jié)約元件；     B 運(yùn)算速度快；   C 物理器件的性能決定 ；  D 信息處理方便；62.用32位字長(zhǎng)（其中1位符號(hào)位）表示定點(diǎn)小數(shù)是，所能表示的數(shù)值范圍是_B_。A 0，1  2-32    B 0，1  2-31   C 0，1  2-30    

43、; D 0，163.已知X為整數(shù)，且X補(bǔ) = 10011011，則X的十進(jìn)制數(shù)值是_B_。A +155       B 101      C 155      D +10164.主存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備，它主要用來(lái)_C_。A 存放數(shù)據(jù)    B 存放程序 

44、;  C 存放數(shù)據(jù)和程序   D 存放微程序65.微型計(jì)算機(jī)系統(tǒng)中 ，操作系統(tǒng)保存在硬盤上，其主存儲(chǔ)器應(yīng)該采用_C_。A  RAM    B  ROM    C  RAM和ROM    D  *66.指令系統(tǒng)采用不同尋址方式的目的是_B_。A 實(shí)現(xiàn)存貯程序和程序控制；B 縮短指令長(zhǎng)度，擴(kuò)大尋址空間，

45、提高編程靈活性；。C 可直接訪問(wèn)外存；D 提供擴(kuò)展操作碼的可能并降低指令譯碼的難度；67.在CPU中跟蹤指令后繼地址的寄存器是_B_。A 主存地址寄存器   B 程序計(jì)數(shù)器   C 指令寄存器   D 狀態(tài)條件寄存器68系統(tǒng)總線地址的功能是_D_。A 選擇主存單元地址；B 選擇進(jìn)行信息傳輸?shù)脑O(shè)備；C 選擇外存地址；D 指定主存和I / O設(shè)備接口電路的地址；69.CRT的顏色數(shù)為256色

46、，則刷新存儲(chǔ)器每個(gè)單元的字長(zhǎng)是_C_。A 256位    B 16位    C 8位    D 7位70.采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要用一個(gè)_C_時(shí)間。    A.指令周期  B.機(jī)器周期  C.存儲(chǔ)周期  D.總線周期81某寄存器中的值有時(shí)是地址，因此只有計(jì)算機(jī)的_C_才能識(shí)別它。   A&

47、#160; 譯碼器      B  判斷程序      C  指令       D  時(shí)序信號(hào)82用16位字長(zhǎng)（其中1位符號(hào)位）表示定點(diǎn)整數(shù)時(shí)，所能表示的數(shù)值范圍是_D_。   A   0，216  1    B

48、0;  0，215  1     C   0，214  1    D  0，215 83在定點(diǎn)運(yùn)算器中，無(wú)論采用雙符號(hào)位還是單符號(hào)位，必須有_，它一般用_來(lái)    實(shí)現(xiàn)。C   A  譯碼電路， 與非門  ；   B  

49、編碼電路， 或非門  ；   C  溢出判斷電路 ，異或門  ；   D  移位電路， 與或非門  ；84某SRAM芯片，其容量為512×8位，包括電源端和接地端，該芯片引出線的最小數(shù)目   應(yīng)為_(kāi)D_。   A  23      B  2

50、5      C  50      D  1985以下四種類型的半導(dǎo)體存儲(chǔ)器中，以傳輸同樣多的字為比較條件，則讀出數(shù)據(jù)傳輸率最   高的是_C_。   A  DRAM      B  SRAM      C &

51、#160;閃速存儲(chǔ)器      D  EPROM86指令的尋址方式有順序和跳躍兩種方式，采用跳躍尋址方式，可以實(shí)現(xiàn)_D_。   A  堆棧尋址   ；   B  程序的條件轉(zhuǎn)移  ；   C  程序的無(wú)條件轉(zhuǎn)移  ；   D  程序的條件轉(zhuǎn)移或無(wú)條件

52、轉(zhuǎn)移  ；87異步控制常用于_A_作為其主要控制方式。   A  在單總線結(jié)構(gòu)計(jì)算機(jī)中訪問(wèn)主存與外圍設(shè)備時(shí) ；   B  微型機(jī)的CPU中  ；   C  硬布線控制器中  ；   D  微程序控制器中  ；88多總線結(jié)構(gòu)的計(jì)算機(jī)系統(tǒng)，采用_A_方法，對(duì)提高系統(tǒng)的吞吐率最有效。  

53、0;A  多端口存貯器  ；   B  提高主存的速度  ；   C  交叉編址多模塊存貯器  ；   D  高速緩沖存貯器  ；89磁盤驅(qū)動(dòng)器向盤片磁層記錄數(shù)據(jù)時(shí)采用_B_方式寫入。   A  并行     B  串行 

54、;     C  并行串行       D  串行并行90IEEE1394所以能實(shí)現(xiàn)數(shù)據(jù)傳送的實(shí)時(shí)性，是因?yàn)開(kāi)C_。   A  除異步傳送外，還提供等步傳送方式 ；   B  提高了時(shí)鐘頻率  ；   C  除優(yōu)先權(quán)仲裁外，還提供均等仲裁，緊急仲裁兩種總線仲裁

55、方式 ；91.八位微型計(jì)算機(jī)中乘除法大多數(shù)用_A_實(shí)現(xiàn)。A  軟件    B  硬件     C  固件     D  專用片子92.在機(jī)器數(shù)_B_中，零的表示是唯一的。   A  原碼     B  補(bǔ)碼   

56、0; C  移碼     D  反碼93.某SRAM芯片，其容量為512×8位，除電源和接地端外，該芯片引出線的最小數(shù)目應(yīng)是_D_。A  23     B  25     C  50     D  1994.某機(jī)字長(zhǎng)32位，存儲(chǔ)容量64MB，若按字編址，它的尋

57、址范圍是_C_。A  8M    B  16MB    C  16MB    D 8MB95.采用虛擬存貯器的主要目的是_B_。A  提高主存貯器的存取速度 ；B  擴(kuò)大主存貯器的存貯空間，并能進(jìn)行自動(dòng)管理和調(diào)度 ；C  提高外存貯器的存取速度 ；D  擴(kuò)大外存貯器的存貯空間 ；96.算術(shù)

58、右移指令執(zhí)行的操作是_B_。A  符號(hào)位填0，并順次右移1位，最低位移至進(jìn)位標(biāo)志位 ；B  符號(hào)位不變，并順次右移1位，最低位移至進(jìn)位標(biāo)志位 ；C  進(jìn)位標(biāo)志位移至符號(hào)位，順次右移1位，最低位移至進(jìn)位標(biāo)志位 ；D  符號(hào)位填1，并順次右移1位，最低位移至進(jìn)位標(biāo)志位 ；97.微程序控制器中，機(jī)器指令與微指令的關(guān)系是_B_。A  每一條機(jī)器指令由一條微指令來(lái)執(zhí)行 ；B  每一條機(jī)器指令由一段用微指令編成的微程序來(lái)解釋執(zhí)行 

59、;；C  一段機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行 ；D  一條微指令由若干條機(jī)器指令組成 ；98.同步傳輸之所以比異步傳輸具有較高的傳輸頻率是因?yàn)橥絺鬏擝D_。A  不需要應(yīng)答信號(hào) ；B  總線長(zhǎng)度較短 ；C  用一個(gè)公共時(shí)鐘信號(hào)進(jìn)行同步 ；D  各部件存取時(shí)間較為接近 ；99.美國(guó)視頻電子標(biāo)準(zhǔn)協(xié)會(huì)定義了一個(gè)VGA擴(kuò)展集，將顯示方式標(biāo)準(zhǔn)化，這稱為著名的_B_顯示模式。A  AVGA 

60、;    B  SVGA      C  VESA       EGA100.CPU響應(yīng)中斷時(shí)，進(jìn)入“中斷周期”，采用硬件方法保護(hù)并更新程序計(jì)數(shù)器PC內(nèi)容，而不是由軟件完成，主要是為了_A_。A  能進(jìn)入中斷處理程序，并能正確返回源程序 ；B  節(jié)省主存空間 ；C  提高處理機(jī)速度 ；D 

61、 易于編制中斷處理程序 ；101.我國(guó)在_年研制成功了第一臺(tái)電子數(shù)字計(jì)算機(jī)，第一臺(tái)晶體管數(shù)字計(jì)算機(jī)于_年完成。DA  1946， 1958   B  1950， 1968    C  1958，1961     D  1959， 1965102.定點(diǎn)16位字長(zhǎng)的字，采用2的補(bǔ)碼形式表示時(shí)，一個(gè)字所能表示的整數(shù)范圍_A_。A  -

62、 215  +（215  1）    B  -（215  1） +（215  1）C  -（215 + 1） +215      D  -215  +215103.定點(diǎn)計(jì)算機(jī)用來(lái)進(jìn)行_B_。A 十進(jìn)制數(shù)加法運(yùn)算 ；   B 定點(diǎn)數(shù)

63、運(yùn)算  ；  C 浮點(diǎn)數(shù)運(yùn)算  ； D 既進(jìn)行定點(diǎn)數(shù)運(yùn)算也進(jìn)行浮點(diǎn)數(shù)運(yùn)算；104.某DRAM芯片，其存儲(chǔ)容量為512K×8位，該芯片的地址線和數(shù)據(jù)線數(shù)目為_(kāi)D_。A  8， 512    B  512， 8    C  18， 8    D  19， 8105

64、.雙端口存儲(chǔ)器所以能高速進(jìn)行讀 / 寫，是因?yàn)椴捎胈B_。A 高速芯片   B 兩套相互獨(dú)立的讀寫電路    C 流水技術(shù)   D 新型器件106.二地址指令中，操作數(shù)的物理位置可安排在_B_。A  棧頂和次棧頂  B 兩個(gè)主存單元  C 一個(gè)主存單元和一個(gè)寄存器   D 兩個(gè)寄存器107.描述流水CPU基本概念不正確

65、的句子是_ABC_。   A.流水CPU是以空間并行性為原理構(gòu)造的處理器   B.流水CPU一定是RISC機(jī)器   C.流水CPU一定是多媒體CPU   D.流水CPU是一種非常經(jīng)濟(jì)而實(shí)用的時(shí)間并行技術(shù)108.描述Future bus+總線中基本概念不正確的句子是_AC_。A  Future bus+ 總線是一個(gè)高性能的同步總線標(biāo)準(zhǔn) ；B  基本上是一個(gè)異步數(shù)據(jù)定時(shí)協(xié)議 ；C 

66、 它是一個(gè)與結(jié)構(gòu)、處理器、技術(shù)有關(guān)的開(kāi)發(fā)標(biāo)準(zhǔn) ；D  數(shù)據(jù)線的規(guī)模在32位、64位、128位、256位中動(dòng)態(tài)可變 ；109.CDROM光盤是_型光盤，可用做計(jì)算機(jī)的_存儲(chǔ)器和數(shù)字化多媒體設(shè)備。B   A  重寫， 內(nèi)    B  只讀， 外    C  一次， 外    D  多次，

67、60;內(nèi)110在單級(jí)中斷系統(tǒng)中，CPU一旦響應(yīng)中斷，則立即關(guān)閉_C_標(biāo)志，以防本次中斷服     務(wù)結(jié)束前同級(jí)的其他中斷源產(chǎn)生另一次中斷進(jìn)行干擾。   A  中斷允許    B  中斷請(qǐng)求    C  中斷屏蔽    D 中斷保護(hù)111目前大多數(shù)集成電路生產(chǎn)中，所采用的基本材料為_(kāi)A_。A.單晶硅  

68、0; B.非晶硅    C.銻化鉬    D.硫化鎘112用16位字長(zhǎng)（其中一位符號(hào)位）表示定點(diǎn)小數(shù)時(shí)，所能表示的數(shù)值范圍是_C_。A.0N1-2-（16+1）   B.0N1-2-16    C.0N1-2-（16-1）   D.0N1113.運(yùn)算器雖有許多部件組成，但核心部件是_B_。A.數(shù)據(jù)總線    B.算術(shù)邏輯運(yùn)算單元   &#

69、160;C.多路開(kāi)關(guān)     D.累加寄存器114.某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB，若按字編址，它的尋址范圍是_A_。A. 1M    B. 4MB   C. 4M     D. 1MB115.常用的虛擬存貯系統(tǒng)由_A_兩級(jí)存貯器組成，其中輔存是大容量的磁表面存貯器。A.主存-輔存     B.快存-主存  &

70、#160;  C.快存-輔存     D.通用寄存器-主存116.單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)以外，另一個(gè)數(shù)常需采用_C_。A.堆棧尋址方式    B.立即尋址方式     C.隱含尋址方式    D.間接尋址方式117.為確定下一條微指令的地址，通常采用斷定方式，其基本思想是_C_。A.用程序計(jì)數(shù)器PC來(lái)產(chǎn)生后繼微指令地址B.用微程序計(jì)數(shù)器PC來(lái)產(chǎn)生后繼微指令地

71、址C.通過(guò)微指令順序控制字段由設(shè)計(jì)者指定或由設(shè)計(jì)者指定的判別字段控制產(chǎn)生后繼微指令地址D.通過(guò)指令中指定一個(gè)專門字段來(lái)控制產(chǎn)生后繼微指令地址118.描述PCI總線中基本概念不正確的句子是_C_D_。A.PCI總線是一個(gè)與處理器無(wú)關(guān)的高速外圍總線B.PCI總線的基本傳輸機(jī)制是猝發(fā)式傳送C.PCI設(shè)備一定是主設(shè)備D.系統(tǒng)中只允許有一條PCI總線119.為了使設(shè)備相對(duì)獨(dú)立，磁盤控制器的功能全部轉(zhuǎn)移到設(shè)備中，主機(jī)與設(shè)備間采用_A_接口。A.SCSI   B.專用   C.ESDI    D.RISC12

72、0.I/O標(biāo)準(zhǔn)接口SCSI中，一塊主適配器可以連接_B_臺(tái)具有SCSI接口的設(shè)備。A.6   B.7-15    C.8    D.10121.沒(méi)有外存貯器的計(jì)算機(jī)監(jiān)控程序可以存放在_B_。    A  RAM  B  ROM  C  RAM 和 ROM   D  CPU122如

73、果浮點(diǎn)數(shù)尾數(shù)用補(bǔ)碼表示，則判斷下列哪一項(xiàng)的運(yùn)算結(jié)果是規(guī)格化數(shù)_C_。     A  1.11000  B 0.01110  C 1.00010    D0.01010123.在定點(diǎn)二進(jìn)制運(yùn)算其中，減法運(yùn)算一般通過(guò)_D_來(lái)實(shí)現(xiàn)     A 原碼運(yùn)算的二進(jìn)制減法器     B 補(bǔ)碼運(yùn)算的二進(jìn)制減法器 &

74、#160;    C 補(bǔ)碼運(yùn)算的十進(jìn)制加法器     D 補(bǔ)碼運(yùn)算的二進(jìn)制加法器124.某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為 4 MB，若按半字編址，它的尋址范圍是_C_。     A  04MB  B 02MB  C  02M  D 01MB125.在虛擬存貯器中，當(dāng)程序正在執(zhí)行時(shí)，由_D_完成地址映

75、射。     A 程序員    B 編譯器    C  裝入程序  D 操作系統(tǒng)126.指令系統(tǒng)中采用不同尋址方式的目的主要是_B_。  A 實(shí)現(xiàn)存貯程序和程序控制     B 縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性   C 可以直接訪問(wèn)外存  

76、         D 提供擴(kuò)展操作碼的可能并降低指令譯碼難度127.同步控制是_C_。     A只適用于CPU控制的方式     B 只適用于外圍設(shè)備控制的方式     C 由統(tǒng)一時(shí)序信號(hào)控制的方式    D 所有指令執(zhí)行時(shí)間都相同的方式128.以下描述中基本概念不正確的句子是

77、_D_。     A  PCI 總線不是層次總線          B  PCI 總線采用異步時(shí)序協(xié)議和分布仲裁策略     C  FUTURE BUS+ 總線能支持64位地址       D  FUTURE&

78、#160;BUS+ 總線適合于高成本的較大規(guī)模計(jì)算機(jī)系統(tǒng) 129.用于筆記本電腦的外存儲(chǔ)器一般是_C_。      A 軟磁盤     B 硬磁盤    C 固態(tài)盤    D  光盤 130.周期挪用方式常用于_A_方式的輸入/輸出中 。     A DMA&

79、#160;      B 中斷      C 程序傳送  D 通道 131.計(jì)算機(jī)硬件能直接執(zhí)行的只有_B_。    A.符號(hào)語(yǔ)言     B  機(jī)器語(yǔ)言     C  匯編語(yǔ)言     &

80、#160;D 機(jī)器語(yǔ)言和匯編語(yǔ)言132.假定下列字符碼中有奇偶校驗(yàn)位，但沒(méi)有數(shù)據(jù)錯(cuò)誤，采用偶校驗(yàn)的字符碼是_D_。     A.11001011     B.11010110     C.11000001     D.1100100133.運(yùn)算器的主要功能是進(jìn)行_C_。     A.邏輯運(yùn)算    

81、 B.算術(shù)運(yùn)算    C.邏輯運(yùn)算與算術(shù)運(yùn)算    D.初等函數(shù)的運(yùn)算134.某計(jì)算機(jī)字長(zhǎng)16位，它的存貯容量是64K，若按字編址，那么它的尋址范圍是_B_。     A.64K     B.32K    C.64KB    D.32KB135.主存貯器和CPU之間增加cache的目的是_A_。   

82、;  A.解決CPU和主存之間的速度匹配問(wèn)題     B.擴(kuò)大主存貯器的容量     C.擴(kuò)大CPU中通用寄存器的數(shù)量           D.擴(kuò)大外存的容量136.用于對(duì)某個(gè)寄存器中操作數(shù)的尋址方式稱為_(kāi)C_尋址。     A.直接    B.間接  

83、60;C.寄存器直接    D.寄存器間接137.異步控制常用于_A_作為其主要控制方式。     A.在單總線結(jié)構(gòu)計(jì)算機(jī)中訪問(wèn)主存與外圍設(shè)備時(shí)     B.微型機(jī)的CPU中     C硬布線控制器中     D.微程序控制器中137.系統(tǒng)總線中地址線的功能是_D_。     A.選擇主存單元地址 

84、    B.選擇進(jìn)行信息傳輸?shù)脑O(shè)備     C.選擇外存地址        D.指定主存和I/O設(shè)備接口電路的地址139.在微型機(jī)系統(tǒng)中，外圍設(shè)備通過(guò)_A_與主板的系統(tǒng)總線相連接。     A.適配器    B.設(shè)備控制器    C.計(jì)數(shù)器    D.寄存器1

85、40.發(fā)生中斷請(qǐng)求的條件是_BCD_。     A.一條指令執(zhí)行結(jié)束    B.一次I/O操作結(jié)束     C.機(jī)器內(nèi)部發(fā)生故障    D.一次DMA操作結(jié)束141 某寄存器中的值有時(shí)是地址，因此只有計(jì)算機(jī)的_C_才能識(shí)別它。     A.譯碼器    B.判別程序    

86、60;C.指令     D.時(shí)序信號(hào)142 若X補(bǔ)=11010011，則X的十進(jìn)制數(shù)真值是_C_。     A.71    B.48     C.65     D.63143 按其數(shù)據(jù)流的傳送過(guò)程和控制節(jié)拍來(lái)看，陳列乘法器可認(rèn)為是_B_。     A.全串行運(yùn)算的乘法器 

87、0;   B.全并行運(yùn)算的乘法器     C.串-并行運(yùn)算的乘法器    D.并-串行運(yùn)算的乘法器144 存貯單元是指_B_。     A.存放一個(gè)二進(jìn)制信息位的存貯元     B.存放一個(gè)機(jī)器字的所有存貯元集合     C.存放一個(gè)字節(jié)的所有存貯元集合     D.存

88、放兩個(gè)字節(jié)的所有存貯元集合145 相聯(lián)存貯器是按_C_進(jìn)行尋址的存貯器。    A.地址指定方式    B.堆棧存取方式    C.內(nèi)容指定方式    D.地址指定與堆棧146 寄存器間接尋址方式中，操作數(shù)處在_C_。     A.通用寄存器    B.主存單元    C.程序計(jì)數(shù)器

89、60;    D.堆棧147 下面描述的RISC機(jī)器基本概念中不正確的句子是_ACD_。    A.RISC機(jī)器不一定是流水CPU    B.RISC機(jī)器一定是流水CPU    C.RISC機(jī)器有復(fù)雜的指令系統(tǒng)    D.CPU配置很少的通用寄存器148 描述當(dāng)代流行總線結(jié)構(gòu)中基本概念不正確的句子是_AC_。    A.當(dāng)代流行總線的結(jié)構(gòu)

90、不是標(biāo)準(zhǔn)總線    B.當(dāng)代總線結(jié)構(gòu)中，CPU和它私有的cache一起作為一個(gè)模塊與總線相連    C.系統(tǒng)中只允許有一個(gè)這樣的CPU模塊149 CRT的分辨率為1024×1024像素，像素的顏色數(shù)為256，則刷新存儲(chǔ)器的容量是_B_。    A.512KB    B.1MB    C.256KB    D.2MB150 一臺(tái)計(jì)

91、算機(jī)對(duì)n個(gè)數(shù)據(jù)源進(jìn)行分時(shí)采集，送入主存，然后分時(shí)處理。采集數(shù)據(jù)時(shí)，最好的方案是使用_D_。    A.堆棧緩沖區(qū)   B.一個(gè)指針的緩沖區(qū)    C.兩個(gè)指針的單緩沖區(qū)     D.n個(gè)指針的n個(gè)緩沖區(qū)151 下列數(shù)中最大的數(shù)為_(kāi)B_。A.（10010101）2     B.（227）8C.（96）8      

92、60;    D.（143）5152 設(shè) 32位浮點(diǎn)數(shù)中，符號(hào)位為1位，階碼為8位，尾數(shù)位為23位，則它所能表示的最大規(guī)格化正數(shù)為_(kāi)B_。A+（2  2-23）×2+127         B1+（1  2-23）×2+127   C+（2  223）×2+255     

93、60;    D2+127 -223153 四片74181ALU和一片74182CLA器件相配合，具有如下進(jìn)位傳送功能_B_。A.行波進(jìn)位          B.組內(nèi)先行進(jìn)位，組間先行進(jìn)位C.組內(nèi)先行進(jìn)位，組間行波進(jìn)位       D.組內(nèi)行波進(jìn)位，組間先行進(jìn)位154 某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為8MB，若按字編址，它的尋址范圍是_D_。A. 

94、1M     B. 4MB     C.4M     D. 2MB155 以下四種類型的半導(dǎo)體存儲(chǔ)器中，以傳輸同樣多的字為比較條件，則讀出數(shù)據(jù)傳輸率最高的是_C_。A.DRAM    B.SRAM     C.閃速存儲(chǔ)器    D.EPROM156 位操作類指令的功能是_C_。A

95、.對(duì)CPU內(nèi)部通用寄存器或主存某一單元任一位進(jìn)行狀態(tài)檢測(cè)（0或1）B.對(duì)CPU內(nèi)部通用寄存器或主存某一單元任一位進(jìn)行狀態(tài)強(qiáng)置（0或1）C.對(duì)CPU內(nèi)部通用寄存器或主存某一單元任一位進(jìn)行狀態(tài)檢測(cè)或強(qiáng)置D.進(jìn)行移位操作157 操作控制器的功能是_D_。A.產(chǎn)生時(shí)序信號(hào)    B.從主存取出一條指令    C.完成指令操作的譯碼D.從主存取出指令，完成指令操作碼譯碼，并產(chǎn)生有關(guān)的操作控制信號(hào)，以解釋執(zhí)行該指令158 采用串行接口進(jìn)行七位ASC碼傳送，帶有一位奇偶校驗(yàn)位為1位起始位和1位停止位，當(dāng)波特率

96、為9600波特時(shí)，字符傳送速率為_(kāi)A_。A.960    B.873    C.1371   D.480159 3.5英寸軟盤記錄方式采用_C_。A.單面雙密度     B.雙面雙密度C.雙面高密度     D.雙面單密度160通道對(duì)CPU的請(qǐng)求形式是_B_。    A.自陷    B.中斷

97、0;    C.通道命令     D.跳轉(zhuǎn)指令161. 2000年超級(jí)計(jì)算機(jī)最高運(yùn)算速度達(dá)到_B_次。     A. 100億次   B. 1000億次    C. 5000億次     D. 10000億次162.某機(jī)字長(zhǎng)32位，其中1位符號(hào)位，31位表示尾數(shù)。若用定點(diǎn)整數(shù)表示，則最大正

98、整數(shù)是_A_。      A.+（231-1）    B.+（230-1）   C.+231     D.+232163.在定點(diǎn)運(yùn)算器中，無(wú)論采用雙符號(hào)位還是單符號(hào)位，必須有_，它一般用_來(lái)實(shí)現(xiàn)。C      A.譯碼電路   與非門      B.編碼電路 

99、  或非門      C.溢出判斷電路   異或門  D.移位電路   與或非門164.交叉存貯器實(shí)質(zhì)上是一種_存貯器，它能_執(zhí)行_獨(dú)立的讀寫操作。A      A.模塊式   并行   多個(gè)       B.模塊式   

100、;串行   多個(gè)      C.整體式   并行   一個(gè)       D.整體式   串行   多個(gè)165雙端口存儲(chǔ)器所以能高速進(jìn)行讀寫，是因?yàn)椴捎胈。B      A.高速芯片      B.兩套

101、相互獨(dú)立的讀寫電路      C.流水技術(shù)      D.新型器件166堆棧尋址方式中，設(shè)A為通用寄存器，SP為堆棧指示器，MSP為SP指示器的棧頂單元，如果進(jìn)棧操作是：（A）MSP，（SP）-1SP，那么出棧操作的動(dòng)作應(yīng)為_(kāi)B_。      A.（MSP）A，（SP）+1SP      B.（SP）+1SP，（MSP）A   

102、   C.（SP）-1SP，（MSP）A       D.（MSP）A，（SP）-1SP167描述流水CPU基本概念不正確的句子是_ABC_。      A.流水CPU是以空間并行性為原理構(gòu)造的處理器      B.流水CPU一定是RISC機(jī)器      C.流水CPU一定是多媒體CPU  

103、0;   D.流水CPU是一種非常經(jīng)濟(jì)而實(shí)用的時(shí)間并行技術(shù)168多總線結(jié)構(gòu)的計(jì)算機(jī)系統(tǒng)，采用_C_方法，對(duì)提高系統(tǒng)的吞吐能力最有效。      A.多端口存貯器      B.提高主存的速度      C.交叉編址多模存貯器      D.高速緩沖存貯器169 帶有處理器的設(shè)備一般稱為_(kāi)A_設(shè)備。  

104、;    A.智能化    B.交互式     C.遠(yuǎn)程通信      D.過(guò)程控制170通道程序是由_B_組成。      A.I/O指令    B.通道指令（通道控制字）     C.通道狀態(tài)字171. 50年代，為了發(fā)揮_的效率，提出了_技術(shù)，

105、從而發(fā)展了操作系統(tǒng)，通過(guò)它對(duì)_進(jìn)行管理和調(diào)度。CA.計(jì)算機(jī)  操作系統(tǒng)  計(jì)算機(jī)B.計(jì)算  并行  算法C.硬件設(shè)備  多道程序  硬軟資源D.硬件設(shè)備  晶體管  計(jì)算機(jī)172. 下列表達(dá)式中正確的運(yùn)算結(jié)果為_(kāi)B_。A.（10101）2×（2）10=（20202）2B.（10101）3×（2）10=（20202）3C.（10101）3×（3）10=（30303）3D.（101010）3-（202

106、02）3=（11011）3173. 算術(shù)/邏輯運(yùn)算單元74181ALU可完成_C_。A.16種算術(shù)運(yùn)算功能     B.16種邏輯運(yùn)算功能C.16種算術(shù)運(yùn)算功能和16種邏輯運(yùn)算功能    D. 4位乘法運(yùn)算和除法運(yùn)算功能174. 某計(jì)算機(jī)字長(zhǎng)為32位，其存儲(chǔ)容量為16M×32位，它的地址線和數(shù)據(jù)線的總和是_D_。A.16     B. 32   C. 64 

107、    D.  56175. 采用虛擬存貯器的主要目的是_B_。A. 提高主存貯器的存取速度B. 擴(kuò)大主存貯器的存貯空間，并能進(jìn)行自動(dòng)管理和調(diào)度   C. 提高外存貯器的存取速度      D. 擴(kuò)大外存貯器的存貯空間176.程序控制類指令的功能是_B_。A.進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算      B.進(jìn)行主存與CPU之間的數(shù)據(jù)傳送C.進(jìn)行CPU