《EDA技術(shù)》教材改革的研究_第1頁
《EDA技術(shù)》教材改革的研究_第2頁
《EDA技術(shù)》教材改革的研究_第3頁
《EDA技術(shù)》教材改革的研究_第4頁
免費(fèi)預(yù)覽已結(jié)束,剩余1頁可下載查看

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、    eda技術(shù)教材改革的研究    徐金龍摘要:分析了eda技術(shù)教材的現(xiàn)狀,總結(jié)了現(xiàn)有的eda技術(shù)教材存在一些問題,針對(duì)這些問題,提出了一種教材改革方案,對(duì)教材的結(jié)構(gòu)和內(nèi)容進(jìn)行了改革。在教材結(jié)構(gòu)上,提出了一種層次模型,分為初級(jí)篇、中級(jí)篇和高級(jí)篇,這種層次結(jié)構(gòu)可以引導(dǎo)學(xué)生快速入門,節(jié)省時(shí)間,提高教學(xué)質(zhì)量和學(xué)習(xí)效率。在教材內(nèi)容上嚴(yán)謹(jǐn)、精簡、典型實(shí)用、新近,編程語言更全面,讓學(xué)生使用新近的工具和方法完成電子系統(tǒng)的設(shè)計(jì)。關(guān)鍵詞:eda技術(shù);教材改革;層次模型;典型實(shí)用:g642.3 文獻(xiàn)識(shí)別碼:a :1674-9324(2017)49-0121-02一、ed

2、a技術(shù)教材改革的必要性全國各高等院校正在為如何培養(yǎng)優(yōu)秀的電子類人才進(jìn)行深入細(xì)致的研究,專業(yè)課程教材建設(shè)是重點(diǎn)研究方向之一1。就目前電子類人才培養(yǎng)專業(yè)課程教材建設(shè)的現(xiàn)狀來看,這方面的教材也很多,很多高校的幾乎都有自己老師編寫的教材,但都存在一些問題,主要表現(xiàn)如下。1.部分知識(shí)相對(duì)滯后,與現(xiàn)有的eda技術(shù)有一定的差距,主要是開發(fā)軟件,這是一個(gè)普遍現(xiàn)象。因?yàn)楝F(xiàn)代電子技術(shù)的發(fā)展很快,特別是開發(fā)軟件,不同版本的開發(fā)軟件,使用有差異。開發(fā)軟件不一樣,設(shè)計(jì)的方法也會(huì)有所不同。2.編程語言單一。eda技術(shù)主要的編程語言有vhdl和verilog,這兩種語言都被列為ieee工業(yè)標(biāo)準(zhǔn)硬件描述語言,他們承擔(dān)了幾乎全

3、部的數(shù)字系統(tǒng)設(shè)計(jì)任務(wù),但很多教材都只寫了一種語言。相對(duì)來說,寫vhdl的教材要多一些,兩種語言都寫的教材很少。3.對(duì)設(shè)計(jì)實(shí)例講解不是很仔細(xì),沒有體現(xiàn)設(shè)計(jì)過程。很多書都是直接把設(shè)計(jì)程序和仿真波形給出來,而對(duì)設(shè)計(jì)實(shí)例的分析和方法講得太少,即使學(xué)生看懂了程序和仿真波形,換一個(gè)設(shè)計(jì)項(xiàng)目,就不會(huì)做了。4.部分教材結(jié)構(gòu)安排不是很合理。不符合人認(rèn)識(shí)事物的認(rèn)知規(guī)律。學(xué)生學(xué)習(xí)起來不容易理解,學(xué)習(xí)難度增大,學(xué)習(xí)的效率自然會(huì)降低。因此,eda技術(shù)教材必須進(jìn)行改革。二、eda技術(shù)教材改革的目標(biāo)eda技術(shù)教材改革的目標(biāo)是便于學(xué)生學(xué)習(xí),提高學(xué)習(xí)效率和實(shí)踐能力。主要體現(xiàn)在教材內(nèi)容和結(jié)構(gòu)上,教材內(nèi)容要求嚴(yán)謹(jǐn)精簡、典型實(shí)用;教

4、材結(jié)構(gòu)上,要求符合人學(xué)習(xí)知識(shí)的接受過程,從簡單到復(fù)雜,符合邏輯。分為三個(gè)層次,初級(jí)、中級(jí)和高級(jí),能夠引導(dǎo)學(xué)生自主學(xué)習(xí),可使不懂學(xué)習(xí)方法的學(xué)生和不愛聽課的學(xué)生也能自主學(xué)習(xí),節(jié)省時(shí)間和精力,讓學(xué)生變得輕松,從而對(duì)這門課程感興趣,達(dá)到快速入門的目的。也提供進(jìn)階的學(xué)習(xí)內(nèi)容,適合于各層次的學(xué)生。這樣的教材結(jié)構(gòu)既能使學(xué)生完成學(xué)分,有能有更多的時(shí)間去參加實(shí)踐和提高,如參加全國大學(xué)生電子競賽、大學(xué)生創(chuàng)新項(xiàng)目、當(dāng)老師的科研助手、考研等。三、eda技術(shù)教材改革方案現(xiàn)有的eda技術(shù)教材版本很多2-5,基礎(chǔ)內(nèi)容差不多,盡管有一些層次結(jié)構(gòu)的輪廓,但不清晰,有不少內(nèi)容要重新調(diào)整才能形成明確的層次結(jié)構(gòu)。在層次結(jié)構(gòu)上的改革,

5、希望能達(dá)到引導(dǎo)學(xué)生快速入門、提高教學(xué)質(zhì)量和效率、節(jié)省時(shí)間的目的,具體方案如下。(一)初級(jí)篇1.第一章:緒論。本章主要講述eda技術(shù)的相關(guān)基礎(chǔ)知識(shí),簡單介紹eda技術(shù)。只要求學(xué)生了解的內(nèi)容,簡單介紹即可,不能講深講多。要求學(xué)生掌握的內(nèi)容,要詳細(xì)講。主要包括eda技術(shù)、eda技術(shù)的主要構(gòu)成要素、設(shè)計(jì)流程、學(xué)習(xí)工具、學(xué)習(xí)方法。2.第二章:quartus ii入門。要求使用該軟件完成一個(gè)簡單設(shè)計(jì),掌握設(shè)計(jì)流程。要求軟件版本是新近的,10.0以后的版本。3.第三章:vhdl語言。(1)vhdl基礎(chǔ)語法,包括vhdl程序的基本結(jié)構(gòu),常用概念如數(shù)據(jù)對(duì)象、數(shù)據(jù)類型、庫、程序包、順序語句和并行語句等。常用的語句

6、,如賦值語句、if語句、case語句、process語句、元件例化語句等,講深講透,包括語句的功能和使用方法,要求完全掌握這些常用的語句。注意語句的差別,如if語句和case語句的區(qū)別,if語句和process語句功能剖析、順序語句和并行語句內(nèi)涵,信號(hào)和變量的區(qū)別等。(2)簡單組合邏輯電路和時(shí)序邏輯電路的設(shè)計(jì)。如編碼器、譯碼器、多路選擇器、加法器、鎖存器、d觸發(fā)器、計(jì)數(shù)器和移位寄存器等。4.第四章:verilog hdl語言。講授方法與vhdl語言一樣,先講語法基礎(chǔ),然后講簡單邏輯電路的設(shè)計(jì)。(二)中級(jí)篇1.第五章:宏功能模塊及ip核應(yīng)用。要求掌握lpm模塊的使用。2.第六章:狀態(tài)機(jī)的設(shè)計(jì)。要

7、求能用狀態(tài)機(jī)完成簡單電路的設(shè)計(jì)。3.第七章:vhdl設(shè)計(jì)進(jìn)階。要求掌握常見應(yīng)用的設(shè)計(jì)方法,如設(shè)計(jì)分頻器、復(fù)雜計(jì)數(shù)器、數(shù)碼管動(dòng)態(tài)顯示、雙向端口設(shè)計(jì)、串并轉(zhuǎn)換和并串轉(zhuǎn)換等。(三)高級(jí)篇1.第八章:綜述??梢员容^詳細(xì)地講述eda技術(shù)的概念、歷史和發(fā)展趨勢(shì)、技術(shù)前沿、器件內(nèi)部結(jié)構(gòu)、jtag測(cè)試規(guī)范、asic設(shè)計(jì)流程、自頂向下的設(shè)計(jì)方法、sopc設(shè)計(jì)介紹等內(nèi)容。2.第九章:vhdl系統(tǒng)設(shè)計(jì)。講述在大規(guī)模復(fù)雜系統(tǒng)設(shè)計(jì)中的思路和方法、系統(tǒng)設(shè)計(jì)和系統(tǒng)仿真、第三方eda軟件的使用等。3.第十章:eda技術(shù)實(shí)踐。講述常見設(shè)計(jì)的高級(jí)技巧和應(yīng)用,如流水線操作、ip核應(yīng)用、嵌入式資源的應(yīng)用、與單片機(jī)的接口等,可以面向電

8、子競賽,多舉實(shí)例。四、結(jié)束語本文對(duì)eda技術(shù)教材的結(jié)構(gòu)和內(nèi)容進(jìn)行了改革。在結(jié)構(gòu)上,提出三層式結(jié)構(gòu)層次模型,更符合學(xué)生學(xué)習(xí)知識(shí)的接受過程,這種層次結(jié)構(gòu)可以引導(dǎo)學(xué)生快速入門,節(jié)省時(shí)間,提高教學(xué)質(zhì)量和學(xué)習(xí)效率。在內(nèi)容上,教材內(nèi)容更新和實(shí)用,讓學(xué)生接受一些新近的開發(fā)工具,使學(xué)生可以完成一些簡單的電子系統(tǒng)的設(shè)計(jì)。編程語言更全面,把兩種vhdl和verilog語言都介紹,學(xué)生可以根據(jù)自己的情況,選擇自己喜歡的語言學(xué)習(xí),有助于提高學(xué)習(xí)興趣和學(xué)習(xí)效率。通過本教材的學(xué)習(xí),使學(xué)生掌握eda技術(shù)在數(shù)字系統(tǒng)設(shè)計(jì)中的應(yīng)用,能使用新近的工具和方法完成電子系統(tǒng)的設(shè)計(jì)。培養(yǎng)學(xué)生綜合應(yīng)用、系統(tǒng)分析與設(shè)計(jì)、自主學(xué)習(xí)等多方面能力與素質(zhì),提高學(xué)生工程實(shí)踐能力。參考文獻(xiàn):1譚會(huì)生.基于eda技術(shù)的研究性教學(xué)探討j.中國電力教育,2012,(17):36-37.2潘松,黃繼業(yè).eda技術(shù)使用教程(第三版)m.北京:科學(xué)出版社,2

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論