中頻自動(dòng)增益數(shù)字電路研究

1、數(shù)字電子技術(shù)實(shí)驗(yàn)報(bào)告中頻自動(dòng)增益數(shù)字電路研究目錄一. 基礎(chǔ)部分41. 設(shè)計(jì)任務(wù)要求42. 設(shè)計(jì)方案及論證4(1) 任務(wù)分析4(2) 系統(tǒng)結(jié)構(gòu)設(shè)計(jì)4(3) 具體電路設(shè)計(jì)53. 制作及調(diào)試過(guò)程6(1) 制作與調(diào)試過(guò)程6(2) 遇到的問(wèn)題及解決方法64. 系統(tǒng)測(cè)試7(1) 測(cè)試方法7(2) 測(cè)試數(shù)據(jù)(表格)7(3) 數(shù)據(jù)分析和結(jié)論8二. 發(fā)揮部分81. 設(shè)計(jì)任務(wù)要求8(1) 基礎(chǔ)要求8(2) 提高要求82. 設(shè)計(jì)方案及論證8(1) 任務(wù)分析8(2) 方案比較9(3) 系統(tǒng)結(jié)構(gòu)設(shè)計(jì)12(4) 具體電路設(shè)計(jì)143. 制作及調(diào)試過(guò)程21(1) 制作與調(diào)試過(guò)程21(2) 遇到的問(wèn)題及解決方法234. 系統(tǒng)測(cè)

2、試23(1) 測(cè)試方法23(2) 測(cè)試數(shù)據(jù)23(3) 測(cè)試數(shù)據(jù)分析245. 總結(jié)25(1) 本人所做工作25(2) 收獲與體會(huì)25(3) 對(duì)課程的建議266. 參考文獻(xiàn)26一. 基礎(chǔ)部分1. 設(shè)計(jì)任務(wù)要求用加法器實(shí)現(xiàn)2位乘法電路.2. 設(shè)計(jì)方案及論證(1) 任務(wù)分析2位乘法電路借助4位了快速進(jìn)位加法器74283來(lái)實(shí)現(xiàn).74283的邏輯符號(hào)圖如圖2-1所示:圖2-1 快速加法器74283的邏輯符號(hào)圖A3A2A1A0和B3B2B1B0分別是輸入端的加數(shù)和被加數(shù),S3S2S1S0是輸出端的和,C0位低位來(lái)的進(jìn)位位,C3為向高位的進(jìn)位位.快速進(jìn)位加法器在運(yùn)算過(guò)程中,輸出C3向所有的輸入信號(hào)A,B和C0

3、邏輯運(yùn)算直接得到,與各級(jí)中間進(jìn)位信號(hào)無(wú)關(guān),提高了工作速度.(2) 系統(tǒng)結(jié)構(gòu)設(shè)計(jì)2位二進(jìn)制數(shù)的乘法基本運(yùn)算公式原理式2-1所示: (式2-1)設(shè)2個(gè)2位二進(jìn)制數(shù)A1A0和B1B0做乘法運(yùn)算如上式所示,這里要用到與門和加法電路,故乘法電路系統(tǒng)結(jié)構(gòu)由4個(gè)74LS08與門與1個(gè)快速進(jìn)位加法器74283構(gòu)成,該乘法電路的設(shè)計(jì)如圖2-2所示:圖2-2 2位二進(jìn)制數(shù)乘法電路其中第一個(gè)與門代表了乘法結(jié)果的最低位,如式2-2所示: (式2-2)第二第三個(gè)與門代表了乘法結(jié)果的第二位,如式2-3所示: (式2-3)第四個(gè)與門代表了乘法結(jié)果的第三位, 如式2-4所示,其中C1為A0B1+A1B0的進(jìn)位: (式2-4)

4、(3) 具體電路設(shè)計(jì)實(shí)際的具體電路設(shè)計(jì)如圖3-1所示(軟件使用Multisim):圖3-1 Multsim仿真的乘法電路其中諸A1,A0,B1,B0分別用電鍵相連一個(gè)高電平(5V)和一個(gè)地,通過(guò)控制電鍵可以分別控制兩個(gè)2位二進(jìn)制數(shù)的輸入取值(00B = 0D,01B = 1D,10B = 2D,11B=3D).由圖2乘法器框圖所示,加法器74283的A2,A3,B0,B3,CI直接與地相連.輸出諸S0S3與數(shù)字顯示屏(內(nèi)置譯碼器)相連,輸出數(shù)字.圖中輸入為A=01B(1D),B=11B(3D)輸出S=11B(3D),在數(shù)字顯示屏正確輸出十進(jìn)制數(shù)3.3. 制作及調(diào)試過(guò)程(1) 制作與調(diào)試過(guò)程基礎(chǔ)

5、部分的乘法電路我們?cè)趯?shí)驗(yàn)箱上進(jìn)行操作.其中4位輸入端接入實(shí)驗(yàn)箱十個(gè)高低電平開(kāi)關(guān)中,通過(guò)該電平開(kāi)關(guān)控制輸入輸出.TTL邏輯芯片74LS08與74LS283正確接入實(shí)驗(yàn)箱的插槽并根據(jù)需要準(zhǔn)確地將它們的管腳與輸入,輸出,高電平,低電平相連.加法器74LS283輸出正確與實(shí)驗(yàn)箱自帶的數(shù)字顯示屏(內(nèi)置譯碼芯片)相連.打開(kāi)電源,控制調(diào)節(jié)4個(gè)輸入乘法電路的高低電平開(kāi)關(guān)來(lái)觀察數(shù)字顯示屏中的數(shù)字是否正確.若正確,乘法器制作成功.(2) 遇到的問(wèn)題及解決方法在實(shí)驗(yàn)的過(guò)程中,同組一名同學(xué)電路連接完畢后不見(jiàn)正確輸出.反復(fù)檢查電路中各接線是否連接正確仍然沒(méi)有發(fā)現(xiàn)問(wèn)題.最后經(jīng)過(guò)排查才發(fā)現(xiàn)實(shí)驗(yàn)箱內(nèi)導(dǎo)線存在損壞的情況.經(jīng)過(guò)選

6、用完好的導(dǎo)線后該同學(xué)正確的得出了結(jié)果.這也提示我們?cè)谥笾蓄l自動(dòng)控制增益電路實(shí)驗(yàn)中在連接電路之前要先檢查導(dǎo)線的完好性,防止其損壞而導(dǎo)致電路不能正常工作.4. 系統(tǒng)測(cè)試(1) 測(cè)試方法實(shí)驗(yàn)中,我們通過(guò)控制2個(gè)2位二進(jìn)制輸入來(lái)觀察數(shù)字顯示屏輸出結(jié)果完成測(cè)試.(2) 測(cè)試數(shù)據(jù)(表格)實(shí)驗(yàn)中采用不同的電平輸入,最終得到輸出輸出關(guān)系如表4-1所示.表4-1 乘法電路輸入輸出關(guān)系表輸入A1A0輸入B1B0數(shù)字顯示屏輸出00000010001000011000000100101110012110130010001102101041110600110011131011611119(3) 數(shù)據(jù)分析和結(jié)論如上方實(shí)

7、驗(yàn)數(shù)據(jù)表格所示,該以74LS08與門和74LS283加法器為基礎(chǔ)連接的電路正確地完成了乘法運(yùn)算的作用.二. 發(fā)揮部分1. 設(shè)計(jì)任務(wù)要求(1) 基礎(chǔ)要求設(shè)計(jì)一個(gè)電路,輸入信號(hào)50mV到5V峰峰值,1kHz10kHz的正弦波信號(hào)，輸出信號(hào)為3到4V的同頻率且不失真的正弦波信號(hào).精度為8位,負(fù)載500.(2) 提高要求(1)中,若輸出成為直流,電路如何更改?2. 設(shè)計(jì)方案及論證(1) 任務(wù)分析對(duì)于由運(yùn)算放大器構(gòu)成的普通放大電路,如反相放大器,其增益可以表示為 (式2-1)若其中Rf或Ri可以根據(jù)輸入電壓的變化而變化,使得輸入增大時(shí)增益降低,輸入減小時(shí)增益提高,我們就可以實(shí)現(xiàn)自動(dòng)增益控制.基于這樣的目

8、標(biāo),我們想到了倒T電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換電路,網(wǎng)絡(luò)阻值受輸入的數(shù)字量控制.該網(wǎng)絡(luò)的電路圖如圖2-1所示:圖2-1 倒T電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換電路考慮到運(yùn)算放大器處的虛地特性，無(wú)論數(shù)字量為何值，對(duì)于電阻網(wǎng)絡(luò)來(lái)說(shuō)，各下端相當(dāng)于接地,每個(gè)向左端看入對(duì)地電阻均為.因此,在網(wǎng)絡(luò)中的電流分配應(yīng)該由基準(zhǔn)電壓流出總電流,其向左流過(guò)一個(gè)電阻就被分流一半,流入運(yùn)放的總電流由輸入數(shù)字量控制,故流向運(yùn)放的總電流如式2-2所示: (式2-2)運(yùn)放輸出電壓為2-3式: (式2-3)若將總輸出電壓作為參考,輸入電壓提供基準(zhǔn)電流,可以得到2-4式: (式2-4)由上式可推導(dǎo)出電壓增益如下面2-5式所示: (式2-5)可以看出,輸入倒

9、T網(wǎng)絡(luò)的數(shù)字量越大,增益越小,其思想是與實(shí)驗(yàn)要求基本契合的.(2) 方案比較稍后在系統(tǒng)結(jié)構(gòu)設(shè)計(jì)部分中我們將論述,獲得增益的數(shù)字控制量的關(guān)鍵在于得到輸入正弦信號(hào)的幅值,因而我們將基于幅值的不同獲取方法進(jìn)行方案設(shè)計(jì).方案一:可以用圖2-2電路對(duì)普通調(diào)幅信號(hào)進(jìn)行包絡(luò)檢波.圖2-2 包絡(luò)檢波當(dāng)檢波器最初輸入調(diào)幅信號(hào)時(shí),因電容C上電壓為零,調(diào)幅正電壓施加在二極管D上.正半周時(shí),D導(dǎo)通,對(duì)C充電.由于二極管正向電阻很小,C可以很快被充電到接近輸入信號(hào)的峰值.電容上的電壓建立起來(lái)后,通過(guò)信號(hào)源施加在D兩端,形成反向偏壓.只有在調(diào)幅信號(hào)峰值附近,D導(dǎo)通,C充電,而大部分時(shí)間D截止,C放電.由于放電時(shí)間常數(shù),電

10、容兩端電壓下降不多.不斷循環(huán)重復(fù)下去,電容電壓就重現(xiàn)了輸入已調(diào)信號(hào)包絡(luò)的形狀,也就完成了峰值包絡(luò)檢波.可以看到,如果輸入信號(hào)為未調(diào)制的載波正弦信號(hào),輸出包絡(luò)將為一直流電壓,其數(shù)值等于輸入直流信號(hào)的幅值,將此幅值通過(guò)A/D轉(zhuǎn)換電路轉(zhuǎn)化為數(shù)字量對(duì)系統(tǒng)增益進(jìn)行控制,即可在一定程度上進(jìn)行穩(wěn)幅.該電路的實(shí)驗(yàn)連接如圖2-3所示:圖2-3 包絡(luò)檢波實(shí)際電路方案二:通過(guò)比較與鎖存獲取幅值以上方案先獲得輸入信號(hào)幅值,再將此幅值轉(zhuǎn)化為數(shù)字量進(jìn)行處理.也可以直接將輸入轉(zhuǎn)化為數(shù)字量,再進(jìn)行幅值獲取.即通過(guò)比較器與鎖存器對(duì)當(dāng)前瞬時(shí)值與已鎖存最大值進(jìn)行比較,找到正弦信號(hào)幅值,系統(tǒng)的具體構(gòu)成及實(shí)現(xiàn)將在后文論述.方案三:通過(guò)

11、運(yùn)算電路進(jìn)行穩(wěn)幅已知輸入信號(hào)幅值范圍,并且有確定的輸出電壓范圍,我們可以利用運(yùn)算電路對(duì)放大的輸入信號(hào)剪掉一個(gè)同頻率正弦波,獲得一個(gè)穩(wěn)定的輸出信號(hào).電路為圖2-4.圖2-4 運(yùn)算電路進(jìn)行穩(wěn)幅經(jīng)過(guò)仿真及實(shí)驗(yàn),這樣的電路在恒定的前提下效果是很好的.其難點(diǎn)在于獲得這樣一個(gè)同頻正弦.我們?cè)O(shè)想采用鎖相環(huán)結(jié)構(gòu)進(jìn)行處理.鎖相環(huán)的框圖為圖2-5.圖2-5 鎖相環(huán)的原理框圖下面我們對(duì)該三種方法進(jìn)行比較.前兩種方案的主要區(qū)別在于幅值獲取方法,方案一使用模擬方法進(jìn)行獲取,而方案二通過(guò)數(shù)字方法.而第三種方案則從另一個(gè)角度對(duì)問(wèn)題進(jìn)行考慮.峰值檢波依賴于回路較長(zhǎng)的放電時(shí)間,而在輸入信號(hào)幅值減小的情況下,過(guò)長(zhǎng)的放電時(shí)間會(huì)導(dǎo)致

12、輸出出現(xiàn)類似對(duì)角線切割失真的失真現(xiàn)象.欲消除此現(xiàn)象,我們需要設(shè)置比較電路，在發(fā)現(xiàn)輸入信號(hào)峰值降低的情況下使電容迅速放電以重新開(kāi)始對(duì)新振幅的檢測(cè),這樣的模擬電路是困難而不穩(wěn)定的.由于鎖相環(huán)的設(shè)計(jì)遠(yuǎn)超出我們目前所學(xué)課程范圍,我們也沒(méi)有能夠購(gòu)買到現(xiàn)成的集成器件,方案三無(wú)法完整實(shí)施.綜上所述,我們選用方案二對(duì)整個(gè)系統(tǒng)進(jìn)行設(shè)計(jì).(3) 系統(tǒng)結(jié)構(gòu)設(shè)計(jì)根據(jù)(2)中所選定的方案,結(jié)合任務(wù)分析中的基本思想,我們對(duì)自動(dòng)增益控制系統(tǒng)做進(jìn)一步討論.由以上分析,我們需要模數(shù)轉(zhuǎn)換電路DAC模塊的倒T網(wǎng)絡(luò)對(duì)增益進(jìn)行控制,而所以我們需要模數(shù)轉(zhuǎn)換電路將輸入轉(zhuǎn)化為數(shù)字量進(jìn)行處理.幅值獲取為本電路實(shí)現(xiàn)功能的一個(gè)重要課題,由于正弦信

13、號(hào)幅值隨時(shí)間迅速變化,故若取瞬時(shí)值作為增益控制量輸出穩(wěn)定性將會(huì)很差.由(1)節(jié)得到的表達(dá)式,將輸入輸出以正弦信號(hào)代入,得式2-6: (式2-6)整理得式2-7: (式2-7)即我們需要獲得輸入正弦信號(hào)的幅值作為控制量對(duì)增益進(jìn)行控制,這就要求電路中有相應(yīng)部分對(duì)當(dāng)前瞬時(shí)值進(jìn)行保存并進(jìn)行比較以獲得信號(hào)幅值.即系統(tǒng)中需要包括比較器,鎖存器.幅值更新模塊也是本電路的一個(gè)重點(diǎn).若無(wú)此模塊,以上部分系統(tǒng)在輸入幅值恒定或增加時(shí)可以正常工作.但當(dāng)輸入信號(hào)減小,由于其幅值恒小于已鎖存的幅值,系統(tǒng)會(huì)將其誤判為某一瞬時(shí)值而不作處理,因而增益量將保持恒定而與輸入信號(hào)無(wú)關(guān),這將造成增益偏低,進(jìn)而輸出偏低,自動(dòng)增益控制失效

14、.所以,我們需要在系統(tǒng)中加入一個(gè)定時(shí)更新系統(tǒng),將當(dāng)前鎖存的幅值清零,重新確定,保證系統(tǒng)在輸入信號(hào)變化的情況下正常工作.為了證明獲取峰值以及穩(wěn)定環(huán)節(jié)的必要性,我們對(duì)一個(gè)簡(jiǎn)單的一級(jí)鎖存結(jié)構(gòu)進(jìn)行了仿真,仿真電路如圖2-8所示:圖2-8 不接入獲取峰值結(jié)構(gòu)的實(shí)驗(yàn)電路圖仿真結(jié)果見(jiàn)圖2-9:圖2-9 不接入獲取峰值結(jié)構(gòu)的實(shí)驗(yàn)輸出波形可以看到,波形失真嚴(yán)重且連續(xù)波動(dòng).若由單極鎖存的幅值對(duì)增益進(jìn)行直接控制,幅值定時(shí)清零瞬間,系統(tǒng)將判定輸入極小,即有式2-8成立: (式2-8)實(shí)際中由于電路的限制(運(yùn)算放大器供電電壓等),增益無(wú)法達(dá)到無(wú)窮大,但仍會(huì)發(fā)生錯(cuò)誤.因而在鎖存器與輸出之間需要另設(shè)一級(jí)鎖存器保證系統(tǒng)工作的

15、穩(wěn)定性,并且此級(jí)鎖存器與前級(jí)不能同時(shí)導(dǎo)通,避免由競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象等不確定因素引入的干擾.綜合以上分析,我們的電路具有如圖2-10所示的結(jié)構(gòu):圖2-10 總體實(shí)驗(yàn)電路框圖(4) 具體電路設(shè)計(jì)本實(shí)驗(yàn)中我們使用的電路的整體電路圖如圖2-11所示圖2-11 整體實(shí)驗(yàn)電路圖該電路實(shí)現(xiàn)了中頻自動(dòng)增益控制的功能.當(dāng)輸入增大時(shí),電路整體增益減小;當(dāng)輸入減小時(shí),電路整體增益增大.下面我們將總電路拆分成各部分電路作詳細(xì)的功能說(shuō)明.第一部分:數(shù)模轉(zhuǎn)換電路:實(shí)驗(yàn)中輸入的信號(hào)為50mV到5V峰峰值,1kHz到10kHz峰峰值的正弦波,為實(shí)現(xiàn)數(shù)字增益自動(dòng)控制功能,我們需要將輸入的模擬信號(hào)轉(zhuǎn)換成相應(yīng)的數(shù)字量,這一功能由ADC0

16、809實(shí)現(xiàn).查閱手冊(cè)知,DAC0809的時(shí)鐘設(shè)置為640kHz.實(shí)現(xiàn)A/D轉(zhuǎn)換功能的電路如圖2-12所示:圖2-12 A/D轉(zhuǎn)換電路ADC0809輸出8位數(shù)據(jù),輸入配備8路,可分時(shí)選通8路模擬量進(jìn)行轉(zhuǎn)換.選擇8路模擬輸入哪一路信號(hào)進(jìn)行轉(zhuǎn),靠8路選擇器實(shí)現(xiàn).ADDA,ADDB與ADDC三位地址選擇有8種狀態(tài),不同的地址可以選中8個(gè)輸入通道之一,我們將它們均接地,故選擇第0路作為輸入通路.和分別為參考電壓的負(fù)輸入端.此處令,.將START,EOC和ALE相連,則地址選定了通道,也開(kāi)始A/D轉(zhuǎn)換,結(jié)束上一次轉(zhuǎn)換就又同時(shí)啟動(dòng)下一次轉(zhuǎn)換.輸出八位數(shù)字量OUT8至OUT1,其中OUT8為最低位,OUT1為

17、最高位.第二部分:74LS161計(jì)數(shù)器電路利用74LS161計(jì)數(shù)器來(lái)控制后面兩級(jí)鎖存器的鎖存,由于74LS161控制鎖存器鎖存當(dāng)前的峰值,所以計(jì)數(shù)器的時(shí)鐘頻率不應(yīng)太大,以免在未掃描完全正弦時(shí)就輸出之前得到的峰值,實(shí)際中我們?cè)O(shè)置時(shí)鐘頻率為1kHz.電路左半部分如圖2-13所示:321圖2-13 控制電路左半部分74LS161采用自然二進(jìn)制8421碼計(jì)數(shù).將使能控制端ENP與ENT均接高電平,預(yù)置數(shù)據(jù)D0-D3接地,LOAD端接高電平使其失效,不使用復(fù)位功能.當(dāng)74LS161記滿16個(gè)數(shù)后,RCO端輸出一個(gè)高電平,計(jì)數(shù)器恢復(fù)到初始的全零狀態(tài).由于在提供的實(shí)驗(yàn)器材中沒(méi)有非門,所以我們采用與非門一端接

18、電源的方式來(lái)代替非門,即圖中的1號(hào)和2號(hào)門.1號(hào)門輸出為,故3號(hào)門僅在時(shí)輸出一個(gè)低電平,其余時(shí)刻為高電平.而2號(hào)門僅在計(jì)數(shù)滿16次,進(jìn)位端RCO輸出1時(shí)輸出一個(gè)低電平,其余時(shí)刻為高電平.1,2,3號(hào)門輸出的電平進(jìn)一步用來(lái)與后面的門電路聯(lián)合實(shí)現(xiàn)鎖存器控制功能,控制電路的右半部分如圖2-14所示:圖2-14 控制電路右半部分圖2-14與圖2-13的連接在圖中用數(shù)字標(biāo)出,兩張圖中2,3信號(hào)分別對(duì)應(yīng).為高位7485比較器的輸出控制端之一.圖中4點(diǎn)輸出信號(hào)控制第一級(jí)鎖存器的鎖存,5點(diǎn)輸出信號(hào)控制第二級(jí)鎖存器的鎖存. 第三部分:比較電路 74LS85比較器實(shí)現(xiàn)當(dāng)前采樣值和第一級(jí)鎖存器鎖存值的比較,具體實(shí)現(xiàn)

19、電路如圖2-15所示:高位片低位片圖2-15 74LS85比較器電路低位的控制端設(shè)置為:,圖中上方74LS85為低位片,比較當(dāng)前采樣值和第一級(jí)鎖存器鎖存值的低四位,將比較結(jié)果通過(guò),和傳至高位片的,和以實(shí)現(xiàn)兩級(jí)比較器的級(jí)聯(lián),下方74LAS85為高位片,比較當(dāng)前采樣值和第一級(jí)鎖存器鎖存值的高四位. 第四部分:鎖存器鎖存器由兩級(jí)構(gòu)成,電路如圖2-16所示:圖2-16 鎖存器電路D0-D7為74LS373的八個(gè)輸入端,Q0-Q7為相應(yīng)的輸出端,OE(低電平有效)和LE為控制端.當(dāng)OE為高電平的時(shí)候,74LS373呈高阻狀態(tài),在實(shí)驗(yàn)中將OE接地使其一直有效.當(dāng)LE為高電平時(shí),鎖存器更新鎖存內(nèi)容;當(dāng)LE為

20、低電平時(shí),鎖存器鎖存原來(lái)的值不變.對(duì)于第一級(jí)鎖存器,分析其LE的電平邏輯,將相應(yīng)的邏輯關(guān)系表2-1列出,其中H代表高電平,L代表低電平.表2-1 第一級(jí)鎖存器的控制電平(比較器輸出)(計(jì)數(shù)器進(jìn)位取非)LLHLHHHLHHHL總結(jié)邏輯功能可以得出以下結(jié)論,第一級(jí)鎖存在兩種情況下更新內(nèi)部數(shù)據(jù)：其一,比較器的輸出為,即當(dāng)前采樣值大于鎖存值時(shí),第一級(jí)鎖存器更新鎖存內(nèi)容,將更大的輸入值鎖存.其二,當(dāng)74LS161記滿16個(gè)時(shí)鐘,進(jìn)位端輸出為1,則通過(guò)非門后為低電平,控制八個(gè)與門全部關(guān)閉,輸出為全0至第一級(jí)鎖存器的輸入端,同時(shí)由表2-1知,此時(shí)第一級(jí)LE有效,將輸入端的八個(gè)全零信號(hào)鎖存至第一級(jí)鎖存器的輸出

21、端,實(shí)現(xiàn)清零功能.避免一直鎖存大值,無(wú)法實(shí)現(xiàn)由大輸入值向小輸入值變化的自動(dòng)增益控制功能.同時(shí),我們也可以發(fā)現(xiàn)一點(diǎn):當(dāng)電路剛剛接通時(shí),由于第一級(jí)沒(méi)有進(jìn)行過(guò)數(shù)據(jù)鎖存,輸出端Q0-Q7為全1,此時(shí)一直成立,即第一級(jí)鎖存器始終不更新數(shù)據(jù),直至第一個(gè)清零信號(hào)到來(lái),將第一級(jí)鎖存器的輸出端變?yōu)槿?,電路才開(kāi)始正常工作.對(duì)于第二級(jí)鎖存器,分析其LE的電平邏輯,將相應(yīng)的邏輯關(guān)系表2-2列出.表2-2 第二級(jí)鎖存器的控制電平(比較器輸出)L是HL否LH是LH否L總結(jié)邏輯功能可以得出以下結(jié)論,第二級(jí)鎖僅在計(jì)數(shù)器記到第15個(gè)時(shí)鐘且滿足此時(shí)的采樣值小于第一級(jí)鎖存器的鎖存值時(shí),才將第一級(jí)鎖存器的輸出鎖存至第二級(jí)的輸出端。

22、此處選用的原因是,第一級(jí)鎖存在請(qǐng)零前的每一個(gè)時(shí)鐘都會(huì)進(jìn)行比較,在第十六個(gè)時(shí)鐘到來(lái)時(shí)將第一級(jí)鎖存的值清零.所以為了充分利用每一次的輸入輸出比較結(jié)果,我們?cè)诒容^十五次后才將此時(shí)存下的最大值傳給第二級(jí)鎖存器輸出.在輸入信號(hào)的幅值不變時(shí),第二級(jí)鎖存的輸出應(yīng)對(duì)應(yīng)輸入信號(hào)的峰值,且為穩(wěn)定值,供給下一級(jí)作D/A轉(zhuǎn)換.第五部分:數(shù)模轉(zhuǎn)換電路找出當(dāng)前輸入峰值對(duì)應(yīng)的數(shù)字量之后,我們需要將數(shù)字量轉(zhuǎn)換回模擬量以得到需要的正弦波輸出,數(shù)字-模擬的轉(zhuǎn)換由DAC0832完成,對(duì)應(yīng)的電路如圖2-17所示:圖2-17 D/A轉(zhuǎn)換電路DAC0832的電流轉(zhuǎn)換電路采用電壓輸入,電流輸出的8位倒T電阻網(wǎng)絡(luò),根據(jù)控制電路電平的不同可以

23、有三種不同的工作方,分別是直通工作方式,單緩沖工作方式和雙緩沖工作方式。在實(shí)驗(yàn)中,我們將CS,WRI,WRJ,XFER(低電平有效)接地,ILE通過(guò)電阻接電源,令DAC0832工作在直通工作方式.DI0-DI7分別與第二級(jí)鎖存器的輸出Q0-Q7相接,將最大值輸入DAC進(jìn)行轉(zhuǎn)換,IOUT2接地并與運(yùn)算放大器反相輸入端相連,IOUT1與運(yùn)算放大器的同相輸入端相連.為實(shí)現(xiàn)自動(dòng)增益控制,我們將輸入信號(hào)接至RFB端,通過(guò)內(nèi)部的反饋電阻作為放大器的輸入電阻。運(yùn)算放大器的輸出電壓信號(hào)接至Uref,倒T電阻網(wǎng)絡(luò)為放大器的反饋電阻.倒T電阻網(wǎng)絡(luò)的等效電阻值受輸入數(shù)字量的控制,即輸入電阻不變,電阻網(wǎng)絡(luò)的等效電阻變

24、化,放大器的增益也隨之變化.由虛短和虛斷特性,我們可以列出輸入輸出滿足的方程式2-9: (式2-9)整理即可得到增益為式2-10: (式2-10)當(dāng)輸入峰值大時(shí),相應(yīng)鎖存的數(shù)字量大,故增益小;當(dāng)輸入峰值小時(shí),相應(yīng)鎖存的數(shù)字量小,故增益大.第六部分:運(yùn)算放大器電路考慮到第一級(jí)的輸出存在反饋,在實(shí)際中需要有帶負(fù)載的能力,且輸出需穩(wěn)定在34V之間,我們?cè)陔娐泛竺婕尤胍患?jí)反相放大器電路,起到穩(wěn)定輸出,提升帶負(fù)載能力,進(jìn)一步對(duì)輸出峰值調(diào)整的作用.電路圖如圖2-18所示:圖2-18 運(yùn)算放大器電路由于在觀察輸出波形時(shí)發(fā)現(xiàn)輸出峰峰值大于要求的輸出峰峰值34V,所以我們將增益設(shè)為小于1,將輸出電壓線性縮小.為

25、電路平衡,同相輸入端和地間電阻為R2和R4的并聯(lián)值,負(fù)載電阻為500歐姆.3. 制作及調(diào)試過(guò)程(1) 制作與調(diào)試過(guò)程我們?cè)趯?shí)驗(yàn)電路板依次按電路圖的順序插好諸邏輯芯片后由第一級(jí)ADC0809開(kāi)始逐級(jí)向后進(jìn)行杜邦線連接.在連接過(guò)程中其中有以下幾點(diǎn)需要注意:A.實(shí)驗(yàn)板上ADC0809的插排中有兩個(gè)管腳錯(cuò)誤地連接了高低電平,需要在使用前用小刀將其連接線劃開(kāi),兩組LM324插排中有一組自動(dòng)接好高電平與地(實(shí)驗(yàn)中我們?yōu)榱瞬ㄐ屋敵龈鼮闇?zhǔn)確將兩根高低電平連接線劃開(kāi)后自己引入±12V正負(fù)電平)而另一組沒(méi)有,這一點(diǎn)也需要注意.B.實(shí)驗(yàn)中有諸多分叉支路,譬如計(jì)數(shù)器74LS161的進(jìn)位CO的取非信號(hào)需要和8

26、個(gè)與門及1個(gè)與非門連接,這就需要使用電路中的插排引出多條支路進(jìn)行連接.C.實(shí)驗(yàn)中存在許多取非邏輯,但是并沒(méi)有普通的非門74LS04,故我們采用與非門74LS00一端輸入接入正電平,另一端輸入接入原始輸入信號(hào)來(lái)達(dá)到為其取非的目的,連接時(shí)為了方便可以直接從16管腳(74LS00的高電平Vcc)引一根線過(guò)來(lái).D.74LS00,74LS02,74LS22,74LS08邏輯門器件均只有14管腳,而所用的插排是16管腳型號(hào)的.故在插接后需要根據(jù)插的位置調(diào)整杜邦線接頭的位置.尤其要注意的是16管腳的插排在8號(hào)位與16號(hào)位分別自動(dòng)接入地與高電平,14管腳器件插入后必有一處無(wú)法正確接入,需要額外是用一根杜邦線從

27、相鄰正確接高電平/地的管腳引入.E.74LS22是4輸入與非OC門,故在輸出端需要從電源處并聯(lián)一上拉電阻,本實(shí)驗(yàn)中采用的是5k的電阻,同時(shí)該OC門管腳中有兩處NC表示的是沒(méi)有內(nèi)部連接(No Connection),等同于無(wú)用管腳,在插線時(shí)需注意不要將輸入輸出插到該管腳而導(dǎo)致邏輯錯(cuò)誤.F.雖然實(shí)驗(yàn)板上有很多輸入輸出接頭,但是由于實(shí)驗(yàn)中時(shí)鐘信號(hào)的存在,勢(shì)必出現(xiàn)接頭不夠用的情況,而時(shí)鐘信號(hào)上插接的杜邦線不容易與時(shí)鐘信號(hào)相接,易出現(xiàn)接觸不良的現(xiàn)象.故我們?cè)趯?shí)驗(yàn)中將時(shí)鐘的接頭伸入實(shí)驗(yàn)箱的芯片插排中,利用插排固定能力強(qiáng)的優(yōu)勢(shì)固定住這些插頭,而將插排本身所對(duì)應(yīng)的輸出端用實(shí)驗(yàn)箱自帶的連線接入時(shí)鐘信號(hào).這個(gè)方法

28、很好地解決了杜邦線接觸不良的問(wèn)題,有效地減小了噪聲.G.實(shí)驗(yàn)室中部分實(shí)驗(yàn)箱可能存在故障,故應(yīng)當(dāng)在實(shí)驗(yàn)前用萬(wàn)用表測(cè)試實(shí)驗(yàn)箱的輸入端以及指示燈是否正常工作再開(kāi)始實(shí)驗(yàn).在調(diào)試的過(guò)程中,我們將實(shí)驗(yàn)結(jié)果與仿真結(jié)果進(jìn)行對(duì)比,邊對(duì)比邊調(diào)試.由于Proteus在仿真時(shí)在每個(gè)元器件的管腳均可以顯示高低電平變化,故在進(jìn)行輸出的同時(shí)我們可用不同方法檢測(cè)電路中每處的狀態(tài).其一是我們可以將某一處管腳引出的線接入實(shí)驗(yàn)箱中的高低電平指示燈,觀察此時(shí)該點(diǎn)輸出的電平高低.其二是萬(wàn)用表的使用,比如在電路接通時(shí),我們可用萬(wàn)用表檢測(cè)DAC0832的輸入端(第二級(jí)鎖存器的輸出)每一位的電平高低與Proteus仿真進(jìn)行對(duì)比,來(lái)檢驗(yàn)此時(shí)到

29、該一級(jí)D/A轉(zhuǎn)換的輸入是否正確.在調(diào)試電路的同時(shí)我們也在調(diào)整輸入信號(hào)以及電路中時(shí)鐘信號(hào),可以通過(guò)調(diào)整輸入幅值,頻率與偏置的方法來(lái)觀察輸出是否符合自動(dòng)增益控制的效果.改變時(shí)鐘信號(hào)的輸入也是一種很有用的調(diào)試方法.在檢查74LS161的進(jìn)位信號(hào)是否輸出正確時(shí)可以將其時(shí)鐘接入Trigger同時(shí)按按鈕進(jìn)行觸發(fā),觀察進(jìn)位信號(hào)RCO是否正確地16個(gè)時(shí)鐘后輸出一次高電平.(2) 遇到的問(wèn)題及解決方法本次實(shí)驗(yàn)中此電路反復(fù)插了4次,每一次都有不同的問(wèn)題.第一次連接后波形有輸出但是并不能達(dá)到自動(dòng)控制增益的目的,輸出隨輸入同等幅度變化.最后發(fā)現(xiàn)在實(shí)驗(yàn)板中我們采用了兩組大插排來(lái)連接地與高電平,然而在檢測(cè)中發(fā)現(xiàn)這兩組大插

30、排內(nèi)部并未全部相連,導(dǎo)致了輸出波形的錯(cuò)誤.第二次連接后發(fā)現(xiàn)波形輸出只是噪聲,經(jīng)人提醒后發(fā)現(xiàn)有些杜邦線由于連接中多次拉扯損壞導(dǎo)致.故我們?cè)谝院蟮膶?shí)驗(yàn)連接前每次都要拿萬(wàn)用表蜂鳴檔檢查杜邦線內(nèi)部是否連接.第三次連接后雖然有輸出但是噪聲比較明顯,在調(diào)試的過(guò)程中我們?cè)檬职磯翰糠中酒?發(fā)現(xiàn)輸出波形有時(shí)隨我們按壓力度的變化而變化.故我們察覺(jué)到電路很多地方有可能接觸不良.第四次連接后輸出有了很大改善,但增益控制仍然不佳,噪聲現(xiàn)象仍然存在.可見(jiàn)電路中關(guān)鍵邏輯和接地的部分管腳仍然沒(méi)能克服接觸不良的問(wèn)題.在實(shí)驗(yàn)中我們還遇到了一些操作上的問(wèn)題,比如在某次昨晚實(shí)驗(yàn)分析后實(shí)驗(yàn)箱未能立即斷電,在之后的操作中不慎將LM32

31、4電源的接線觸到一處不正確的電平,直接使其內(nèi)部爆裂燒毀,拔下ADC芯片過(guò)于用力導(dǎo)致管腳斷開(kāi),還有沒(méi)有拔線就拿起電路板導(dǎo)致一些接線被拉掉.這都是我們這次實(shí)驗(yàn)中出現(xiàn)的,以后應(yīng)該杜絕的問(wèn)題.4. 系統(tǒng)測(cè)試(1) 測(cè)試方法我們將電路的測(cè)試分成兩部分來(lái)進(jìn)行.首先,對(duì)仿真電路進(jìn)行測(cè)試調(diào)整,改變輸入和輸出的參數(shù),記錄相應(yīng)的輸入與輸出。再者，對(duì)實(shí)際連接的電路進(jìn)行測(cè)試,記錄波形的相關(guān)數(shù)據(jù).(2) 測(cè)試數(shù)據(jù)利用Proteus仿真軟件,我們首先對(duì)輸入頻率做改變,發(fā)現(xiàn)輸出波形的頻率很好地跟隨了輸入頻率的變化,實(shí)際電路也同樣實(shí)現(xiàn)了輸入輸出頻率相同.以下主要針對(duì)輸入和輸出正弦波的峰值進(jìn)行數(shù)據(jù)討論,在Proteus中我們?cè)O(shè)

32、置輸入信號(hào)峰峰值由50mV到5V變化,選取其中幾個(gè)代表點(diǎn),利用虛擬示波器測(cè)出中頻自動(dòng)增益控制電路的輸出電壓值,將結(jié)果列表得表4-1:表4.1 Proteus仿真輸入輸出峰峰值比較503.7013.1033.302003.201.53.2043.205003.0023.4053.15仿真輸出測(cè)試波形如圖4-1所示:圖4.1 Proteus測(cè)試波形實(shí)際波形的測(cè)試數(shù)據(jù)結(jié)果由于取值樣點(diǎn)記錄的較少,故此處不列表顯示.(3) 測(cè)試數(shù)據(jù)分析仿真的結(jié)果中,由輸入小信號(hào)到大信號(hào)的變化過(guò)程中,忽略測(cè)量誤差的影響,輸出波形在3V4V之間穩(wěn)定的效果很好,輸出略微呈現(xiàn)先下降再上升的趨勢(shì).在實(shí)際波形的測(cè)試中,當(dāng)輸入1V以下時(shí),波形由于噪聲的影響失真較為嚴(yán)重,且輸入輸出近似成線性增長(zhǎng),自動(dòng)增益控制功能實(shí)現(xiàn)的不理想.當(dāng)輸入峰峰值在1V到5V間變化時(shí),正弦波形輸出較為清晰,輸出波形的峰峰值由1.4V增