第四代微電子封裝技術(shù)―TVS技術(shù)及其發(fā)展

1、第四代微電子封裝技術(shù)一tvs技術(shù)及其發(fā)展第四代微電子封裝技術(shù)一tvs技術(shù)及其發(fā)展摘 要：隨著微電子制造市二維向三維發(fā)展，三維芯片堆疊的 封裝方式成為發(fā)展的必然方向。但是使用傳統(tǒng)金線鍵合的三維電路封 裝技術(shù)不僅會(huì)占用大量空間，同時(shí)會(huì)增加能耗、降低運(yùn)行速度。因此， 可實(shí)現(xiàn)芯片直接互聯(lián)的tsv技術(shù)孕育而生。tsv技術(shù)叮以使微電子封 裝達(dá)到最密連接，三維尺寸達(dá)到最??；同時(shí)tsv技術(shù)降低了連接長(zhǎng)度, 可有效降低芯片能耗，提高運(yùn)行速度。在dram芯片制造中使用tsv 技術(shù)可以使ic器件的性能大幅度提高，其中基于tsv技術(shù)開(kāi)發(fā)的混 合存儲(chǔ)立方體（hmc）可以使存儲(chǔ)器性能提高20倍，而體積和能耗縮 小到原有l(wèi)

2、/10o但市于tsv技術(shù)本身的缺點(diǎn)使其商業(yè)化過(guò)程步履艱 難。而tsv技術(shù)最大的缺點(diǎn)還是在丁成本太咼。關(guān)鍵詞：微電子封裝；tsv；金屬化；鍵合；dram引言自1965年“摩爾定律” 1提出以來(lái)，微電子器件的密度幾乎沿 著“摩爾定律”的預(yù)言發(fā)展。到了今天，芯片特征尺寸達(dá)到22nm, 再想通過(guò)降低特征尺寸來(lái)提高電路密度不僅會(huì)大幅提高成本，還會(huì)降 低電路的可靠性。為了提高電路密度，延續(xù)或超越“摩爾定律”，微 電子制造由二維向三維發(fā)展成為必然。其方法之一就是將芯片堆疊以 后進(jìn)行封裝，市此產(chǎn)生了三維電路封裝技術(shù)（3d ic packaging）o三 維電路封裝技術(shù)中，芯片電極是通過(guò)金線鍵合的技術(shù)來(lái)實(shí)現(xiàn)電路

3、的導(dǎo) 通。如圖la所示，隨著芯片疊層的增加，鍵合金線將占用大量的空 間。同時(shí)rtr丁連接的延長(zhǎng)使得電路能耗升高、速度降低。因此，業(yè)界 需要一種方法，能夠使得硅芯片在堆疊的同時(shí)實(shí)現(xiàn)電路的導(dǎo)通，從而 避免采用硅芯片以外的線路連接。傳統(tǒng)半導(dǎo)體工藝主耍是針對(duì)硅圓片 表明進(jìn)行加工并形成電路，而耍實(shí)現(xiàn)硅芯片上下層之間的連接，需要 一種能貫通硅芯片的加工工藝，即tsv技術(shù)（圖lb）o早在1958年, 半導(dǎo)體的發(fā)明人william shockley,在其專利中就提到過(guò)硅通孔的 制備方法2。而tsv (through-si 1 icon via)工藝的概念在1990 年代末才提出，香港應(yīng)用技術(shù)研究院和臺(tái)灣半導(dǎo)體

4、制造公司于1998 年申請(qǐng)相關(guān)美國(guó)專利3, 4,而關(guān)于tsv技術(shù)最早的論文發(fā)表于2000 年。相比傳統(tǒng)金線鍵合，tsv技術(shù)不僅能減少金線所占用的平面 尺寸，由于減少了金線焊點(diǎn)使得z軸方向達(dá)到最密連接，三維尺寸達(dá) 到最??；同吋tsv技術(shù)降低了連接長(zhǎng)度，可有效降低芯片能耗，提高 運(yùn)行速度。(a)金線鍵合技術(shù)(b) tsv技術(shù)tsv制造工藝分以下兒個(gè)步驟，分別是：通孔制造，絕緣層、阻 擋層制備，通孔金屬化，芯片減薄和鍵合?？偟脕?lái)說(shuō)tsv技術(shù)難度遠(yuǎn) 大于傳統(tǒng)金線鍵合技術(shù)。1. 1 tsv孔制造雖然tsv稱為硅通孔技術(shù)，但是在加工過(guò)程中大多數(shù)是對(duì)盲孔進(jìn) 行加工，只有在其后減薄階段打磨芯片底部，露出填充金

5、屬，才使得 孔成為真正的通孔。tsv工藝的第一步就是盲孔的制造(圖2d)。tsv 的盲孔制造有三種方法，分別是干法刻蝕、濕法刻蝕和激光鉆孔。干 法刻蝕是使用等離了氣體轟擊材料表面達(dá)到刻蝕效果的方法；而濕法 刻蝕是使用化學(xué)溶劑來(lái)刻蝕材料表面。和比z下干法刻蝕具有刻蝕速 率高、方向性好，可以制造大深寬比的孔、刻蝕速率可控性強(qiáng)等優(yōu)點(diǎn)， 但是相對(duì)成木較高，總得來(lái)說(shuō)干法刻蝕是通孔制造中最常用的方法 6。而激光打孔加工速率更高，但是由于熱損傷使得通孔的精度下 降，因此使用較少。1.2絕緣層、阻擋層制備如圖2 b所示，由于si是半導(dǎo)體，通常在si基體上沉積金屬前 都需要制備一層絕緣層，絕緣層為si02或si

6、nx,通過(guò)增強(qiáng)等離了體 化學(xué)氣相沉積(pecvd)方法制備。另外為了防止金屬擴(kuò)散進(jìn)入基體， 還需要在絕緣層上制備一層阻擋層。阻擋層通常由tinx組成，通過(guò) 有機(jī)金屬化學(xué)氣相沉積(m0cvd)制備。1. 3通孔金屬化目前tsv金屬化過(guò)程中最常用的金屬是cuo通孔金屬化是tsv 技術(shù)中的難點(diǎn)，其成木占tsv工藝成本40%以上。通常芯片制造中， 金屬導(dǎo)體層通過(guò)物理氣相沉積（pvd）方法制備。相對(duì)只有幾十納米 的導(dǎo)線，若寬度達(dá)到5100m、深度達(dá)到5030m的tsv通孔也用pvd 方法制備，其所耗費(fèi)的時(shí)間就是業(yè)界所不能允許的。因此tsv中通孔 金屬化通常是使用電鍍的方法來(lái)進(jìn)行。但是由于si基體導(dǎo)電性差

7、， 不適合進(jìn)行電沉積，所以金屬化必須分兩步完成金屬化：先使用pvd 方法沉積厚度為數(shù)個(gè)納米的種子層（圖2c）,使得硅基板具有導(dǎo)電性， 然后在進(jìn)行電鍍過(guò)程來(lái)完成金屬化（圖2d）。此方法與大馬士革電鍍 相似。與大馬士革電鍍不同的是由于tsv通孔通常深寬比較大，約在1： 1與10： 1之間。由于在電鍍過(guò)程中孔口電力線比較密集，若采取傳 統(tǒng)電鍍丁藝，孔口將快速生長(zhǎng)，導(dǎo)致孔洞閉合，使孔內(nèi)難以得到金屬 沉積。因此tsv工藝屮通常對(duì)鍍液進(jìn)行調(diào)整來(lái)滿足工藝要求，即在鍍 液中添加加速劑、抑制劑和整平劑。最常用的加速劑是聚二硫二丙烷 磺酸鈉（sps）, sps能在電鍍中起到催化作用,提高cu2+沉積速率7； 最常

8、用抑制劑為聚乙二醇（peg）, peg的存在能較大的抑制電極的活 性，從而降低沉積速率。最常用的整平劑為煙魯綠（jgb）。由于peg 分了鏈較大，不容易進(jìn)入通孔內(nèi)部，從而容易聚集在孔口，使得孔口 處金屬生長(zhǎng)得到抑制8。相反sps由于分子量較小，更容易進(jìn)入通 孔內(nèi)部，特別是聚集在通孔底部，使得通孔底部的金屬生長(zhǎng)得到加速。 jgb在生產(chǎn)中是不可缺少的添加劑，它的存在有利于加速劑向微孔中 傳質(zhì)9,同時(shí)jgb會(huì)與peg純?cè)趨f(xié)同作用，將產(chǎn)牛2倍于單獨(dú)添加 劑的抑制效果10 o在加速劑、抑制劑和整平劑的共同作用下金屬化 過(guò)程口底部而上，使整個(gè)通孔都得到填充。1.4化學(xué)機(jī)械拋光、芯片減薄和鍵合通孔金屬化后的芯片將進(jìn)行化學(xué)機(jī)械拋光（cmp）,去除多余的沉 積金屬；然后進(jìn)行減薄，通過(guò)打磨使得芯片底部露出tsv金屬，以便 進(jìn)行芯片間的鍵合。由于目前多層芯片集成中每層芯片的厚度多在 100m以下，若減薄過(guò)程工藝不當(dāng)可能造成芯片翹曲、下垂、表面損 傷擴(kuò)大或晶片破裂，因此，薄芯片的強(qiáng)化和支撐也是tsv的技術(shù)難點(diǎn)。 如圖2e所示，通常采用在需要加工的芯片表面粘結(jié)一片晶圓片作為 支撐，然后對(duì)tsv芯片底部進(jìn)行減薄（圖2f）,加工完成后移除支撐 晶圓片(圖2h)。減薄后的芯片將經(jīng)過(guò)鍵合實(shí)現(xiàn)機(jī)械和電連接，鍵合 的方法有：cu-cu鍵合、有機(jī)粘接、熔合、焊接等手段。冃前采用t