二進(jìn)制振幅鍵控(ASK)調(diào)制器與解調(diào)器設(shè)計(jì)

1、武漢理工大學(xué)FPGA原理及應(yīng)用設(shè)計(jì)報(bào)告課程設(shè)計(jì)任務(wù)書學(xué)生姓名： 專業(yè)班級(jí)： 通信 指導(dǎo)教師： 工作單位： 信息工程學(xué)院 題目: 二進(jìn)制振幅鍵控（ASK）調(diào)制器與解調(diào)器設(shè)計(jì)要求完成的主要任務(wù): （包括課程設(shè)計(jì)工作量及其技術(shù)要求，以及說明書撰寫等具體要求）數(shù)字信號(hào)對(duì)載波振幅調(diào)制稱為振幅鍵控即 ASK（AmplitudeShift Keying）。ASK有兩種實(shí)現(xiàn)方法： 1.乘法器實(shí)現(xiàn)法 2.鍵控法 為適應(yīng)自動(dòng)發(fā)送高速數(shù)據(jù)的要求，鍵控法中的電鍵可以利用各種形式的受基帶信號(hào)控制的電子開關(guān)來實(shí)現(xiàn)，代替電鍵產(chǎn)生ASK信號(hào)，是用基帶信號(hào)控制與非門的開閉，實(shí)現(xiàn)ASK調(diào)制，產(chǎn)生信號(hào)。ASK解調(diào)方法有兩種1. 同

2、步解調(diào)法2. 包絡(luò)解調(diào)法。時(shí)間安排：指導(dǎo)教師簽名： 年 月 日系主任（或責(zé)任教師）簽名： 年 月 日目錄摘要IAbstractII1. 緒論11.1 本課題的研究現(xiàn)狀11.2 選題目的意義122ASK系統(tǒng)工作原理及數(shù)學(xué)模型22.1 2ASK的調(diào)制原理及設(shè)計(jì)方法23.2ASK各個(gè)模塊的設(shè)計(jì)43.1 2ASK的調(diào)制部分43.2 2ASK解調(diào)部分44.VHDL程序設(shè)計(jì)54.1 2ASK調(diào)制部分程序設(shè)計(jì)54.2 2ASK解調(diào)程序設(shè)計(jì)65. 2ASK的仿真結(jié)果及分析75.1Quartus II的介紹75.2Quartus II的優(yōu)點(diǎn)75.3 2ASK調(diào)制仿真85.4 2ASK解調(diào)仿真96.總結(jié)117.參

3、考文獻(xiàn)12附錄13摘要從信號(hào)傳輸質(zhì)量來看，數(shù)字系統(tǒng)優(yōu)于模擬系統(tǒng)，在數(shù)字通信網(wǎng)中，除了考慮抗干擾能力外，還要考慮容量和頻率資源利用率等重要技術(shù)指標(biāo)。在數(shù)字傳輸系統(tǒng)中，數(shù)字信號(hào)對(duì)高頻載波進(jìn)行調(diào)制，變成頻帶信號(hào)，在接收端進(jìn)行解調(diào)，恢復(fù)原數(shù)字信號(hào)對(duì)載波的控制分為振幅調(diào)制即振幅鍵控（ASK）。如今，F(xiàn)PGA在通信領(lǐng)域得到了廣泛的應(yīng)用，利用FPGA性能優(yōu)越，使用方便的特點(diǎn)，可以簡化振幅調(diào)制解調(diào)電路的設(shè)計(jì)，而且易于反復(fù)編寫和修改程序。本次實(shí)驗(yàn)運(yùn)用VHDL語言進(jìn)行基于FPGA的振幅鍵控調(diào)制電路和解調(diào)電路設(shè)計(jì)的實(shí)現(xiàn)方案，給出了程序設(shè)計(jì)和仿真結(jié)果。完成了二進(jìn)制基帶數(shù)字信號(hào)的調(diào)制的解調(diào)，得到相應(yīng)的調(diào)制信號(hào)和解調(diào)。關(guān)

4、鍵詞：FPGA 二進(jìn)制振幅鍵控 ASK 調(diào)制 解調(diào)AbstractFrom the quality of signal transmission, the digital system is better than analog system, in the digital communication network, in addition to considering the anti-interference ability, but also consider the important technical indexes of capacity and frequency resou

5、rce utilization. In digital transmission system, the digital signal to modulate the high frequency carrier, to the frequency signal, demodulation at the receiving end to restore the original digital signal, control the carrier amplitude modulation is divided into amplitude shift keying (ASK). Now, F

6、PGA has been widely used in the field of communication, the use of FPGA superior performance, convenient use, it can simplify the design of amplitude modulation and demodulation circuit, but also easy to repeatedly write and modify the program. The experiment use the VHDL language to realize the sch

7、eme of modulation circuit and demodulation circuit design of amplitude shift based on FPGA, the program design and the simulation results are given. The completion of the modulation and demodulation of binary baseband digital signal, get the modulation signal and the corresponding demodulation. Keyw

8、ords: FPGA binary amplitude shift keying ASK modulation demodulation II1. 緒論1.1 本課題的研究現(xiàn)狀 隨著時(shí)代的發(fā)展，用戶不再滿足于聽到聲音，而且還要看到圖像；通信終端也不局限于單一的電話機(jī)，而且還有傳真機(jī)和計(jì)算機(jī)等數(shù)據(jù)終端?，F(xiàn)有的傳輸媒介電纜、微波中繼和衛(wèi)星通信等將更多地采用數(shù)字傳輸。數(shù)字信號(hào)的載波調(diào)制是信道編碼的一部分，之所以在信源編碼和傳輸通道之間插入信道編碼是因?yàn)橥ǖ兰跋鄳?yīng)的設(shè)備對(duì)所要傳輸?shù)臄?shù)字信號(hào)有一定的限制，未經(jīng)處理的數(shù)字信號(hào)源不能適應(yīng)這些限制。由于傳輸信道的頻帶資源總是有限的，因此在充分得利用現(xiàn)有資源的前

9、提下，提高傳輸效率就是通信系統(tǒng)所追求的最重要指標(biāo)之一。模擬通信很難控制傳輸效率，最常見到的單邊帶調(diào)幅（SSB）或殘留邊帶調(diào)幅（VSB）可以節(jié)省近一半的傳輸頻帶。由于數(shù)字信號(hào)只有“0”和“1”兩種狀態(tài)，所以數(shù)字調(diào)制完全可以理解為像報(bào)務(wù)員用開關(guān)鍵控制載波的過程，因此數(shù)字信號(hào)的調(diào)制方式一般均為較簡單的鍵控方式?，F(xiàn)代通信系統(tǒng)的發(fā)展隨著 Verilog HDL等設(shè)計(jì)語言的出現(xiàn)和 ASIC 的應(yīng)用進(jìn)入了一個(gè)新的階段。由于大多數(shù)信號(hào)都是帶通型的，所以必須先用數(shù)字基帶信號(hào)對(duì)載波進(jìn)行調(diào)節(jié)，形成數(shù)字調(diào)制信號(hào)再進(jìn)行傳輸。因而，調(diào)制技術(shù)是實(shí)現(xiàn)現(xiàn)代通信的重要手段。本文在研究ASK 系統(tǒng)的基礎(chǔ)上，基于 FPGA 設(shè)計(jì)了它

10、的調(diào)制解調(diào)仿真實(shí)現(xiàn)方案。首先確定了ASK 系統(tǒng)的仿真方案。其次編寫了方案所需的程序，調(diào)制及解調(diào)實(shí)現(xiàn)功能。結(jié)果表明用 FPGA 控制ASK 系統(tǒng)的實(shí)現(xiàn)方法簡單，誤碼率低。提高了數(shù)字通信系統(tǒng)的效率，降低了成本。1.2 選題目的意義 這個(gè)課題是基于FGPA 設(shè)計(jì)并制作一個(gè)2ASK調(diào)制解調(diào)器，實(shí)現(xiàn)數(shù)字信號(hào)對(duì)載波的調(diào)制 和解調(diào)。通過這個(gè)課題理解掌握課題涉及的相關(guān)內(nèi)容，熟練使用相關(guān)開發(fā)工具軟件Quartus II，熟悉數(shù)字信號(hào)載波調(diào)制解調(diào)的基本方式?，F(xiàn)代通信系統(tǒng)是一個(gè)十分復(fù)雜的工程系統(tǒng)，通信系統(tǒng)設(shè)計(jì)研究也是一項(xiàng)十分復(fù)雜的技術(shù)。由于技術(shù)的復(fù)雜性，在現(xiàn)代通信技術(shù)中，越來越重視采用計(jì)算機(jī)仿真技術(shù)來進(jìn)行系統(tǒng)。22

11、ASK系統(tǒng)工作原理及數(shù)學(xué)模型2.1 2ASK的調(diào)制原理及設(shè)計(jì)方法數(shù)字幅度調(diào)制又稱幅度鍵控（ASK），二進(jìn)制幅度鍵控記作2ASK。2ASK是利用代表數(shù)字信息“0”或“1”的基帶矩形脈沖去鍵控一個(gè)連續(xù)的載波，使載波時(shí)斷時(shí)續(xù)地輸出。有載波輸出時(shí)表示發(fā)送“1”，無載波輸出時(shí)表示發(fā)送“0”。通過“0”和“1”的組合，來發(fā)送數(shù)據(jù)。 2ASK信號(hào)的產(chǎn)生方法通常有兩種，模擬調(diào)制法（相乘器法）和鍵控法，如下圖 (a)為一般的模擬幅度調(diào)制方法，用乘法器將基帶信號(hào)和載波信號(hào)相乘來實(shí)現(xiàn)的。圖(b)是一種數(shù)字鍵控法，鍵控法是產(chǎn)生2ASK信號(hào)的一種方法。在2ASK中，載波的幅度只有兩種變化狀態(tài)，分別對(duì)應(yīng)二進(jìn)制信息“0”或

12、“1”。一種常用的、也是最簡單的二進(jìn)制振幅鍵控方式稱為通-斷鍵控（On Off Keying）。所以2ASK又稱為通斷控制（OOK）。最典型的實(shí)現(xiàn)方法是用一個(gè)電鍵來控制載波振蕩器的輸出而獲得。其中的開關(guān)電路受s(t)控制。圖(c)是基帶信號(hào)和調(diào)制信號(hào)波形。圖1 2ASK信號(hào)產(chǎn)生的方法及波形2.2 2ASK解調(diào)原理及設(shè)計(jì)方法 2ASK信號(hào)解調(diào)的常用方法主要有兩種：包絡(luò)檢波法和相干檢測法。包絡(luò)檢波法的原理方框圖如圖2所示:調(diào)制后的2ASK信號(hào)先通過一個(gè)帶通濾波器（BPF），濾除大部分的噪聲，并使2ASK信號(hào)可完整地通過；經(jīng)全波整流器橫軸下的波形翻轉(zhuǎn)到橫軸以上；再經(jīng)過一個(gè)低通濾波器（LPF），低通濾

13、波器的作用是濾除高頻雜波，使基帶信號(hào)（包絡(luò)）通過；通過抽樣判決器，這樣就可以還原出基帶信號(hào)。抽樣判決器LPFBPF半波或全波整流2ASK信號(hào)定時(shí)脈沖S(t)圖2 2ASK信號(hào)的包絡(luò)解調(diào)相干檢測法原理方框圖如圖3所示:相干檢測就是同步解調(diào)，首先是2ASK信號(hào)經(jīng)過一個(gè)帶通濾波器，濾除里面的噪聲；經(jīng)相乘器調(diào)制信號(hào)和 coswct 相乘會(huì)產(chǎn)生兩個(gè)頻率信號(hào)，即一個(gè)高頻信號(hào)和一個(gè)頻率與基帶信號(hào)頻率一樣的信號(hào)，我們要得到基帶信號(hào)，即是要它的低頻成分；這樣通過低通濾波器濾除高頻成分即可得到低頻成分也就是基帶信號(hào)。圖3 2ASK的相干解調(diào)3. 2ASK各個(gè)模塊的設(shè)計(jì)3.1 2ASK的調(diào)制模塊2ASK調(diào)制的建模方

14、框圖如圖4所示。圖中為數(shù)字部分，輸出信號(hào)為數(shù)字信號(hào)。其建模思想為： （1）采用數(shù)字載波信號(hào)數(shù)字載波信號(hào)產(chǎn)生的方法可以從外部輸入，也可以通過高頻時(shí)鐘信號(hào)分頻得到。 （2）采用鍵控法：調(diào)制在圖4中，數(shù)字基帶信號(hào)作為鍵控信號(hào)控制與門來完成ASK 調(diào)制。 載波F與門已調(diào)信號(hào)分頻器時(shí)鐘信號(hào)基波信號(hào)開始信號(hào)圖4 2ASK的調(diào)制方框圖3.2 2ASK解調(diào)模塊 解調(diào)方框圖如圖5所示。解調(diào)器包括分頻器,計(jì)數(shù)器，寄存器和判決器等。分頻器的功能是對(duì)時(shí)鐘信號(hào)進(jìn)行分頻得到與發(fā)送端數(shù)字載波相同的數(shù)字載波信號(hào)，寄存器的功能是在時(shí)鐘的上升沿到來時(shí)把數(shù)字ASK信號(hào)存入寄存器，計(jì)數(shù)器的功能是利用分頻器輸出的載波信號(hào)作為計(jì)數(shù)器的時(shí)

15、鐘信號(hào)，在其上升沿到來時(shí)，對(duì)寄存器中的ASK載波個(gè)數(shù)進(jìn)行計(jì)數(shù)，當(dāng)計(jì)數(shù)值m小于3時(shí)，輸出為：“0”，否則則輸出為：“1”，判決器的功能是：以數(shù)字載波作為判決時(shí)鐘，對(duì)計(jì)數(shù)器輸出信號(hào)進(jìn)行抽樣判決，并輸出解調(diào)后的基帶信號(hào)。ASK信號(hào)寄存器開始信號(hào)基帶信號(hào)判決計(jì)數(shù)器分頻器時(shí)鐘信號(hào)圖5 2ASK的解調(diào)信號(hào)4.VHDL程序設(shè)計(jì)4.1 2ASK調(diào)制部分程序設(shè)計(jì)首先將頻率為fc的時(shí)鐘信號(hào)CLK分頻產(chǎn)生頻率為fc/4的載波信號(hào)，以四進(jìn)制計(jì)數(shù)器q循環(huán)計(jì)數(shù)，圖4.2 所示為鍵控電路的VHDL 程序設(shè)計(jì)流程圖?；鶐盘?hào)f=0f=1q=3q=2q=1q=0開始與循環(huán)結(jié)束輸出y圖6 2ASK解調(diào)框圖4.2 2ASK解調(diào)程序

16、設(shè)計(jì)開始m=10m=m+1m=0m<3y=1Y結(jié)束輸出yy=0Nm=11圖7 2ASK解調(diào)框圖5. 2ASK的仿真結(jié)果及分析5.1Quartus II的介紹Altera Quartus II 作為一種可編程邏輯的設(shè)計(jì)環(huán)境, 由于其強(qiáng)大的設(shè)計(jì)能力和直觀易用的接口，越來越受到數(shù)字系統(tǒng)設(shè)計(jì)者的歡迎。Altera Quartus II （3.0和更高版本）設(shè)計(jì)軟件是業(yè)界唯一提供FPGA和固定功能HardCopy器件統(tǒng)一設(shè)計(jì)流程的設(shè)計(jì)工具。工程師使用同樣的低價(jià)位工具對(duì) Stratix FPGA進(jìn)行功能驗(yàn)證和原型設(shè)計(jì)，又可以設(shè)計(jì)HardCopy Stratix器件用于批量成品。系統(tǒng)設(shè)計(jì)者現(xiàn)在能夠用Q

17、uartus II軟件評(píng)估HardCopy Stratix器件的性能和功耗，相應(yīng)地進(jìn)行最大吞吐量設(shè)計(jì)。本次實(shí)驗(yàn)使用的是Quartus II13.1。5.2Quartus II的優(yōu)點(diǎn)支持MAX7000/MAX3000等乘積項(xiàng)器件，Quartus II設(shè)計(jì)軟件現(xiàn) 在除了支持Altera的APEX 20KE，APEX 20KC， APEX II，ARM的Excalibur嵌入處理器方案，Mercury，F(xiàn)LEX10KE和ACEX1K之外，還支持MAX3000A，MAX7000系列乘 積項(xiàng)器件。MAX3000A和MAX7000設(shè)計(jì)者現(xiàn)在可 以使用QuartusII設(shè)計(jì)軟件中才有的所有強(qiáng)大的功能。軟件體

18、積縮小，運(yùn)行速度加快，LogicLock設(shè)計(jì)流程把性能提升15%，采用快速適配選項(xiàng)縮短編譯時(shí)間，Quartus軟件能夠直接滿足特定設(shè)計(jì)需要，為可編程芯片系統(tǒng)（SOPC）設(shè)計(jì)提供了全面的設(shè)計(jì)環(huán)境，它是集系統(tǒng)級(jí)設(shè)計(jì)、嵌入式軟件開發(fā)、可編程邏輯設(shè)計(jì)于一體的綜合性的開發(fā)平臺(tái)。此外，Quartus軟件可以通過與DSP Builder工具、Matlab/Simulink相結(jié)合，方便地實(shí)現(xiàn)各種DSP應(yīng)用系統(tǒng)。Quartus軟件還支持LPM/Megafunction宏功能模塊庫，用戶可以充分利用成熟的模塊，簡化設(shè)計(jì)的復(fù)雜性，加快設(shè)計(jì)速度。Quartus軟件對(duì)第三方EDA具有良好的支持，除了自身具備仿

19、真功能以外，同時(shí)也支持第三方的仿真工具，如ModelSim。這也使用戶可以在設(shè)計(jì)流程的各個(gè)階段熟悉地掌握第三方EDA工具。5.3 2ASK調(diào)制仿真將程序調(diào)試好，可以查看調(diào)制系統(tǒng)的RTL視圖。圖8 2ASK調(diào)制仿真打開創(chuàng)建的VWF文件，將時(shí)鐘信號(hào)等輸入信號(hào)復(fù)制，而Quartus II13.1內(nèi)部是集成有仿真器的，所以不需要再用外部的仿真器，點(diǎn)擊仿真按鈕，可得到如下的仿真圖。圖9 2ASK調(diào)制仿真圖圖10 2ASK調(diào)制仿真局部放大圖如圖11所示，為生成的流量報(bào)告。圖11 2ASK的測試報(bào)告由上面的調(diào)制仿真圖可以看到，在start信號(hào)為高電平時(shí)，電路可以正常工作，當(dāng)基帶信號(hào)為低電平時(shí)，已調(diào)信號(hào)也為低

20、電平；當(dāng)高電平為高電平時(shí)，已調(diào)信號(hào)為載波電平，從這可以看出，已調(diào)信號(hào)的波形受基帶信號(hào)的振幅控制，所以實(shí)現(xiàn)了振幅鍵控調(diào)制。5.4 2ASK解調(diào)仿真解調(diào)模塊RTL視圖。圖12 解調(diào)RTL視打開創(chuàng)建的VWF文件，將時(shí)鐘信號(hào)等輸入信號(hào)復(fù)制，點(diǎn)擊仿真按鈕，可得到解調(diào)的仿真圖。圖13 ASK解調(diào)仿真全圖將解調(diào)的圖展開，得到圖14圖14 2ASK解調(diào)仿真局部放大圖注：a.在q=11時(shí)，m清零。b.在q=10時(shí)，根據(jù)m的大小，進(jìn)行對(duì)輸出基帶信號(hào)y的電平的判決。c.在q為其它時(shí)，m計(jì)xx（x信號(hào)的寄存器）的脈沖數(shù)。d. 輸出的基帶信號(hào)y滯后輸入的調(diào)制信號(hào)x 10個(gè)clk。如圖15所示，為生成的測試報(bào)告。圖15

21、2ASK解調(diào)測試報(bào)告由仿真結(jié)果可以看出，我們解調(diào)出了與基帶信號(hào)一樣的解調(diào)波形。與基帶信號(hào)相比，解調(diào)信號(hào)會(huì)有一點(diǎn)時(shí)延。6.總結(jié)振幅鍵控調(diào)制和解調(diào)在通信電路中廣泛使用，應(yīng)用FPGA完成振幅鍵控調(diào)制解調(diào)，具有通用性和實(shí)用性，用VHDL程序完成電路的軟件設(shè)計(jì)。在課程設(shè)計(jì)過程中，我不斷發(fā)現(xiàn)錯(cuò)誤，不斷改正，不斷領(lǐng)悟檢測調(diào)試環(huán)節(jié)，本身就是在踐行“過而能改，善莫大焉”的知行觀。這次課程設(shè)計(jì)終于順利完成了，在設(shè)計(jì)中遇到了很多問題，最后在同學(xué)的幫助下，終于游逆而解。在今后社會(huì)的發(fā)展和學(xué)習(xí)實(shí)踐過程中，一定要不懈努力，不能遇到問題就想到要退縮，一定要不厭其煩的發(fā)現(xiàn)問題所在，然后一一進(jìn)行解決，只有這樣，才能成功的做成想

22、做的事，才能在今后的道路上劈荊斬棘，而不是知難而退，那樣永遠(yuǎn)不可能收獲成功，收獲喜悅，也永遠(yuǎn)不可能得到社會(huì)及他人對(duì)你的認(rèn)可！ 課程設(shè)計(jì)誠然是一門專業(yè)課，給我很多專業(yè)知識(shí)以及專業(yè)技能上的提升，同時(shí)又是一門講道課，一門辯思課，給了我許多道，給了我很多思，給了我莫大的空間。 同時(shí)，設(shè)計(jì)讓我感觸很深。使我對(duì)抽象的理論有了具體的認(rèn)識(shí)。通過這次課程設(shè)計(jì)，我掌握了Quartus II的基本用法和對(duì)2ASK有了更深的理解。7.參考文獻(xiàn)1.樊昌信.通信原理教程(第六版).北京:國防工業(yè)出版社,2012 2.王振紅. FPGA 開發(fā)與應(yīng)用.北京:清華大學(xué)出版社,2010 3. 江國強(qiáng).EDA 技術(shù)與應(yīng)用M.電子工

23、業(yè)出版社,2007。4.王興亮,寇寶明.數(shù)字通信原理與技術(shù)M.西安:西安電子科技大學(xué)出版社,2009。5.崔良海，徐潔.數(shù)據(jù)通信技術(shù)M.北京:北京大學(xué)出版社, 2009。附錄1.2ASK調(diào)制程序：library ieee;use ieee.std_logic_arith.all;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity PL_ASK isport(clk :in std_logic; -系統(tǒng)時(shí)鐘 start :in std_logic; -開始調(diào)制信號(hào) x :in std_logic; -基帶信號(hào) y

24、:out std_logic); -調(diào)制信號(hào)end PL_ASK;architecture behav of PL_ASK issignal q:integer range 0 to 3; -分頻計(jì)數(shù)器signal f :std_logic; -載波信號(hào)beginprocess(clk)beginif clk'event and clk='1' then if start='0' then q<=0; elsif q<=1 then f<='1'q<=q+1; -改變q后面數(shù)字的大小，就可以改變載波信號(hào)的占空比 elsif q=3 then f<='0'q<=0; -改變q后面數(shù)字的大小，就可以改變載波信號(hào)的頻率 else f<='0'q<=q+1; end if;end if;end process;y<=x and f; -對(duì)基帶碼進(jìn)行調(diào)制end behav;2.2ASK解調(diào)程序library ieee;use ieee.std_logi