實(shí)驗(yàn)四集成計(jì)數(shù)器及其應(yīng)用(DOC)

1、數(shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn)1實(shí)驗(yàn)四 集成計(jì)數(shù)器及其應(yīng)用實(shí)驗(yàn)性質(zhì)：設(shè)計(jì)性一、實(shí)驗(yàn)?zāi)康氖煜ぜ捎?jì)數(shù)器的邏輯功能及各控制端的作用。掌握用集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器的方法。二、實(shí)驗(yàn)原理計(jì)數(shù)器是數(shù)字系統(tǒng)中必不可少的組成部分，它不僅用來(lái)計(jì)輸入脈沖的個(gè)數(shù)，還大量用于分頻、 程序控制及邏輯控制等。計(jì)數(shù)器種類繁多，其分類方式大致有以下三種：第一種：按計(jì)數(shù)器的進(jìn)制分。通常分為二進(jìn)制、十進(jìn)制和N 進(jìn)制計(jì)數(shù)器。第二種：按計(jì)數(shù)脈沖輸入方式不同，可分為同步計(jì)數(shù)器和異步計(jì)數(shù)器兩大類。 同步計(jì)數(shù)器是 指內(nèi)部的各個(gè)觸發(fā)器在同一時(shí)鐘脈沖作用下同時(shí)翻轉(zhuǎn)，并產(chǎn)生進(jìn)位信號(hào)。其計(jì)數(shù)速度快、工作 頻率高、譯碼時(shí)不會(huì)產(chǎn)生尖峰信號(hào)。而異步計(jì)數(shù)器

2、中的計(jì)數(shù)脈沖是逐級(jí)傳送的，高位觸發(fā)器的 翻轉(zhuǎn)必須等低一位觸發(fā)器翻轉(zhuǎn)后才發(fā)生。其計(jì)數(shù)速度慢，在譯碼時(shí)輸出端會(huì)出現(xiàn)不應(yīng)有的尖峰 信號(hào)，但其內(nèi)部結(jié)構(gòu)簡(jiǎn)單，連線少，成本低，因此，在一般低速場(chǎng)合中應(yīng)用。第三種：按計(jì)數(shù)加減分類。則有遞減、遞加計(jì)數(shù)器和可逆計(jì)數(shù)器。其中可逆計(jì)數(shù)器又有加減 控制式和雙時(shí)鐘輸入式兩種。針對(duì)以上計(jì)數(shù)器的特點(diǎn)，我們?cè)谠O(shè)計(jì)電路時(shí)，可根據(jù)任務(wù)要求選用合適器件。 一些常用的計(jì) 數(shù)器如表4-4-1所示。表 4-4-1序號(hào)名稱型號(hào)說(shuō)明1十進(jìn)制同步計(jì)數(shù)器74LS160同步預(yù)置、異步清零2四位二進(jìn)制同步計(jì)數(shù)器74LS161同步預(yù)置、異步清零3十進(jìn)制同步計(jì)數(shù)器74LS162同步預(yù)置、同步清零4四位二

3、進(jìn)制同步計(jì)數(shù)器74LS163同步預(yù)置、同步清零5十進(jìn)制同步加/減計(jì)數(shù)器74LS190異步置數(shù)、無(wú)清零端、單時(shí)鐘輸入74LS192異步置數(shù)、異步清零、雙時(shí)鐘輸入6四位二進(jìn)制同步加/減計(jì)數(shù)器74LS191異步置數(shù)、無(wú)清零端、單時(shí)鐘輸入74LS193異步置數(shù)、異步清零、雙時(shí)鐘輸入7異步二一五一十進(jìn)制計(jì)數(shù)器74LS290l=L匕津豐1=1 rHmC異步清零、異步置9下面我們以 74LS160 74LS161、74LS190 74LS193 74LS290 為例，介紹計(jì)數(shù)器的一般使用 方法，對(duì)于表中的其它器件更詳細(xì)功能介紹請(qǐng)參閱有關(guān)手冊(cè)。1.四位二進(jìn)制同步計(jì)數(shù)器 74LS161 其功能見(jiàn)表 4-4-2

4、所示,計(jì)數(shù)范圍 015。表 4-4-2輸入輸出功能CRLDCTPCTTCP DoD1D2D3Q Q1Q2Q30 x x x x x x x x1 0 x xTd0d1d2d30 0 0 0 dd1d2d3異步7冃零 同步預(yù)置1111Tx x x x加計(jì)數(shù)110 x x x x x x保持禁止計(jì)數(shù)11 x 0 x x x x x保持禁止計(jì)數(shù)CP:時(shí)鐘輸入端，上升沿有效；QQ:計(jì)數(shù)器輸出端；CO 進(jìn)位輸出端；D0D3:并行數(shù)據(jù)輸入端；CT,CTp：計(jì)數(shù)控制端；LD:同步并行置入控制端，低電平有效；CR:異步清除輸入端，低電 平有效。數(shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn)2該器件具有異步清零、同步預(yù)置數(shù)功能。當(dāng) C

5、R=0 時(shí)，計(jì)數(shù)器清零，QQQQ=OOOO,與 CP 無(wú)關(guān)；當(dāng) CR=1LD=0時(shí)， 在 CP脈沖上升沿的作用下， D3D輸入的數(shù)據(jù) d3d2dido被置入計(jì) 數(shù)器， 即 QQQQFCLd2dido.進(jìn)位輸出 CO= QQQQ。當(dāng) CT=CT=LD=CR=1 時(shí)，在 CP 脈沖上升沿作用下進(jìn)行加計(jì)數(shù)。而在 CT 和 CTP中有低電平 時(shí)，計(jì)數(shù)器保持原狀態(tài)不變。因此，利用 CT、C 下和 CC 可級(jí)聯(lián)成多級(jí)計(jì)數(shù)器。當(dāng)計(jì)到最大數(shù) 15 時(shí)（QQQQ=1111）, CO=1 而小于 15 時(shí)，CO=0 所以 CO 可作后級(jí)計(jì)數(shù)器 CT、CTP端的控制信號(hào)， 從而實(shí)現(xiàn)多級(jí)計(jì)數(shù)器間的級(jí)聯(lián)。下面介紹幾個(gè)用

6、 74LS161 構(gòu)成 N 進(jìn)制計(jì)數(shù)器的方法。利用異步清零功能構(gòu)成 N 進(jìn)制計(jì)數(shù)器利用異步清零功能構(gòu)成 N 進(jìn)制計(jì)數(shù)器時(shí)，當(dāng)計(jì)到 N 個(gè) CP 脈沖時(shí)，將 QQ 中的高電平通過(guò) 與非門(mén)將輸出的低電平加到異步清零端 CR 上，使計(jì)數(shù)器回到初始的 O 狀態(tài)，從而實(shí)現(xiàn)了 N 進(jìn)制。 這時(shí)并行數(shù)據(jù)輸入端 DD 可接任意數(shù)據(jù)。用 74LS161 構(gòu)成的十一進(jìn)制計(jì)數(shù)器，其電路如圖 4-4-1 所示。圖 4-4-1反饋清零法利用同步預(yù)置功能構(gòu)成 N 進(jìn)制計(jì)數(shù)器利用同步預(yù)置功能構(gòu)成 N 進(jìn)制計(jì)數(shù)器時(shí)，并行數(shù)據(jù)輸入端 D0D3應(yīng)接計(jì)數(shù)起始數(shù)據(jù)。通常從 0 開(kāi)始計(jì)數(shù)，這時(shí) DD 應(yīng)接低電平。當(dāng)計(jì)到（N-1）個(gè) C

7、P 脈沖時(shí)，將 QQ 中的高電平通過(guò)與非門(mén) 將輸出的低電平加到同步置入控制端LD上，這樣當(dāng)輸入第 N 個(gè) CP 脈沖時(shí)，計(jì)數(shù)器將被置數(shù)到 0,回到初始的計(jì)數(shù)狀態(tài)，從而實(shí)現(xiàn)了 N 進(jìn)制計(jì)數(shù)。用 74LS161 構(gòu)成的一進(jìn)制計(jì)數(shù)器，其電路 如圖 4-4-2 所示。11PhQU QIQ2Q3Pco74161kpLD0CR DO DI D2 D3丄11圖 4-4-2置數(shù)歸零法還可以用預(yù)置補(bǔ)數(shù)法構(gòu)成 N 進(jìn)制計(jì)數(shù)器。電路連接方式見(jiàn)圖 4-4-3 所示（兩電路功能相同）此電路的工作狀態(tài)為 515。預(yù)置端 C3E2DC0=0101，輸出端 QQQQ=1111 （此時(shí) CO=1。這 樣，計(jì)數(shù)器從 5 開(kāi)始計(jì)數(shù)

8、，到 15 后回到 5。由于 74LS161 為 16 進(jìn)制，對(duì)模 N 計(jì)數(shù)器可利用預(yù)置 （16-N）的方法實(shí)現(xiàn)。也可利用 015 中任一段 11 個(gè)狀態(tài)來(lái)實(shí)現(xiàn)模 11,如 212, 414 等。11CP數(shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn)3圖 4-4-4 74LS161 構(gòu)成 M166 同步加計(jì)數(shù)器上圖是利用同步預(yù)置功能實(shí)現(xiàn)的位數(shù)擴(kuò)展，也可以用異步清零功能實(shí)現(xiàn)該電路，只不過(guò)是 輸出的二進(jìn)制數(shù)加 1 而已。2.十進(jìn)制同步加法計(jì)數(shù)器 74LS16074LS160 的功能同表 4-4-2 所示，它與 74LS161 的功能完全相同，但它是十進(jìn)制計(jì)數(shù)器，當(dāng) 計(jì)數(shù)狀態(tài)計(jì)到 1001 時(shí)，即產(chǎn)生進(jìn)位輸出，并重新由 0

9、000 開(kāi)始計(jì)數(shù)，計(jì)數(shù)范圍 09。用 74LS160 構(gòu)成 N 進(jìn)制計(jì)數(shù)器的方法可參見(jiàn) 74LS161 的設(shè)計(jì)方法，在這里就不再贅述。圖 4-4-5 為用兩片 74LS160 構(gòu)成 60 進(jìn)制計(jì)數(shù)器的電路圖，初態(tài)為 0000。1CPT QO QI Q2 Q3CQ74161_CP_LDCR DO DI D2 D39 II II10 101計(jì)數(shù)器位數(shù)的擴(kuò)展74LS161 為 M16 加計(jì)數(shù)器，要實(shí)現(xiàn)模數(shù)大于 16 計(jì)數(shù)器，可將多片 74LS161 級(jí)聯(lián)，進(jìn)行擴(kuò)展。圖4-4-4 為構(gòu)成 M166 的同步加計(jì)數(shù)器的邏輯電路圖。166 的最大狀態(tài)為 165,二進(jìn)制數(shù) 為 10100101，需兩片 74L

10、S161。兩片的 CP 端連在一起，接成同步狀態(tài)；片 的進(jìn)位輸出 CO 端 接片 的 CT、CTP，保證片(1)的 QQQQ 由 1111 回到 0000 時(shí)，片 加 1。就是說(shuō)，片(1)每個(gè) CP 脈沖進(jìn)行加一計(jì)數(shù)，片每第 16 個(gè) CP 脈沖進(jìn)行加一計(jì)數(shù)。最后，在輸出 QQQQQQQQ=10100101 時(shí)，由兩片的LD端回到 0。74161 (2)；QO QIQ2Q3COT74161(1)戶4：1CR DO DI D2 D3CPD麗74192砰coE LD DC DI D2 D3CO 1111XX X Xy i i I X X X X圖 4-4-9 74LS192 級(jí)聯(lián)成 100 進(jìn)制加

11、/減計(jì)數(shù)器01圖 4-4-10 74LS192 級(jí)聯(lián)成 60 進(jìn)制減計(jì)數(shù)器數(shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn)7I.構(gòu)成十進(jìn)制計(jì)數(shù)器有兩種方法。如將 CR 和 Q 相連，CR 輸入計(jì)數(shù)脈沖時(shí)，構(gòu)成 8421BCD 計(jì)數(shù)器；如將 Q 和 CP 相連，CR 輸入計(jì)數(shù)脈沖時(shí)，則構(gòu)成 5421BCD 計(jì)數(shù)器。n.構(gòu)成二進(jìn)制和五進(jìn)制計(jì)數(shù)器。CR 輸入計(jì)數(shù)脈沖，Q 輸出二分頻信號(hào)；CR 輸入計(jì)數(shù)脈 沖，Q 輸出五分頻信號(hào)。將 Q 和后級(jí)時(shí)鐘端相連可級(jí)聯(lián)成多級(jí)計(jì)數(shù)器。由 74LS290 構(gòu)成十進(jìn)制計(jì)數(shù)器1由 74LS290 構(gòu)成的 8421BCD 碼十進(jìn)制計(jì)數(shù)器電路如圖 4-4-11 所示。將 CR 和 Q 相連，CR

12、作 計(jì)數(shù)脈沖輸入端 CF，由 QQ 輸出。2由 74LS290 構(gòu)成的 5421BCD 碼十進(jìn)制計(jì)數(shù)器電路如圖 4-4-12 所示。將 CF 和 Q3 相連，CR 作 計(jì)數(shù)脈沖輸入端 CF 從高位到低位的輸出端為由 Q、Q、Q、Q。圖 4-4-12 由 74LS290 構(gòu)成的 5421BCDS 十進(jìn)制計(jì)數(shù)器電路利用異步清零功能構(gòu)成的九進(jìn)制計(jì)數(shù)器由 74LS290 構(gòu)成的 8421BCD 碼九進(jìn)制計(jì)數(shù)器電路如圖 4-4-13 所示。計(jì)數(shù)器計(jì)到 9 時(shí)，輸出 狀態(tài)為 QQQQ=1001，將 Q 和 Q 分別與 際相連，這時(shí)計(jì)數(shù)器回到初始的 0 狀態(tài)，從而實(shí)現(xiàn) 九進(jìn)制計(jì)數(shù)器。參考圖 4-4-12，可

13、構(gòu)成 5421BCD3 九進(jìn)制計(jì)數(shù)器電路。級(jí)聯(lián)成 44 進(jìn)制計(jì)數(shù)器電路如圖 4-4-14 所示。當(dāng)計(jì)數(shù)器計(jì)到 44 時(shí)，輸出狀態(tài)為 Q Q Q Q Q Q Q Q=01000100, 將所有高電平通過(guò)與門(mén)同時(shí)加到兩個(gè)計(jì)數(shù)器的RU 和 Rk 端上，使計(jì)數(shù)器回到初始的 0 狀態(tài)。數(shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn)8ROAROBSAS9BCPQ0CP1CPOQ1 Q2 Q374LS290圖 4413 由 74LS290 構(gòu)成的 8421BC 血九進(jìn)制計(jì)數(shù)器電路數(shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn)9三、實(shí)驗(yàn)儀器及器件現(xiàn)代電工電子綜合實(shí)驗(yàn)裝置數(shù)字萬(wàn)用表雙蹤示波器 74LS20 74LS160 74LS161、74LS192 74

14、LS193 74LS290 74LS138 74LS151四、預(yù)習(xí)報(bào)告要求熟悉以上各芯片的管腳排列及其工作原理。掌握集成計(jì)數(shù)器的使用方法。五、實(shí)驗(yàn)內(nèi)容驗(yàn)證 74LS160 的模 10 計(jì)數(shù)器功能。并分別實(shí)現(xiàn) 7 進(jìn)制、26 進(jìn)制計(jì)數(shù)器。繪出邏輯電路圖并驗(yàn) 證其正確性。驗(yàn)證 74LS161 的模 16 計(jì)數(shù)器功能。并分別實(shí)現(xiàn) 7 進(jìn)制、26 進(jìn)制計(jì)數(shù)器。繪出邏輯電路圖并驗(yàn) 證其正確性。順序脈沖發(fā)生器設(shè)計(jì)。用 74LS161 和 74LS138 構(gòu)成順序脈沖發(fā)生器電路。繪出邏輯電路圖并 驗(yàn)證其正確性。用示波器觀察并記錄輸入/出波形。驗(yàn)證 74LS192 的模 10 加/減計(jì)數(shù)器功能。實(shí)現(xiàn) 26 進(jìn)

15、制加和減計(jì)數(shù)器功能。繪出邏輯電路圖并驗(yàn)證其正確性。序列信號(hào)發(fā)生器設(shè)計(jì)。用 74LS161 和 74LS151 設(shè)計(jì)一個(gè)脈沖序列發(fā)生器，使其在一系列脈沖 的作用下，輸出端能周期性的輸出 0010110111 的脈沖序列。用示波器觀察并記錄輸入/出波形。六、實(shí)驗(yàn)報(bào)告要求按照“五.實(shí)驗(yàn)內(nèi)容”的要出設(shè)計(jì)的全過(guò)程，畫(huà)出電路邏輯圖，記錄實(shí)驗(yàn)結(jié)果；數(shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn)10實(shí)驗(yàn)五 MSI 移位寄存器及 555 定時(shí)器的應(yīng)用實(shí)驗(yàn)性質(zhì)：設(shè)計(jì)性一、實(shí)驗(yàn)?zāi)康恼莆找莆患拇嫫鞯墓ぷ髟砑捌鋺?yīng)用；掌握 555 定時(shí)器的工作原理及其應(yīng)用；（了解簡(jiǎn)單數(shù)字系統(tǒng)實(shí)驗(yàn)、調(diào)試及故障排除方法。二實(shí)驗(yàn)原理1.移位寄存器具有移位功能的寄存

16、器稱為移位寄存器。 按功能分， 可分為單向移位寄存器和雙向移位寄存 器兩種；按輸入與輸出信息的方式分，有并行輸入并行輸出，并行輸入串行輸出，串行輸入并 行輸出，串行輸入串行輸出及多功能方式五種。在使用移位寄存器時(shí)，可根據(jù)任務(wù)要求， 從器件手冊(cè)或有關(guān)資料中，選出合適器件，查出該 器件功能表，掌握其器件功能特點(diǎn)，就可以正確地使用。74LS194 是四位并行存取雙向移位寄存器，功能表如表 4-5-1 所示。其中，S1、S0 為控制端，控制方式如上表所示。由功能表可知，該移位寄存器具有左移、 右移、并行輸入數(shù)據(jù)、保持及清除等五種功能。表 4-5-1 74LS194 功能表輸入輸出清除時(shí)鐘模式串行并行Q

17、A QB QC QD:S1S0左右A B C D01111111X Lf4 f tX X1 0 01 1 0X X1 11 00 0XXXXXXX1X01 X 0XXXX X X X X X X X a b cdX X X X X X X X X X XX X X X X X X X X0 0 0 0QA QB0QC0QD0a b c d1 QANQBNQCN0 QANQBNQCNQB QCnQDn1 QB QCnQDn0QA QB0QC0QD0說(shuō)明：a b、c、d=輸入AB C 或 D 端相應(yīng)的穩(wěn)定態(tài)輸入電平。QA QB。QCoQD=在規(guī)定的穩(wěn)態(tài)輸入條件建立之前， QA QB QC QD 相

18、應(yīng)的電平。 QA QBNQCN-在最近的時(shí)鐘上升沿跳變之前 QA QB QC 相應(yīng)的電平。四位雙向通用移位寄存器 74LS194 的應(yīng)用舉例：移位寄存器的級(jí)聯(lián)為了增加移位寄存器的位數(shù)，可在 CP 移位脈沖的驅(qū)動(dòng)能力范圍內(nèi)，將多塊移位寄存器級(jí)聯(lián) 擴(kuò)展，以滿足字長(zhǎng)的要求。圖 4-5-1 所示為兩塊移位寄存器 74194 的級(jí)聯(lián)連接圖。其功能與單個(gè)移位寄存器的功能類似數(shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn)11狀態(tài)圖（a）電路圖圖 4-5-3 74LS194構(gòu)成的右扭環(huán)形計(jì)數(shù)器D4D5DCD7圖 4-5-1多位移位寄存器的級(jí)聯(lián)當(dāng) SS=11 時(shí)，在 CP 脈沖正沿作用下，DD7的數(shù)據(jù)被送到 Q0Q7的輸出端，移位寄存

19、器 完成置數(shù)功能。當(dāng) SS=01 時(shí)，移位寄存器完成左移操作功能。當(dāng)?shù)诎藗€(gè) CP 脈沖到來(lái)時(shí)，Q7 Q 全部變?yōu)?“0”。當(dāng) SS=10 時(shí)，移位寄存器完成右移操作功能。當(dāng)?shù)诎藗€(gè) CP 脈沖到來(lái)時(shí)，Qo Q7全部變?yōu)?“ 1”。當(dāng) ss=oo 時(shí)，移位寄存器處于保持狀態(tài)。構(gòu)成環(huán)形計(jì)數(shù)器環(huán)形計(jì)數(shù)器實(shí)際上就是一個(gè)環(huán)的移位寄存器。 根據(jù)初態(tài)設(shè)置的不同，這種電路的有效循環(huán)常 常是循環(huán)移位一個(gè)“ 1”或一個(gè)“ 0”。圖 4-5-2 是由四位移位寄存器 74194 構(gòu)成的環(huán)形左移移位 寄存器的邏輯電路圖。將 Q 接 DSL，RD=1,取 QQQQ 中只有一個(gè) 1 的循環(huán)為主循環(huán)，即 DDDD=0001。取

20、 M 仁 1M 先為 1,實(shí)現(xiàn)并入功能：QQQQ= BDDD=0001,然后令 M=0,則隨著 CP 脈沖的輸入，電路開(kāi) 始左移環(huán)形移位操作，其主循環(huán)狀態(tài)圖和波形圖分別如圖4-5-2（b）、（c）所示。從圖 4-5-2（ b）中可以看出，4 個(gè)觸發(fā)器可以形成 4 個(gè)狀態(tài)，可以做模 4 計(jì)數(shù)器。當(dāng)環(huán)形計(jì) 數(shù)器主循環(huán)有 n 個(gè)觸發(fā)器時(shí)，模數(shù)就為 n。從圖 4-5-2（ c）中可以看出，在 QQQQ 中只有一個(gè) 高電平 1（也可以只有一個(gè)低電平 0）依次輸出，形成一種節(jié)拍脈沖波形，節(jié)拍的高電平寬度為 一個(gè) CP 周期。這種電路也稱節(jié)拍發(fā)生器。構(gòu)成扭環(huán)形計(jì)數(shù)器74LS194 構(gòu)成的右扭環(huán)形計(jì)數(shù)器的電路

21、圖圖 4-5-3（a）所示，是把 Q 接非門(mén)后再接右移串入 端 DSR（若將 Q0接 DSL，則構(gòu)成左扭環(huán)形計(jì)數(shù)器）。4-5-3（b）為右扭環(huán)形計(jì)數(shù)器的狀態(tài)圖。從狀態(tài) 圖中可以看出，4 個(gè)觸發(fā)器構(gòu)成扭環(huán)計(jì)數(shù)器時(shí)，主循環(huán)有 8 個(gè)狀態(tài)，即 n 個(gè)觸發(fā)器，扭環(huán)計(jì)數(shù)器 為模 2n。在觸發(fā)器個(gè)數(shù)相同時(shí)，模數(shù)比環(huán)形計(jì)數(shù)器提高一倍。no-QoQiQiQs一SiQ1Q2Q3-s01-D職職DSR%RDCPDQDJD2D5CP DoPD2DJY丨丨I丨 HCFLQOQQQHQ4Q5Q&CP0101(b)onionin1IH0數(shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn)12圖 4-5-22.集成定時(shí)器 NE555集成定時(shí)器是

22、一種模擬、數(shù)字混合型的中規(guī)模集成電路，只要外接適當(dāng)?shù)碾娮桦娙莸仍?，可方便地?gòu)成單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器等脈沖產(chǎn)生或波形變換電路。定時(shí)器有雙極型和CMOS兩大類，結(jié)構(gòu)和工作原理基本相似。通常雙極型定時(shí)器具有較大的驅(qū)動(dòng)能力，而CMOS!時(shí)器則具有功耗低，輸入阻抗高等優(yōu)點(diǎn)。圖 4-5-4 (a)、(b)為集成定時(shí)器 555 內(nèi)部邏輯圖及引腳排列。CFQ3Q2Q0(C)juLnLTLrmrLn主循環(huán)波形圖主循環(huán)主循環(huán)74LS194 構(gòu)成的環(huán)形左移移位寄存器011oon(b) 主循環(huán)狀態(tài)圖noinnon數(shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn)13UQCCITHU(；GNDTLOUT RObJ 12| 3 14(a)(b

23、)圖 4-5-4 集成定時(shí)器 5551: GND,接地端；2:TL，觸發(fā)輸入端；3:OUT,輸出端；4:RD，直接置零端；5: UC，控制端；6:TH，閾值輸入端；7: CT，放電端;8:UCC，電源端；數(shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn)14從定時(shí)器內(nèi)部邏輯圖可見(jiàn)，它含有兩個(gè)高精度比較器A、個(gè)基本 RS 觸發(fā)器及放電晶體管 T。比較器的參考電壓由三只 5K的電阻組成的分壓提供，它們分別使比較 Ai的同相輸入 端和 A2的反相輸入端的電位為 2/3UCCUC 環(huán)口 1/3 Ucc，如果在引腳 5 （控制電壓端 UC）外加控 制電壓，就可以方便的改變兩個(gè)比較器的比較電平，若控制電壓端 5 不用時(shí)需在該端與地之

24、間 接入約 0.01 的電容以清除外接干擾，保證參考電壓穩(wěn)定值。比較器 A 的反相輸入端接高觸發(fā) 端 VB（腳 6），比較器A的同相輸入端低觸發(fā)端 TL（腳 2），TH和 TL控制兩個(gè)比較器工作，而比 較器的狀態(tài)決定了基本 RS 觸發(fā)器的輸出，基本 RS 觸發(fā)器的輸出一路作為整個(gè)電路的輸出（腳 3）， 另一路接晶體管 T 的基極控制它的導(dǎo)通與截止，當(dāng) T 導(dǎo)通時(shí)，給接于腳 7 的電容提供低阻放電 通路。集成定時(shí)器的典型應(yīng)用：?jiǎn)畏€(wěn)態(tài)觸發(fā)器單穩(wěn)態(tài)觸發(fā)器在外來(lái)脈沖作用下，能夠輸出一定幅度與寬度的脈沖，輸出脈沖的寬度就是 暫穩(wěn)態(tài)的持續(xù)時(shí)間 tw。圖 4-5-5 為由 555 定時(shí)器和外接定時(shí)元件 RT

25、、 CT構(gòu)成的單穩(wěn)態(tài)觸發(fā)器。 觸發(fā)信號(hào)加于低 觸發(fā)端 （腳2），輸出信號(hào) UO由腳 3 輸出。在 Ui端未加觸發(fā)信號(hào)時(shí)，電路處于初始穩(wěn)態(tài)，單穩(wěn)態(tài)觸發(fā)器的輸出Uo為低電平。若在 Ui端加一個(gè)具有一定幅度的負(fù)脈沖，如圖 4-5-5 （b）所示，于是在 2 端出現(xiàn)一個(gè)尖脈沖，使該端電 位小于1/3UCD從而使比較器A觸發(fā)翻轉(zhuǎn)，觸發(fā)器的輸出 Uo從低電平跳變?yōu)楦唠娖剑瑫悍€(wěn)態(tài)開(kāi)始。 電容 G 開(kāi)始充電，UCT按指數(shù)規(guī)律增加，當(dāng)UCT上升到 2/3UCD時(shí)，比較器 A1翻轉(zhuǎn)，觸發(fā)器的輸出 Uo從高電平返回低電平，暫穩(wěn)態(tài)終止。同時(shí)內(nèi)部電路使電容G 放電，UCT迅速下降到零，電路回到初始穩(wěn)態(tài)，為下一個(gè)觸發(fā)脈沖

26、的到來(lái)作好準(zhǔn)備。圖 4-5-5單穩(wěn)態(tài)觸發(fā)器電路暫穩(wěn)態(tài)的持續(xù)時(shí)間 tw決定于外接元件 FT、G 的大?。▓D 4-5-5 中的 100K 應(yīng)該調(diào)小點(diǎn)，大約 20K,此時(shí)能夠較清楚的觀察波形）。tw=1.1RiCr改變 RT、G 可使 tw在幾個(gè)微秒到幾十分鐘之間變化 快放電。多諧振蕩器CT盡可能選得小些，以保證通過(guò) T 很(a)(b)數(shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn)15和單穩(wěn)態(tài)觸發(fā)器相比，多諧振蕩器沒(méi)有穩(wěn)定狀態(tài)，只有兩個(gè)暫穩(wěn)態(tài)，而且無(wú)須用外來(lái)觸發(fā) 脈沖觸發(fā)，電路能自動(dòng)交替翻轉(zhuǎn)，使兩個(gè)暫穩(wěn)態(tài)輪流出現(xiàn)，輸出矩形脈沖。圖 4-5-6 所示為由 555 定時(shí)器和外接元件 Ri、Fb、C 構(gòu)成的多諧振蕩器，腳 2 和腳 6 直接相 連，它將自激發(fā)，成為多諧振蕩器。外接電容 C 通過(guò) R+ F2