EDA課程設計八位數(shù)碼管掃描顯示電路的設計資料

1、eda技術及應用課程設計報告題 目：八位數(shù)碼管掃描顯示電路的設計院（系）：機電與自動化學院專業(yè)班級：電氣自動化技術 1001學生姓名：學 號： 20102822018指導教師：何為2012年6月10日至2012年6月23日-19 -eda術及應用課程設計任務書、設計題目八位數(shù)碼管掃描顯示電路的設計 二、設計主要內(nèi)容本課題要求掌握使用 quartus ii設計數(shù)字系統(tǒng)的設計思路和設計方法。學習 vhdl基本邏輯電路的綜合設計應用。掌握 vhdl語言的語法規(guī)范，掌握時序電 路描述方法。掌握多個數(shù)碼管動態(tài)掃描顯示的原理及設計方法。設計一個八位數(shù)碼管共陰極動態(tài)掃描顯示控制電路，要求顯示學生自己的學 號

2、。利用實驗室設備完成系統(tǒng)設計并進行運行調(diào)試。1、具體設計內(nèi)容如下：(1)靜止顯示學號；(2)動態(tài)循環(huán)顯示學號。2、提供設計報告，報告要求包括以下內(nèi)容：設計思路、設計輸入文件、設計 與調(diào)試過程、模擬仿真結果和設計結論。三、原始資料1、led顯示模塊原理lem段碼和位碼之分，所謂段碼就是讓 led顯示出“8.”的八位數(shù)據(jù)，一般 情況下要通過一個譯碼電路，將輸入的4位2進制數(shù)轉換為與led顯示對應的8位 段碼。位碼也就是led的顯示使能端，對于共陽級的led而言，高電平使能。要讓 8個led同時工作，顯示數(shù)據(jù)，就是要不停的循環(huán)掃描每一個ler并在使能每一個led的同時，輸入所需顯示的數(shù)據(jù)對應的 8位

3、段碼。雖然8個led是依次顯示， 但是受視覺分辨率的影響，看到的現(xiàn)象是 8個led同時工作。多個數(shù)碼管動態(tài)掃描顯示，是將所有數(shù)碼管的相同段并聯(lián)在一起，通過選通信 號分時控制各個數(shù)碼管的公共端，循環(huán)點亮多個數(shù)碼管，并利用人眼的視覺暫留現(xiàn) 象，只要掃描的頻率大于50hz,將看不到閃爍現(xiàn)象。2、系統(tǒng)結構圖信號名與芯片引腳對照表硬件資源元件引腳ep3c5i腳序號電路使用說明led數(shù)碼顯示a133該部分電路為固定 電路。使用led數(shù)碼顯示 時請按照器件引腳 分配表進行引腳分 配后再卜載到芯片 中。b135c136d137e138f141g142dp12874ls138s1125s2126s31273、l

4、ed連接圖4、課程設計使用設備(1) eda及sopc綜合實驗平臺;(2)導線若干；(3) pc 機；(4) quartus ii開發(fā)工具軟件。四、要求的設計成果(5) 根據(jù)控制要求設計硬件電路原理圖。(6) 編寫用于系統(tǒng)仿真的vhdl源程序。(7) 系統(tǒng)仿真及驗證結果。(8) 編寫eda技術及應用課程設計報告，課程設計報告內(nèi)容包括：設計方案、課程設計過程和設計思想、方法、原理。畫出系統(tǒng)的原理圖。vhdl語言程序及仿真波形。參考資料、參考書及參考手冊。 其他需要說明的問題，例如操作說明、程序的調(diào)試過程、遇到的問題及解 決方法、對課程設計的認識和建議等。可編程控制器技術課程設計報告可以手寫，也可

5、以用電腦編排打印， 報告格式按照華中科技大學武昌分校課程設計管理辦法執(zhí)行。課程設計報告要 求內(nèi)容正確完整，圖表清晰，敘述簡明，語句通順，字數(shù)不得少于2000漢字。 課程設計報告按封面、任務書、設計說明書、圖紙、實物照片貼頁(實物照 片貼在a4復印紙上)、成績評定表的順序裝訂。五、進程安排內(nèi)容時間下達課程設計任務書。講解課程設計的任務與要求、 進度安排、指導時間、注意事項、提供參考資料。學生到 實驗室熟悉設備。1天搜集資料、方案論證、初步設計。1天設計vhdls言程序。2天在實驗裝置上進行硬件測試。3天方案優(yōu)化、總結完善、整理資料、撰寫課程設計報告。2天答辯、課程設計總結。1天共計10天（2周）

6、六、主要參考資料1鄭燕，赫建國.基于vhdl與quartus ii軟件的可編程邏輯器件應用于開發(fā).北 京:國防工業(yè)出版社，2011.2 altera. pin information for the cyclone iii ep3c10 device. san jos:altera corp, 2008.3潘松，黃繼業(yè).eda 技術實用教程一一vhdl版.北京:科學出版社，2010.指導教師（簽名）：20年 月 日1 .課程設計題目及要求 71.1 課程設計題目71.2 課程設計要求71.3 系統(tǒng)總體方案設計72 . led的工作原理82.1 led工作原理82.2 led動態(tài)掃描顯示原理93

7、 .系統(tǒng)設計93.1 硬件電品&設計93.2 vhdl代碼設計94 .運行調(diào)試,134.1 時序仿真134.2 硬件邏4?驗證 ,154.3 調(diào)試結果分析 164.4 調(diào)試中出現(xiàn)的問題及解決方法 165 總結,166 .參考文獻177 .附錄1系統(tǒng)硬件電路圖 18附錄2實物照片191 .課程設計題目及要求1.1 課程設計題目八位數(shù)碼管靜態(tài)掃描顯示電路的設計1.2 課程設計要求本課題要求掌握使用quartus ii設計數(shù)字系統(tǒng)的設計思路和設計方法。學習 vhdl基本邏輯電路的綜合設計應用。掌握 vhdl語言的語法規(guī)范，掌握時序 電路描述方法。掌握多個數(shù)碼管動態(tài)掃描顯示的原理及設計方法。設

8、計一個八位數(shù)碼管共陰極動態(tài)掃描顯示控制電路，要求顯示學生自己的學號。利用實驗室設備完成系統(tǒng)設計并進行運行調(diào)試。1.3 系統(tǒng)總體方案設計設計流程圖如下：首先，我們要對所要設計的八位數(shù)碼管靜態(tài)掃描顯示電路充分理解，同時在了解了所給的硬件器材的基礎上需進行 “源程序的編輯和編譯”一一用一定的邏 輯表達手段將設計表達出來；其次要進行“邏輯綜合” 一一將用一定的邏輯表達 手段表達出來的設計，經(jīng)過一系列的操作，分解成一系列的基本邏輯電路及對應 關系；然后要進行“目標器件的布線/適配”一一在選定的目標器件中建立這些 基本邏輯電路及對應關系；最后，目標器件的編程下載一一將前面的軟件設計經(jīng) 過編程變成具體的設計

9、系統(tǒng)，同時在設計過程中要進行有關“仿真”一一模擬有 關設計結果，看是否與設計構想相符。系統(tǒng)結構框圖如下：硬件資源元件引腳ep3c弓唧序號電路使用說明led數(shù)碼顯示a133該部分電路為固定 電路。使用led數(shù)碼顯示 時請按照器件引腳 分配表進行引腳分 配后再卜載到芯片 中。b135c136d137e138f141g142dp12874ls138s1125s2126s31272 . led的工作原理2.1 led工作原理led為分段式半導體顯示器，通常稱為七段發(fā)光二極管顯示器。下圖為七段 發(fā)光二極管顯示器共陰極和共陽極的電路圖。對共陰極顯示器的公共端應接地， 給a-g輸入相應高電平，對應字段的發(fā)光

10、二極管顯示十進制數(shù)；對共陽極的公共 端應接+5v電源，給a-g輸入端相應低電平，對應字段的發(fā)光二極管也顯示十進 制數(shù)。fl t lb iw edcomc dtp (a)外影dip g f e d c b a dip« f e d c bacomcob4十5v(o)共幗極(c)共陰極2.2 led動態(tài)掃描顯示原理led有段碼和位碼之分，所謂段碼就是讓 led顯示出“8.”的八位數(shù)據(jù)，一 般情況下要通過一個譯碼電路，將輸入的4位2進制數(shù)轉換為與led顯示對應的 8位段碼。位碼也就是led的顯示使能端，對于共陽級的led而言，高電平使能。 要讓8個led同時工作，顯示數(shù)據(jù)，就是要不停的循環(huán)

11、掃描每一個 led,并在使 能每一個led的同時，輸入所需顯示白數(shù)據(jù)對應的8位段碼。雖然8個led依 次顯示，但是受視覺分辨率的影響，看到的現(xiàn)象是 8個led同時工作。多個數(shù)碼管動態(tài)掃描顯示，是將所有數(shù)碼管的相同段并聯(lián)在一起， 通過選通 信號分時控制各個數(shù)碼管的公共端，循環(huán)點亮多個數(shù)碼管，并利用人眼的視覺暫 留現(xiàn)象，只要掃描的頻率大于 50hz,將看不到閃爍現(xiàn)象。3系統(tǒng)設計3.1硬件電路設計范 taw "jlsj x x & u grl-i.>/ mllg、1 (i白川uf%; 1 i i r阻fej、ij rr.lvw mm:j巨版3.2 vhdl程序設計librar

12、y ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_signed.all;entity scan_seg8 isport(clk3,clk5:in std_logic;rst: in std_logic;seg_da:out std_logic_vector(7 downto 0);seg_sel:out std_logic_vector(2 downto 0);end scan_seg8;architecture a

13、do of scan_seg8 issignalseg_buf1,seg_buf2,seg_buf3,seg_buf4,seg_buf0:std_logic_vector(3 downto 0);signal seg_buf5,seg_buf6,seg_buf7,seg_buf8:std_logic_vector(3 downto 0);signal seg_cnt:std_logic_vector(2 downto 0);signal seg_temp:std_logic_vector(3 downto 0);signal clk:std_logic;beginprocess(clk5)be

14、ginif clk5'event and clk5='1' then clk<=not clk;end if;end process;process(clk5,rst)beginif clk5' event and clk5='1' thenif clk='1' thenseg_buf1<="0010"seg_buf2<="0010"seg_buf3<="1000"seg_buf4<="0010"seg_buf5<=

15、"0000"seg_buf6<="0001"seg_buf7<="0000"seg_buf8<="0010"elseseg_buf1<="1111"seg_buf2<="1111"seg_buf3<="1111"seg_buf4<="1111"seg_buf5<="1111"seg_buf6<="1000"seg_buf7<="

16、0001"seg_buf8<="0000"end if;end if;end process;process (clk3,rst)beginif clk3' event and clk3='1' thenif rst='1' then seg_cnt<="000"elseseg_cnt<=seg_cnt+1;end if;end if;end process;seg_sel<=seg_cnt;process(seg_cnt,seg_buf1,seg_buf2,seg_buf3,se

17、g_buf4,seg_buf5,seg_buf6 ,seg_buf7,seg_buf8)begincase seg_cnt iswhen o"0" => seg_temp<=seg_buf1;when o"1" => seg_temp<=seg_buf2;when o"2" => seg_temp<=seg_buf3;when o"3" => seg_temp<=seg_buf4;when o"4" => seg_temp<=seg_b

18、uf5;when o"5" => seg_temp<=seg_buf6;when o"6" => seg_temp<=seg_buf7;when o"7" => seg_temp<=seg_buf8;when others=> seg_temp<="xxxx"end case;end process;process(seg_temp)begincase seg_temp iswhen "0000"=> seg_da<="001

19、11111”;when "0001"=> seg_da<="00000110”;when "0010"=> seg_da<="01011011”;when "0011"=> seg_da<="01001111”;when "0100"=> seg_da<="01100110”;when "0101"=> seg_da<="01101101" when "0110&qu

20、ot;=> seg_da<="01111101" when "0111"=> seg_da<="00000111" when "1000"=> seg_da<="01111111" when "1001"=> seg_da<="01101111" when "1010"=> seg_da<="01110111" when "1011"=&

21、gt; seg_da<="01111100”;when "1100"=> seg_da<="00111001" when "1101"=> seg_da<="01011110" when "1110"=> seg_da<="01111001" when "1111"=> seg_da<="00000000" when others=> null;end case;en

22、d process;end architecture ado;4運行調(diào)試4.1 時序仿真(1) 建立波形文件。選擇file項及其new,再選擇new窗中的 waveform editer.項，打開波形編輯窗。(2)輸入信號節(jié)點。在波形編輯窗的上方選擇node項，在下拉菜單中選擇輸入信號，在彈出的窗口中首先點擊list鍵，這時左窗口將列出設計所以信號 節(jié)點。由于設計者有時只需要觀察其中部分信號的波形，因此要利用中間的“=>”鍵將需要觀察的信號選到右欄中，然后點擊ok鍵即可將測試信號。(3)設置波形參量。波形編輯窗中已經(jīng)調(diào)入了所有節(jié)點信號，在為編輯窗 輸出信號測試前，首先設定相關的仿真參數(shù)。

23、(4)設定仿真時間寬度。選擇file項及其end time選項，在end time選擇 窗中選擇適當?shù)姆抡鏁r間域，以便有足夠長的觀察時間。(5)波形文件存盤。選擇file項及其save as項，按ok鍵即可。(6)運行仿真器，觀察分析波形。選中“processing'菜單下的"start siulation”， 直到出現(xiàn)“simulation was successful對話框。把所有的參數(shù)都設定好了之后， 就可以觀察相關的波形了。3 licjiollim gub li期咖。_工 咖mi螂麗x _肌川i. 廊畫 .岫咖 _ioi x iio k in i no k mm 曲1

24、165nl190 及 iw*v* 0t2k statend】g m 200 pbi imp n 叫n 詢 gki 處,u nop” 獺口俄酒 ph 獺 phi 菊 pm xop” 3mpm 坳 pmiti0wi“l(fā)moiinni，:加成舊廠 oociitujlqlolidlxoooosox01l0101附x111(m0i00)<1m t | |tm 】| j|:->q i<4« )01110d1uii1 xoio(ki:xrmoi皿i工 .0i111ei_曲ple】；13，*工“1 1 puo iin_x» 1«l_a仇。zdcill4.2 硬件

25、邏輯驗證(1)確認已經(jīng)打開了工程scan_seg8。(2)打開“assignments”菜單下的“ pins”命令，打開引腳鎖定窗口。(3)用鼠標雙擊“to”欄中的“ <<new>m,再出現(xiàn)的下拉欄中選擇本工程要 鎖定的端口信號名(例如clk ),然后雙擊對應的“l(fā)ocation ”欄中的“<<new>>, 在出現(xiàn)的下拉欄中選擇對應端口信號名的器件引腳(例如對應clk ,應選擇29)。olt|xcutplewc10e1ws(4)按前面提到的引腳信息添加鎖定引腳，全部輸入后單擊工具欄上的保存 按鈕，保存引腳設置。當冒個引腳鎖定后，我們在“ to”欄下看到

26、該引腳將是斜 體顯示的，其他未鎖定引腳則是正體顯示。保持完畢，必須再編譯適配一次，才 能將引腳鎖定到最終的下載文件中，此后就可以將編譯好的sof文件下載到實驗 系統(tǒng)的fpg9去了。 l.r.u. 11 .rm. q.里j e北/ jfitff rikjhjodsnankorktianiiqbankvref&nupstandardresanwlgrau|伊33rpdtf1n,»6的m25¥陽心)審 clk5rputf'n_895ef5_nq£5“曲&)中r5tirpjt06anicj1£,5"如口t 2g_dfl7outp

27、utf1nj2b3b3jnqe,5¥(def4*)二:1:中.j> 5eg_m6outputpin j 42w格刖2.5v(defedt)一訶71t 3egj1a國pin j社3防川之訃陽潮5e詡jt 5egjw4outputpin究wesjri?.5v(defedt)=：rp 1> 5eg_m前ouwp1nj37ak.no2.5 v (def ajt)密jloutputf1nj.36gbajnq瑞丫陽遍5匚二叫：1> 5egjm(l)outputf1nj35市e3jj02.5 v (def a*)hn 一，叩 jjt seg_<0outputf1n_133a

28、b_waesyttfefaa)復工:叫？ jt 5eg_5elf2outputpiu27i吼no2.5興時曲5ec汨億jot 5eg_5elioutputpn_13&7b7_nq猛丫倒4dt)無工五u二1* 5eg_5elfoqtls 比pin257b7jwf.5¥陽通4.3 調(diào)試結果分析將生成的sof文件通過下載線下載到實驗箱中，進行相關的調(diào)試后正確顯 示了自己的學號。比如我的學號為20102822018, 8位數(shù)碼管顯示的內(nèi)容應為20102822,018xxxxx。那么實驗就已經(jīng)成功了。4.4 調(diào)試中出現(xiàn)的問題及解決方法由于是第一次做這種課程設計。所以，難免會遇到一些問題。在將程序下載 到試驗箱上時，沒有能如期望那樣顯示自己的學號。 然后，我又從程序出發(fā)檢查 了一遍，發(fā)現(xiàn)沒有錯誤，然后我又進行了一次功能仿真發(fā)現(xiàn)波形圖也沒有問題。 所以，我就可以大膽的排除程序