微機原理4：8088CPU的外部特性

1、第四章第四章微處理器外部特性微處理器外部特性第4章 微處理器外部特性n教學重點教學重點學習芯片學習芯片n引腳引腳n工作方式工作方式n工作時序工作時序8088的引腳123456789101112131415161718192040393837363534333231302928272625242322218088說明：說明：1、符號、符號/,(),-2、引腳號、引腳號4.1 8088的引腳信號和總線形成n外部特性表現(xiàn)在其引腳信號上，要特別注意：外部特性表現(xiàn)在其引腳信號上，要特別注意：引腳功能引腳功能指引腳信號的定義、作用；指引腳信號的定義、作用；通常采用通常采用英文單詞或其縮寫表示英文單詞或其縮

2、寫表示信號流向信號流向輸出？輸入？雙向？輸出？輸入？雙向？有效方式有效方式高高/低電平；上升低電平；上升/下降沿下降沿有效（觸發(fā)）有效（觸發(fā)）三態(tài)能力三態(tài)能力低電平、高、高阻低電平、高、高阻 n就是從端點量去，對電源端呈現(xiàn)非常高的阻抗值，就是從端點量去，對電源端呈現(xiàn)非常高的阻抗值，這時流經(jīng)的電流非常小，可判定為斷路（這時流經(jīng)的電流非常小，可判定為斷路（CPU不不再控制該引腳）再控制該引腳）引腳信號的表示方法4.1.1 8088的兩種組態(tài)模式最小組態(tài)模式最小組態(tài)模式構(gòu)成小規(guī)模的應用系統(tǒng)構(gòu)成小規(guī)模的應用系統(tǒng)8088本身提供所有的系統(tǒng)總線信號本身提供所有的系統(tǒng)總線信號最大組態(tài)模式最大組態(tài)模式構(gòu)成較大

3、規(guī)模的應用系統(tǒng)，例如可以接入數(shù)值協(xié)處理構(gòu)成較大規(guī)模的應用系統(tǒng)，例如可以接入數(shù)值協(xié)處理器器8087，或構(gòu)成多，或構(gòu)成多CPU系統(tǒng)；系統(tǒng)；8088和總線控制器和總線控制器8288共同形成系統(tǒng)總線信號共同形成系統(tǒng)總線信號多多CPU系統(tǒng)還用到輸入輸出協(xié)處理器系統(tǒng)還用到輸入輸出協(xié)處理器8089和總線仲裁和總線仲裁器器8289兩種組態(tài)構(gòu)成兩種不同規(guī)模的應用系統(tǒng)兩種組態(tài)構(gòu)成兩種不同規(guī)模的應用系統(tǒng)8088之33腳：MN/MX4.1.1 8088的兩種組態(tài)模式（續(xù)）IBM PC/XT機采用最大組態(tài)模式機采用最大組態(tài)模式本課程以本課程以最小組態(tài)模式為例最小組態(tài)模式為例講述講述4.1.2 最小組態(tài)的引腳信號n數(shù)據(jù)和

4、地址線數(shù)據(jù)和地址線n讀寫控制引腳讀寫控制引腳n中斷請求和響應引腳中斷請求和響應引腳n總線請求和響應引腳總線請求和響應引腳n其它引腳其它引腳1. 數(shù)據(jù)和地址引腳AD7AD0（Address/Data）地址地址/數(shù)據(jù)數(shù)據(jù)分時復用分時復用引腳，雙向、三態(tài)引腳，雙向、三態(tài)在訪問存儲器或外設的總線操作周期中，這在訪問存儲器或外設的總線操作周期中，這些引腳在些引腳在第第1個時鐘周期個時鐘周期輸出存儲器或輸出存儲器或I/O端口端口的低的低8位地址位地址A7A0其他時間其他時間用于傳送用于傳送8位數(shù)據(jù)位數(shù)據(jù)D7D0 1. 數(shù)據(jù)和地址引腳（續(xù)1）1. 數(shù)據(jù)和地址引腳（續(xù)2）A19/S6A16/S3（Addres

5、s/Status）地址地址/狀態(tài)狀態(tài)分時復用引腳，輸出、三態(tài)分時復用引腳，輸出、三態(tài)這些引腳在這些引腳在訪問存儲器訪問存儲器的的第第1個時鐘周期個時鐘周期輸輸出高出高4位地址位地址A19A16在在訪問外設訪問外設的第的第1個時鐘周期全部輸出低電個時鐘周期全部輸出低電平（訪問外設時不使用）平（訪問外設時不使用）其他時間輸出狀態(tài)信號其他時間輸出狀態(tài)信號S6S3S6恒為低電平；恒為低電平；S5中斷允許標志中斷允許標志IF的狀態(tài)；的狀態(tài)；S3和和S4反應反應CPU對當前段寄存器的使用狀態(tài)。對當前段寄存器的使用狀態(tài)。（見課本見課本P100表表4-1） 2. 讀寫控制引腳ALE（Address Latch

6、 Enable）地址鎖存允許地址鎖存允許，輸出、三態(tài)、高電平有效，輸出、三態(tài)、高電平有效ALE引腳高有效時，表示復用引腳：引腳高有效時，表示復用引腳：AD7AD0和和A19/S6A16/S3正在傳送地址正在傳送地址信息信息由于地址信息在這些復用引腳上出現(xiàn)的時由于地址信息在這些復用引腳上出現(xiàn)的時間很短暫，所以系統(tǒng)可以利用間很短暫，所以系統(tǒng)可以利用ALE信號信號將將地址信息地址信息鎖存起來鎖存起來2. 讀寫控制引腳讀寫控制引腳（續(xù)（續(xù)1） IO/-M（Input and Output/Memory） I/O或存儲器訪問或存儲器訪問，輸出、三態(tài)，輸出、三態(tài)該引腳輸出高電平時，表示該引腳輸出高電平時，

7、表示CPU將訪問將訪問I/O端端口，這時地址總線口，這時地址總線A15A0提供提供16位位I/O口地址口地址該引腳輸出低電平時，表示該引腳輸出低電平時，表示CPU將訪問存儲將訪問存儲器，這時地址總線器，這時地址總線A19A0提供提供20位存儲器地位存儲器地址址 2. 讀寫控制引腳（續(xù)2）-WR（Write） 寫控制寫控制，輸出、三態(tài)、低電平有效，輸出、三態(tài)、低電平有效有效時，表示有效時，表示CPU正在寫出數(shù)據(jù)給存儲器或正在寫出數(shù)據(jù)給存儲器或I/O端口端口-RD（Read）讀控制讀控制，輸出、三態(tài)、低電平有效，輸出、三態(tài)、低電平有效有效時，表示有效時，表示CPU正在從存儲器或正在從存儲器或I/O

8、端口端口讀入數(shù)據(jù)讀入數(shù)據(jù) 2. 讀寫控制引腳（續(xù)3）nIO/-M、-WR 和和-RD 是最基本的控制信號是最基本的控制信號n三者組合三者組合后，可產(chǎn)生后，可產(chǎn)生基本的總線操作基本的總線操作總線周期總線周期IO/-M-WR-RD存儲器讀存儲器讀低低高高低低存儲器寫存儲器寫低低低低高高I/O讀讀高高高高低低I/O寫寫高高低低高高2. 讀寫控制引腳讀寫控制引腳（續(xù)（續(xù)4）READY 存儲器或存儲器或I/O口就緒口就緒，輸入、高電平有效，輸入、高電平有效,表示表示外設或存儲器準備好；外設或存儲器準備好；在總線操作周期中，在總線操作周期中，8088 CPU會在第會在第3個時鐘個時鐘周期的前沿測試該引腳周

9、期的前沿測試該引腳如果測到高電平如果測到高電平（有效），（有效），CPU直接進入第直接進入第4個個時鐘周期時鐘周期如果測到無效，如果測到無效，CPU將插入將插入等待周期等待周期TwCPU在等待周期中仍然要監(jiān)測在等待周期中仍然要監(jiān)測READY信號，有信號，有效則進入第效則進入第4個時鐘周期，否則繼續(xù)插入等待周個時鐘周期，否則繼續(xù)插入等待周期期Tw 2. 讀寫控制引腳讀寫控制引腳（續(xù)（續(xù)5）-DEN（Data Enable） 數(shù)據(jù)允許數(shù)據(jù)允許，輸出、三態(tài)、低電平有效，輸出、三態(tài)、低電平有效有效時，表示有效時，表示當前數(shù)據(jù)總線上正在傳送數(shù)據(jù)當前數(shù)據(jù)總線上正在傳送數(shù)據(jù)。DT/-R（Data Trans

10、mit/Receive）數(shù)據(jù)發(fā)送數(shù)據(jù)發(fā)送/接收接收，輸出、三態(tài)，輸出、三態(tài)該信號表明當前總線上該信號表明當前總線上數(shù)據(jù)的流向數(shù)據(jù)的流向高電平時數(shù)據(jù)自高電平時數(shù)據(jù)自CPU輸出輸出（發(fā)送）（發(fā)送）低電平時數(shù)據(jù)輸入低電平時數(shù)據(jù)輸入CPU（接收）（接收） 2. 讀寫控制引腳（續(xù)6）-SS0（System Status 0） 最小組態(tài)模式下最小組態(tài)模式下的的狀態(tài)輸出信號狀態(tài)輸出信號它與它與IO/-M和和DT/-R一道，通過編碼指示一道，通過編碼指示CPU在最小組態(tài)下的在最小組態(tài)下的 種工作狀態(tài)種工作狀態(tài)（ IO/-M,DT/-R ,-SS0 ）：1. 取指（取指（000）5. 中斷響應（中斷響應（100

11、） 2. 存儲器讀（存儲器讀（001） 6. I/O讀（讀（101） 3. 存儲器寫（存儲器寫（010） 7. I/O寫（寫（110） 4. 過渡狀態(tài)（過渡狀態(tài)（011） 8. 暫停（暫停（111） 去看看去看看4.1.4最大組態(tài)模式最大組態(tài)模式3. 中斷請求和響應引腳中斷請求和響應引腳？什么是中斷；？什么是中斷；？為什么要采用中斷模式？為什么要采用中斷模式 在計算機執(zhí)行程序的過程中，由于出現(xiàn)某個特在計算機執(zhí)行程序的過程中，由于出現(xiàn)某個特殊情況（或稱為殊情況（或稱為“事件事件”），使得暫時中止現(xiàn)行程），使得暫時中止現(xiàn)行程序，而序，而 轉(zhuǎn)去執(zhí)行處理這一事件的處理程序，處理完轉(zhuǎn)去執(zhí)行處理這一事件的

12、處理程序，處理完畢之后再回到原來程序的中斷點繼續(xù)向下執(zhí)行，這畢之后再回到原來程序的中斷點繼續(xù)向下執(zhí)行，這個過程就是中斷。個過程就是中斷。 CPU 傳送數(shù)據(jù)的速度高，而外設速度低，如果傳送數(shù)據(jù)的速度高，而外設速度低，如果不采用中斷技術(shù)，不采用中斷技術(shù)， CPU將經(jīng)常處于等待狀態(tài)，效率將經(jīng)常處于等待狀態(tài)，效率極低。而采用了中斷方式，極低。而采用了中斷方式， CPU可以進行其它的工可以進行其它的工作，只在作，只在 外設準備完畢發(fā)出中斷請求之后，才予以外設準備完畢發(fā)出中斷請求之后，才予以響應，暫時中斷當前工作轉(zhuǎn)去執(zhí)行向緩沖區(qū)傳送數(shù)響應，暫時中斷當前工作轉(zhuǎn)去執(zhí)行向緩沖區(qū)傳送數(shù)據(jù)，傳送完成后又返回執(zhí)行原來

13、的程序。這樣就大據(jù)，傳送完成后又返回執(zhí)行原來的程序。這樣就大 大地提高了計算機系統(tǒng)的效率。大地提高了計算機系統(tǒng)的效率。INTR（Interrupt Request） 可屏蔽中斷請求可屏蔽中斷請求，輸入、高電平有效，輸入、高電平有效有效時，表示請求設備向有效時，表示請求設備向CPU申請可屏蔽中申請可屏蔽中斷斷該請求的優(yōu)先級別較低，通過關(guān)中斷指令該請求的優(yōu)先級別較低，通過關(guān)中斷指令CLI清除標志寄存器中的清除標志寄存器中的IF標志、從而對中斷請標志、從而對中斷請求進行屏蔽求進行屏蔽-INTA（Interrupt Acknowledge） 可屏蔽中斷響應可屏蔽中斷響應，輸出、低電平有效，輸出、低電平

14、有效有效時，表示來自有效時，表示來自INTR引腳的中斷請求已被引腳的中斷請求已被CPU響應，響應，CPU進入中斷響應周期進入中斷響應周期中斷響應周期是連續(xù)的兩個，每個都發(fā)出有效中斷響應周期是連續(xù)的兩個，每個都發(fā)出有效響應信號，以便通知外設他們的中斷請求已被響應信號，以便通知外設他們的中斷請求已被響應、并令有關(guān)設備將中斷向量號送到數(shù)據(jù)總響應、并令有關(guān)設備將中斷向量號送到數(shù)據(jù)總線，線，CPU接收之，據(jù)此知道是哪個外設發(fā)出的接收之，據(jù)此知道是哪個外設發(fā)出的請求，進而執(zhí)行相應的中服程序。請求，進而執(zhí)行相應的中服程序。 NMI（Non-Maskable Interrupt） 不可屏蔽中斷請求不可屏蔽中斷

15、請求，輸入、上升沿有效，輸入、上升沿有效有效時，表示外界向有效時，表示外界向CPU申請不可屏蔽中斷申請不可屏蔽中斷該請求的優(yōu)先級別高于該請求的優(yōu)先級別高于INTR，并且不能在，并且不能在CPU內(nèi)被屏蔽內(nèi)被屏蔽當系統(tǒng)發(fā)生緊急情況時，可通過他向當系統(tǒng)發(fā)生緊急情況時，可通過他向CPU申申請不可屏蔽中斷服務請不可屏蔽中斷服務 4. 總線請求和響應引腳HOLD總線保持（總線保持（即即總線請求），總線請求），輸入、高電平有輸入、高電平有效；效；有效時，表示有效時，表示總線請求設備向總線請求設備向CPU申請占有申請占有總線總線；該信號從有效回到無效時，表示總線請求設該信號從有效回到無效時，表示總線請求設備對

16、總線的使用已經(jīng)結(jié)束，通知備對總線的使用已經(jīng)結(jié)束，通知CPU收回對收回對總線的控制權(quán)；總線的控制權(quán)； DMA控制器控制器等總線主控設備有此功能。等總線主控設備有此功能。4. 總線請求和響應引腳（續(xù)1）HLDA（HOLD Acknowledge）總線保持響應總線保持響應（即總線響應），輸出、高電平（即總線響應），輸出、高電平有效有效有效時，表示有效時，表示CPU已響應總線請求并已將總線已響應總線請求并已將總線釋放此時釋放此時CPU的的地址總線地址總線、數(shù)據(jù)總線數(shù)據(jù)總線及及具有三具有三態(tài)輸出能力的控制總線態(tài)輸出能力的控制總線將全面呈現(xiàn)高阻，使總將全面呈現(xiàn)高阻，使總線請求設備可以順利接管總線線請求設備

17、可以順利接管總線待到總線請求信號待到總線請求信號HOLD無效，總線響應信號無效，總線響應信號HLDA也轉(zhuǎn)為無效，也轉(zhuǎn)為無效，CPU重新獲得總線控制權(quán)重新獲得總線控制權(quán) 5. 其它引腳其它引腳RESET復位請求復位請求，輸入、高電平有效，輸入、高電平有效該信號有效，將使該信號有效，將使CPU回到其初始狀態(tài)；當回到其初始狀態(tài)；當它再度返回無效時，它再度返回無效時，CPU將重新開始工作將重新開始工作冷啟動和熱啟動時引腳有效冷啟動和熱啟動時引腳有效5. 其它引腳（續(xù)1）CLK（Clock） 時鐘輸入時鐘輸入系統(tǒng)通過該引腳給系統(tǒng)通過該引腳給CPU提供內(nèi)部定時信號。提供內(nèi)部定時信號。8088的標準工作時鐘

18、為的標準工作時鐘為5MHzIBM PC/XT機的機的8088采用了采用了4.77MHz的時鐘，的時鐘，其周期約為其周期約為210ns 5. 其它引腳（續(xù)2）Vcc 電源電源，向，向CPU提供提供5V電源電源GND 地地，向，向CPU提供參考地電平提供參考地電平MN/-MX（Minimum/Maximum）組態(tài)選擇組態(tài)選擇，輸入，輸入接高電平時，接高電平時，8088引腳工作在最小組態(tài)；引腳工作在最小組態(tài)；反之，反之，8088工作在最大組態(tài)工作在最大組態(tài) 5. 其它引腳（續(xù)3）-TEST測試測試，輸入、低電平有效，輸入、低電平有效該引腳與該引腳與WAIT指令配合使用指令配合使用當當CPU執(zhí)行執(zhí)行W

19、AIT指令時，它將在每個時鐘周期指令時，它將在每個時鐘周期對該引腳進行測試：如果無效，則程序踏步并繼對該引腳進行測試：如果無效，則程序踏步并繼續(xù)測試；如果有效，則程序恢復運行續(xù)測試；如果有效，則程序恢復運行也就是說，也就是說，WAIT指令使指令使CPU產(chǎn)生等待，直到引產(chǎn)生等待，直到引腳有效為止腳有效為止在使用協(xié)處理器在使用協(xié)處理器8087時，通過引腳和時，通過引腳和WAIT指令，指令，可使可使8088與與8087的操作保持同步的操作保持同步 “引腳”小結(jié)CPU引腳是系統(tǒng)總線的基本信號，可以分成引腳是系統(tǒng)總線的基本信號，可以分成以下類：以下類：8位數(shù)據(jù)線：位數(shù)據(jù)線：D0D720位地址線：位地址線

20、：A0A19控制線：控制線：ALE、IO/-M、-WR、-RD、READY、-DEN、DT/-RINTR、-INTA、NMI，HOLD、HLDARESET、CLK、電源線：電源線：Vcc、GND“引腳” 問題問題問題1：CPU引腳是如何與外部連接的呢？引腳是如何與外部連接的呢？ 解答：總線形成解答：總線形成（第（第4.1.3節(jié)）節(jié)）問題問題2：CPU引腳是如何相互配合，實現(xiàn)總引腳是如何相互配合，實現(xiàn)總線操作、控制系統(tǒng)工作的呢？線操作、控制系統(tǒng)工作的呢？解答：總線時序解答：總線時序（第（第4.2節(jié)）節(jié)）系統(tǒng)構(gòu)成系統(tǒng)構(gòu)成控制總線控制總線CB數(shù)據(jù)總線數(shù)據(jù)總線DB地址總線地址總線AB系系統(tǒng)統(tǒng)總總線線形

21、形成成處處理理器器子子系系統(tǒng)統(tǒng)I/O設備設備I/O接口接口存儲器存儲器系統(tǒng)總線系統(tǒng)總線BUS4.1.3 最小組態(tài)的總線形成系統(tǒng)總線信號系統(tǒng)總線信號AD7AD0A15A8A19/S6A16/S3+5VALESTBSTBSTBT-OEMN/-MXIO/-M-RD-WRDT/-R-DEN-OE-OE-OEA19A16A15A8A7A0D7D0IO/-M-RD-WR實物實物最小組態(tài)的總線形成 20位地址總線位地址總線可采用可采用3個三態(tài)透明個三態(tài)透明鎖存鎖存器器8282進行鎖存和驅(qū)動進行鎖存和驅(qū)動 8位數(shù)據(jù)總線位數(shù)據(jù)總線可采用可采用數(shù)據(jù)收發(fā)器數(shù)據(jù)收發(fā)器8286進進行驅(qū)動行驅(qū)動 系統(tǒng)控制信號系統(tǒng)控制信號

22、由由8088引腳引腳直接提供直接提供地址信息只在第一個時鐘周期出現(xiàn)地址信息只在第一個時鐘周期出現(xiàn)，過去，過去就沒了。因此，必須將地址信息暫存起來，就沒了。因此，必須將地址信息暫存起來，才能在總線周期的后續(xù)時鐘周期讀取存儲才能在總線周期的后續(xù)時鐘周期讀取存儲器或外設信息。器或外設信息。鎖存器可當此任。鎖存器可當此任。（1）地址總線形成）地址總線形成鎖存器鎖存器采用采用3個個8282進行進行鎖存鎖存和和驅(qū)動驅(qū)動Intel 8282是是鎖存器鎖存器-Intel 8282具有三態(tài)輸出的具有三態(tài)輸出的透明透明鎖鎖存器存器TTL工作電平，工作電平，8入入8出出STB 鎖存控制，高電平有效鎖存控制，高電平有

23、效-OE 輸出允許輸出允許每一位都是一個三態(tài)鎖存器，每一位都是一個三態(tài)鎖存器，8個三個三態(tài)鎖存器的控制端連在一起態(tài)鎖存器的控制端連在一起Transistor-Transistor Logic strobe，閘門，閘門output enable三態(tài)輸出：三態(tài)輸出：輸出控制信號有效時，允許數(shù)據(jù)輸出，輸出控制信號有效時，允許數(shù)據(jù)輸出，DO端可以是高或低電平；端可以是高或低電平；無效時，不允許數(shù)據(jù)輸出，輸出呈高阻無效時，不允許數(shù)據(jù)輸出，輸出呈高阻狀態(tài)狀態(tài)透明？透明？ 鎖存器的輸出能夠跟隨輸入端的變化而鎖存器的輸出能夠跟隨輸入端的變化而變化變化 （STB端有效時端有效時）。）。類似類似8282的還有的還

24、有Intel 8283和和74LS373-Intel 8383三態(tài)門和D觸發(fā)器三態(tài)門三態(tài)門和以和以D觸發(fā)器形成的鎖存器觸發(fā)器形成的鎖存器是微機接口電路中最常是微機接口電路中最常使用的兩類邏輯電路使用的兩類邏輯電路 三態(tài)門：三態(tài)門：驅(qū)動、隔離。多用在輸入場合。驅(qū)動、隔離。多用在輸入場合。 器件共用總線時器件共用總線時，一般使用三態(tài)電路：，一般使用三態(tài)電路： 需要使用總線的時候打開三態(tài)門；需要使用總線的時候打開三態(tài)門； 不使用的時候關(guān)閉三態(tài)門，使之處于高阻不使用的時候關(guān)閉三態(tài)門，使之處于高阻 D觸發(fā)器觸發(fā)器：信號的保持鎖存。多用在輸出場合。：信號的保持鎖存。多用在輸出場合。控制控制1控制控制2控制

25、控制3控制控制4總線總線三態(tài)門三態(tài)門三態(tài)門三態(tài)門鎖存器鎖存器D觸發(fā)器觸發(fā)器鎖存器鎖存器D觸發(fā)器觸發(fā)器D觸發(fā)器電平鎖存上升沿鎖存 電平鎖存電平鎖存高電平通高電平通過，低電平鎖存過，低電平鎖存 上升沿鎖存上升沿鎖存通常用通常用負脈沖后沿觸發(fā)鎖存負脈沖后沿觸發(fā)鎖存負脈沖的后沿鎖存負脈沖的后沿鎖存帶有異步置位帶有異步置位/清零端的電平清零端的電平控制的鎖存器控制的鎖存器D QC QD QC QD QC QSR正脈沖的后沿鎖存正脈沖的后沿鎖存ALE-WR74LS273（8 D觸發(fā)器）觸發(fā)器）具有異步清零端的具有異步清零端的8D觸觸發(fā)器發(fā)器TTL工作電平工作電平CLK端上升沿觸發(fā)鎖存端上升沿觸發(fā)鎖存不具有

26、三態(tài)輸出功能不具有三態(tài)輸出功能非透明：非透明：即即Q不隨不隨D變變化而變化，化而變化，CLK端觸發(fā)端觸發(fā)才使才使Q=D74LS373具有三態(tài)輸出的具有三態(tài)輸出的透明透明鎖存器鎖存器TTL工作電平工作電平LE ：Lock Enable -OE: 輸出允許輸出允許74LS244雙雙4位單向緩沖器位單向緩沖器分成分成4位的兩組位的兩組每組的控制端連每組的控制端連接在一起接在一起控制端低電平有控制端低電平有效效輸出與輸入同相輸出與輸入同相每一位都是一個三態(tài)門，每每一位都是一個三態(tài)門，每4個三態(tài)個三態(tài)門的控制端連接在一起門的控制端連接在一起（2） 8088的8位數(shù)據(jù)總線的形成采用采用數(shù)據(jù)收發(fā)器數(shù)據(jù)收發(fā)器

27、8286進行雙向驅(qū)動進行雙向驅(qū)動 8位位緩沖器（或緩沖器（或驅(qū)動器，控制數(shù)據(jù)驅(qū)動器，控制數(shù)據(jù)收發(fā)收發(fā)）-OET：Transmit輸出與輸入同相輸出與輸入同相-OE0，導通，導通 T1 AB T0 AB-OE1，不導通，不導通74LS245 （與（與Intel 8286功能一樣）功能一樣）-E0，導通，導通 DIR1 AB DIR0 AB-E1，不導通，不導通（3） 系統(tǒng)控制信號的形成大部分由大部分由8088引腳直接提供引腳直接提供因為基本的控制信號因為基本的控制信號8088引腳中都含引腳中都含有有例如：例如：IO/-M、-WR、-RD等等其它信號的情況看其它信號的情況看詳圖詳圖第第4章：最小組

28、態(tài)總線形成章：最小組態(tài)總線形成（Intel 產(chǎn)品手冊推薦電路）產(chǎn)品手冊推薦電路）RESET TEST HOLD HLDA NMI INTR INTA M / IO WR RDREADY CLK READYMN / MX+5V控制總線控制總線地址總線地址總線A19 A0數(shù)據(jù)總線數(shù)據(jù)總線D7 D0 ALE A19 A8 AD7 AD 0 DT / R DEN8088CPUSTB 8282OETOE82868284A8284A：Clock Generator and Driver for 8066, 8088 Processors4.1.4 最大組態(tài)的引腳定義（了解）8088的的數(shù)據(jù)數(shù)據(jù)/地址地址等

29、引腳在最大組態(tài)與最小等引腳在最大組態(tài)與最小組態(tài)時組態(tài)時相同相同有些控制信號不相同有些控制信號不相同，多數(shù)由，多數(shù)由總線控制器總線控制器8288譯碼產(chǎn)生：譯碼產(chǎn)生：-S2、-S1、-S03個狀態(tài)信號個狀態(tài)信號-LOCK封鎖其它總線請求設備封鎖其它總線請求設備QS1、QS0指令隊列狀態(tài)信號指令隊列狀態(tài)信號-RQ/-GT0、-RQ/-GT12個總線請求個總線請求/同意信同意信號號（Request/Grant）-S2、-S1、-S0的編碼意義-S2 -S1 -S0CPU的工作狀態(tài)的工作狀態(tài) 0 0 0 中斷響應中斷響應 0 0 1 I/O讀讀 0 1 0 I/O寫寫 0 1 1 暫停暫停 1 0 0

30、取指取指 1 0 1 存儲器讀存儲器讀 1 1 0 存儲器寫存儲器寫 1 1 1 過渡狀態(tài)過渡狀態(tài)類似于最小類似于最小組態(tài)下的工組態(tài)下的工作方式作方式4.1.5 最大組態(tài)下的總線形成系統(tǒng)總線信號系統(tǒng)總線信號-MEMR-MEMW-IOR-IOW-INTADMA應答電路應答電路AENBRD-AEN-AENCENA19A12A11A8A7A0D7D0AD7AD0A11A8A19/S6A16/S3A15A1274LS24574LS37374LS373GG-GDIR74LS2448088-OE8288DT/-RDENALE-S2-S0-S2-S0MN/-MX-OE-E-MRDC-AMTW-IORC-AI

31、OWC-INTA鎖存器鎖存器驅(qū)動器驅(qū)動器數(shù)據(jù)收發(fā)數(shù)據(jù)收發(fā)器器總線控制總線控制器器IBM-PC的電路結(jié)構(gòu)8088微微處處理理器器8087協(xié)協(xié)處處理理器器8288總線控制器總線控制器I/O通通道道8259中斷控制器中斷控制器隨機存儲器隨機存儲器RAM只讀存儲器只讀存儲器ROM8253定時控制器定時控制器8237DMA控制器控制器8255并行接口并行接口控制總線控制總線數(shù)據(jù)總線數(shù)據(jù)總線地址總線地址總線地址鎖存器地址鎖存器數(shù)據(jù)收發(fā)器數(shù)據(jù)收發(fā)器揚聲器揚聲器接口接口8284時鐘發(fā)生器時鐘發(fā)生器鍵盤鍵盤接口接口系統(tǒng)系統(tǒng)配置配置開關(guān)開關(guān)CPU子系統(tǒng)子系統(tǒng)板級總線板級總線最大組態(tài)下的總線形成 系統(tǒng)地址總線系統(tǒng)地

32、址總線采用三態(tài)透明鎖存器采用三態(tài)透明鎖存器74LS373和三態(tài)單向緩沖器和三態(tài)單向緩沖器74LS244 系統(tǒng)數(shù)據(jù)總線系統(tǒng)數(shù)據(jù)總線通過三態(tài)雙向緩沖器通過三態(tài)雙向緩沖器74LS245形成和驅(qū)動形成和驅(qū)動 系統(tǒng)控制總線系統(tǒng)控制總線主要由總線控制器主要由總線控制器8288形成形成-MEMR-MEMW-IOR-IOW（以上四根線與最小組態(tài)不同（以上四根線與最小組態(tài)不同)-INTAALEDENDT/-R作業(yè)：習題習題4（第第 117 頁頁）4.1 4.84.2 8088的總線時序時序（時序（Timing）描述各信號描述各信號隨時間變化的隨時間變化的規(guī)律規(guī)律及及信號間相互關(guān)系信號間相互關(guān)系?？偩€時序總線時序

33、描述總線操作中相關(guān)信號的時序；描述總線操作中相關(guān)信號的時序；它由總線主控設備產(chǎn)生。它由總線主控設備產(chǎn)生?？偩€總線時序決定了時序決定了CPU控制總線期間，系統(tǒng)控制總線期間，系統(tǒng)各部件應遵守的定時規(guī)則。各部件應遵守的定時規(guī)則。工具：工具：4.2 8088的總線時序（續(xù)1）總線操作總線操作是指是指CPU通過總線對外進行的各通過總線對外進行的各種操作種操作8088的總線操作主要有：的總線操作主要有：存儲器及存儲器及I/O的的讀操作讀操作存儲器及存儲器及I/O的的寫操作寫操作中斷響應操作中斷響應操作總線請求及響應操作總線請求及響應操作總線空閑總線空閑指指CPU正進行內(nèi)部操作、不進行正進行內(nèi)部操作、不進行

34、對外操作的對外操作的總線總線空閑狀態(tài)空閑狀態(tài)什么是什么是總線周期總線周期？什么是什么是總線操作總線操作？4.2 8088的總線時序（續(xù)2）總線周期（總線周期（Bus Cycle）是指是指CPU通過通過總線與總線與外部（存儲器或外部（存儲器或I/O端口）端口）進行進行一次數(shù)據(jù)交換的過程，一次數(shù)據(jù)交換的過程，即完成一次總即完成一次總線操作的時間線操作的時間；指令周期？指令周期？是指一條指令經(jīng)是指一條指令經(jīng)取指、譯碼、操作數(shù)取指、譯碼、操作數(shù)讀寫讀寫直到指令完成所需要的時間。直到指令完成所需要的時間?？偩€周期總線周期8088的基本總線周期為的基本總線周期為 4 個時鐘周期個時鐘周期4個時鐘周期編號為

35、個時鐘周期編號為T1、T2、T3和和T4一個時鐘周期也被稱作一個一個時鐘周期也被稱作一個“T狀態(tài)狀態(tài)” 需要延長總線周期時可插入等待狀態(tài)需要延長總線周期時可插入等待狀態(tài)Tw（后面詳細講）（后面詳細講）4.2 8088的總線時序（續(xù)3）取指令？取指令？產(chǎn)生產(chǎn)生存儲器讀總線周期存儲器讀總線周期，讀取的內(nèi)容是指，讀取的內(nèi)容是指令代碼令代碼執(zhí)行一條以執(zhí)行一條以存儲單元為源操作數(shù)存儲單元為源操作數(shù)的指令？的指令？將引起將引起存儲器讀總線周期存儲器讀總線周期執(zhí)行一條執(zhí)行一條以存儲單元為目的操作數(shù)以存儲單元為目的操作數(shù)的指令？的指令？何時何時產(chǎn)生何種產(chǎn)生何種總線周期總線周期？執(zhí)行執(zhí)行IN指令產(chǎn)生？指令產(chǎn)生？

36、I/O讀總線周期讀總線周期執(zhí)行執(zhí)行OUT指令？指令？CPU響應可屏蔽中斷響應可屏蔽中斷時？時？ 產(chǎn)生產(chǎn)生中斷響應總線周期中斷響應總線周期指令指令 add bx, ax 將產(chǎn)生那些總線周期？將產(chǎn)生那些總線周期？取指，讀操作數(shù)，數(shù)據(jù)處理，寫操作數(shù)取指，讀操作數(shù)，數(shù)據(jù)處理，寫操作數(shù)4.2 8088的總線時序（續(xù)4）CPU總線周期采用總線周期采用同步時序同步時序：各部件都以系統(tǒng)時鐘信號為基準各部件都以系統(tǒng)時鐘信號為基準當相互不能配合時，快速部件（當相互不能配合時，快速部件（CPU）主動主動插入等插入等待周期等待慢速部件（待周期等待慢速部件（I/O和存儲器）和存儲器）CPU與外設接口也常采用與外設接口也

37、常采用異步時序異步時序，它們通過，它們通過應答聯(lián)絡信號實現(xiàn)同步操作應答聯(lián)絡信號實現(xiàn)同步操作4.2.1 最小組態(tài)的總線時序本節(jié)講解微處理器最基本的本節(jié)講解微處理器最基本的 4 種種總線周期總線周期存儲器讀總線周期存儲器讀總線周期存儲器寫總線周期存儲器寫總線周期I/O讀總線周期讀總線周期I/O寫總線周期寫總線周期其它幾種總線周期在后續(xù)章節(jié)介紹。其它幾種總線周期在后續(xù)章節(jié)介紹。存儲器寫總線周期存儲器寫總線周期T4T3T2T1CLK（高電平）（高電平）A19/S6A16/S3ALEA15A8AD7AD0A15A8A7A0輸出數(shù)據(jù)輸出數(shù)據(jù)A19A16S6S3READYIO/-M-WRDT/-R-DEN存

38、儲器寫總線周期T1狀態(tài)狀態(tài)輸出輸出20位存儲器地址位存儲器地址A19 A0 ， IO/-M輸出低輸出低電平，表示存儲器操作；電平，表示存儲器操作；ALE輸出正脈沖，利用其輸出正脈沖，利用其下降下降沿沿鎖存復用總線上的輸出地址鎖存復用總線上的輸出地址（書（書p103圖圖4-3）T2狀態(tài)狀態(tài) -WR信號有效，信號有效，-DEN信號有效以輸出數(shù)據(jù)信號有效以輸出數(shù)據(jù)D7D0；T3和和Tw狀態(tài)狀態(tài) -WR、-DEN、 IO/-M 、DT/-R等控制信等控制信號持續(xù)有效，號持續(xù)有效，T3時鐘下降沿檢測時鐘下降沿檢測READY信號，決定是否信號，決定是否插入插入Tw；Tw期間，各信號延續(xù)狀態(tài)。期間，各信號延

39、續(xù)狀態(tài)。T4狀態(tài)狀態(tài)完成數(shù)據(jù)傳送，并準備過渡到下一操作。完成數(shù)據(jù)傳送，并準備過渡到下一操作。 -WR、-DEN轉(zhuǎn)為無效。轉(zhuǎn)為無效。存儲器讀總線周期存儲器讀總線周期T4T3T2T1ALECLKA19/S6A16/S3A15A8AD7AD0A15A8A7A0輸入數(shù)據(jù)輸入數(shù)據(jù)A19A16S6S3READY（高電平）（高電平）IO/-M-RD單一信號，成組信號，高阻態(tài)，文字標注單一信號，成組信號，高阻態(tài)，文字標注存儲器讀總線周期T1狀態(tài)狀態(tài)輸出輸出20位存儲器地址位存儲器地址A19A0 ， IO/-M輸出低電平，表示存儲器操作；輸出低電平，表示存儲器操作；ALE輸出正脈沖，輸出正脈沖，表示復用總線輸出地址表示復用總線輸出地址T2狀態(tài)狀態(tài)輸出控制信號輸出控制信號-RD，選通存儲器；，選通存儲器；DEN信號，選通數(shù)據(jù)收發(fā)器信號，選通數(shù)據(jù)收發(fā)器T3和和Tw狀態(tài)狀態(tài)檢測數(shù)據(jù)傳送是否能夠完成檢測數(shù)據(jù)傳送是否能夠完成T4狀態(tài)狀態(tài)前沿讀取數(shù)據(jù)，完成數(shù)據(jù)傳送前沿讀取數(shù)據(jù)，完成數(shù)據(jù)傳送I/O寫總線周期T4T3T2T1ALECLKA19/S6A16/S3A15A8AD7AD0A15A80000S6S3READY（高電平）（高電平）IO/-M-WRDT/-R-DENA