[優(yōu)秀畢業(yè)論文]基于可編程邏輯器件的三相正弦波脈寬調(diào)制信號發(fā)生器

1、畢業(yè)設(shè)計（論文）畢業(yè)設(shè)計（論文）-摘 要在工農(nóng)業(yè)生產(chǎn)中廣泛使用三相交流異步電動機。三相交流異步電動機的調(diào)速技術(shù)主要采用交-直-交變頻調(diào)速技術(shù)。交-直-交 v/f 控制變頻調(diào)速通常采用了正弦波脈寬調(diào)制（spwm）技術(shù)，通過改變 spwm 的調(diào)制正弦波的頻率和電壓實現(xiàn)電機的變頻調(diào)速。研究如何利用大規(guī)?？删幊唐骷?fpga 產(chǎn)生 spwm 具有重要意義。基于fpga 的三相 spwm 發(fā)生器具有低成本，高靈活性，高可靠性，高可擴展能力等優(yōu)點，因此可以與其他功能模塊或 ip 芯核相結(jié)合應(yīng)用在低成本的正弦驅(qū)動場合。設(shè)計了基于 fpga 的對稱規(guī)則采樣和不對稱規(guī)則采樣的三相 spwm 發(fā)生器模塊，其開關(guān)頻

2、率至少可以達到 50khz，調(diào)頻范圍 2khz 以上，死區(qū)時間和調(diào)制比均可調(diào)，并通過了仿真驗證了不對稱規(guī)則采樣的輸出特性要明顯優(yōu)于對稱規(guī)則采樣。采用分時操作的方法就可以應(yīng)用較低成本的 fpga 達到上訴性能要求，因此該模塊與轉(zhuǎn)子位置預(yù)估等功能模塊相結(jié)合應(yīng)用于無刷直流電動機飛簡易正弦驅(qū)動場合。關(guān)鍵詞：關(guān)鍵詞：fpga；spwm；eda畢業(yè)設(shè)計（論文）畢業(yè)設(shè)計（論文）-i-abstractin the industrial and agricultural production in the widely used three-phase ac induction motor. three-pha

3、se ac induction motor speed control technology is mainly made of ac-dc-ac inverter. ac-dc-ac v/f control of variable speed is usually used sine-wave pwm (spwm) technology, by changing the spwm modulation sine wave frequency and voltage for motor frequency.study how to use large-scale fpga programmab

4、le devices produce spwm. three-phase based on fpga spwm generator has a low-cost, high flexibility, high reliability, high scalability, etc., and other functional modules or ip cores combined application in low-cost sine-driven applications.the symmetric and asymmertric regular-sampled three-phase s

5、wpm generator modules based on fpga are designed ,with the switch frequency up to 50khz at least, the range of the modulated frequency not less than 2khz and the adjustable characteristic of asymmetric regular-sampling is much better than of symmetric regular-sampling.the above perfoumance index of

6、the spwm module can be realized on a low cost fpga through time-sharing operation,so it applies to the simple-sine-wave driving of bldcm(brushless dc motor)with rotor position estimation module and other modules.keywords：fpga;spwm;eda畢業(yè)設(shè)計（論文）畢業(yè)設(shè)計（論文）-ii-目 錄摘 要.iabstract.ii第 1 章 緒論.11.1 課題背景.11.2 現(xiàn)代

7、eda 技術(shù)概述.21.3 eda 設(shè)計思想在電機控制方面的意義 .5第 2 章 方案選擇.72.1 pwm 技術(shù)的分類.72.2 spwm 實現(xiàn)方法的選用.82.2.1 采用離散電路實現(xiàn) spwm.82.2.2 采用集成電路實現(xiàn) spwm.82.2.3 對稱規(guī)則采樣法 spwm 模塊的方案設(shè)計.92.2.4 不對稱規(guī)則采樣 spwm 模塊的方案設(shè)計.11本章小結(jié).13第 3 章 三相 spwm 脈寬調(diào)制模塊的實現(xiàn).143.1 同步控制單元.143.2 分時查表單元.143.3 占空比計算單元.153.4 spwm 生成單元.163.5 死區(qū)發(fā)生器.163.6 spwm 模塊的整體.17本章小

8、結(jié).18第 4 章 仿真結(jié)果及分析.194.1 同步控制單元調(diào)試.194.2 分時查表單元調(diào)試.194.3 占空比計算單元調(diào)試.204.4 spwm 生成單元調(diào)試.204.5 死去發(fā)生器調(diào)試.214.6 spwm 模塊的仿真及其分析.21畢業(yè)設(shè)計（論文）畢業(yè)設(shè)計（論文）-iii-本章小結(jié).22結(jié) 論.23致 謝.24參考文獻.25附錄 1 程序.27附錄 2 中文參考資料.40附錄 3 英文參考資料.43畢業(yè)設(shè)計（論文）畢業(yè)設(shè)計（論文）-0-第 1 章 緒論1.1 課題背景在工農(nóng)業(yè)生產(chǎn)中廣泛使用三相交流異步電動機。三相交流異步電動機的調(diào)速技術(shù)主要采用交-直-交變頻調(diào)速技術(shù)。交-直-交 v/f

9、控制變頻調(diào)速通常采用了正弦波脈寬調(diào)制（spwm）技術(shù)，通過改變 spwm 的調(diào)制正弦波的頻率和電壓實現(xiàn)電機的變頻調(diào)速。spwm(sinusoidal pwm)法是一種比較成熟的,目前使用較廣泛的 pwm法。沖量相等而形狀不同的窄脈沖加在具有慣性的環(huán)節(jié)上時，其效果基本相同。spwm 法就是以該結(jié)論為理論基礎(chǔ)，用脈沖寬度按正弦規(guī)律變化而和正弦波等效的 pwm 波形即 spwm 波形控制逆變電路中開關(guān)器件的通斷，使其輸出的脈沖電壓的面積與所希望輸出的正弦波在相應(yīng)區(qū)間內(nèi)的面積相等，通過改變調(diào)制波的頻率和幅值則可調(diào)節(jié)逆變電路輸出電壓的頻率和幅值。fpga 是英文 field programmable g

10、ate array(現(xiàn)場可編程門陣列)的縮寫，它是在 pal,gal,pld 等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物，是專用集成電路（asic）中集成度最高的一種。 fpga 采用了邏輯單元陣列l(wèi)ca（logic cell array）這樣一個新概念，內(nèi)部可配置邏輯模塊clb（configurable logic block）,輸出輸入模塊 iob（input output block）和內(nèi)部連線三個部分。用戶可以對 fpga 內(nèi)部的邏輯模塊和 i/o 模塊重新配置，以實現(xiàn)用戶的邏輯。它還具有靜態(tài)可重復(fù)編程和動態(tài)系統(tǒng)重構(gòu)的特性，使得硬件的功能可以像軟件一樣通過編程來修改。作為專用集成電路 (as

11、ic)領(lǐng)域中的一種半定制電路， fpga 既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。在 pcb 完成以后，還可以利用 fpga 的在線修改能力，隨時修改設(shè)計而不必改動硬件電路，使得 fpga 來開發(fā)數(shù)字電路，可以大大縮短設(shè)計時間，減少 pcb 面積，提高系統(tǒng)的可靠性。研究如何利用大規(guī)模可編程器件 fpga 產(chǎn)生 spwm 具有重要意義?；?fpga 的三相 spwm 發(fā)生器具有低成本，高靈活性，高可靠性，高可擴展能力等優(yōu)點，因此可以與其他功能模塊或 ip 芯核相結(jié)合應(yīng)用在低成本的正弦驅(qū)動場合。畢業(yè)設(shè)計（論文）畢業(yè)設(shè)計（論文）-1-1.2 現(xiàn)代 eda 技術(shù)概述 eda

12、(electronic design automation)即電子設(shè)計自動化。eda 技術(shù)是隨著集成電路和計算機技術(shù)的飛速發(fā)展應(yīng)運而生的一種高級、快速、有效的電子設(shè)計自動化工具。eda 工具是以計算機的硬件和軟件為基本工作平臺，集數(shù)據(jù)庫、圖形學(xué)、圖論與拓撲邏輯、計算數(shù)學(xué)、優(yōu)化理論等多學(xué)科最新成果研制的計算機輔助設(shè)計通用軟件包，主要能輔助進行三方面的設(shè)計工作 :ic(integrated circuit)設(shè)計、電子電路設(shè)計和印刷電路板 pcb(printed circuit board)設(shè)計。eda 是電子設(shè)計技術(shù)的發(fā)展趨勢，是現(xiàn)代電子設(shè)計技術(shù)的核心，利用 eda 工具可以代替設(shè)計者完成電子系統(tǒng)

13、設(shè)計中的大部分工作。目前，eda 技術(shù)的開發(fā)工具包括編輯器、仿真器、檢查 /分析工具和優(yōu)化/綜合工具等。編輯器的主要功能是用來對設(shè)計輸入進行圖形活著文本等方面的編輯操作，他通常包括圖形編輯器、文本編輯器和波形編輯器。其中，圖形編輯器用來編輯表示器件的幾何圖形、電子系統(tǒng)的框圖以及原理圖等；文本編輯器在系統(tǒng)級上用來編輯電子系統(tǒng)的自然描述語言，在其他層次上主要用來編輯電路的硬件描述語言文本；波形編輯器的主要作用是用來編輯電子系統(tǒng)的仿真波形。在 eda 技術(shù)中，仿真是一項非常重要的技術(shù)，采用仿真可以在開發(fā)設(shè)計的早期階段發(fā)現(xiàn)設(shè)計中的錯誤，這樣便可以大大減少設(shè)計重復(fù)和修改的次數(shù)及時間，從而提高了設(shè)計人員的

14、工作效率。檢查 /分析工具用來對設(shè)計人員的具體設(shè)計進行編譯、檢查和分析，目的是發(fā)現(xiàn)設(shè)計中的錯誤和對可能的結(jié)果進行分析。通過檢查 /分析工具產(chǎn)生的各種報表文件，設(shè)計人員可以對設(shè)計系統(tǒng)的錯誤、系統(tǒng)性能以及相應(yīng)的各種時序關(guān)系等有一個清楚的認識，從而能及時發(fā)現(xiàn)設(shè)計中的錯誤和檢查系統(tǒng)性能能否滿足設(shè)計的要求。優(yōu)化/綜合工具用來完成優(yōu)化功能和邏輯綜合功能的一種開發(fā)工具。其中，優(yōu)化功能是指根據(jù)布爾方程功能等效的原則，采用不同的優(yōu)化方案來對設(shè)計進行優(yōu)化操作，從而提高設(shè)計系統(tǒng)的性能和占用較少資源；邏輯綜合功能是將抽象描述轉(zhuǎn)化成電路網(wǎng)表或者是一組邏輯方程的形式，目的是方便設(shè)計系統(tǒng)的具體電路實現(xiàn)。 現(xiàn)代 eda 技術(shù)

15、的基本特征是采用高級語言描述，具有系統(tǒng)級仿真和綜合能力。eda 技術(shù)代表了當今電子設(shè)計技術(shù)的最新發(fā)展方向，主要采用并行工程和“自頂向下”的設(shè)計方法，對整個系統(tǒng)進行方案設(shè)計和功能劃分，系統(tǒng)的關(guān)鍵電路用一片或幾片專用集成電路 asic (application specific integrated circuit)實現(xiàn)，然后采用硬件描述語言 hdl 完成系統(tǒng)行為級設(shè)計，最后通過畢業(yè)設(shè)計（論文）畢業(yè)設(shè)計（論文）-2-綜合器和適配器生成最終的目標器件。 1.“自頂向下”的設(shè)計方法 10 年前，電子設(shè)計的基本思路還是選擇標準集成電路“自底向上”(bottom-up)的構(gòu)造出一個新的系統(tǒng)，這樣的設(shè)計方法

16、如同一磚一瓦地建造金字塔，不僅效率低、成本高而且還容易出錯現(xiàn)代 eda技術(shù)采用并行工程和“自頂向下”(top-down)的設(shè)計方法，這種設(shè)計方法首先從系統(tǒng)設(shè)計入手，在頂層進行功能方框圖的劃分和結(jié)構(gòu)設(shè)計，在方框圖一級進行仿真、糾錯，并用 vhdl, veriloghdl 等硬件描述語言對高層次的系統(tǒng)行為進行描述，在系統(tǒng)一級進行驗證，然后用綜合優(yōu)化工具，生成具體門電路的網(wǎng)表，其對應(yīng)的物理實現(xiàn)級可以是 pcb 或 asic。由于設(shè)計的主要仿真和調(diào)試過程是在高層次上完成的，這不僅有利于早期發(fā)現(xiàn)結(jié)構(gòu)設(shè)計上的錯誤，避免設(shè)計工作的浪費，而且也減少了功能仿真的工作量，提高了設(shè)計的一次成功率。2. asic 設(shè)

17、計現(xiàn)代電子產(chǎn)品的復(fù)雜程度日益加深，一個電子系統(tǒng)可能由數(shù)萬個中小規(guī)模集成電路構(gòu)成，這就帶來了體積大、功耗大、可靠性差的問題，解決這一問題的有效方法就是采用專用集成電路 asic 進行設(shè)計。asic 按照設(shè)計方法的不同可分為:全定制 asic，半定制 asic，可編程 asic(即可編程邏輯器件)。設(shè)計全定制 asic 芯片時，設(shè)計師要定義芯片上所有晶體管的幾何圖形和工藝規(guī)則，最后將設(shè)計結(jié)果交由 ic 廠家掩膜制造完成優(yōu)點是:芯片可以獲得最優(yōu)的性能，即面積利用率高、速度快、功耗低缺點是 :開發(fā)周期長，費用高，只適合大批量產(chǎn)品開發(fā)。半定制 asic 芯片的版圖設(shè)計方法有所不同，分為門陣列設(shè)計法和標準

18、單元設(shè)計法，這兩種方法都是約束性的設(shè)計方法，其主要目的就是簡化設(shè)計，以犧牲芯片性能為代價來縮短開發(fā)時間對于某些產(chǎn)量不大或者不允許設(shè)計時間過長的產(chǎn)品，采用半定制法比較適宜?？删幊踢壿嬈骷?pld 是 fda 技術(shù)將電子設(shè)計的電路功能和技術(shù)指標具體實現(xiàn)的硬件載體。其中 asic 器件是最終的物理平臺。而現(xiàn)場可編程邏輯門陣列 fpga (field programmable gate array)和復(fù)雜可編程邏輯器件cpld(complex programmable logic device)是目前使用最為廣泛的主流產(chǎn)品，它們面向用戶，具有極大的靈活性和通用性，成為可編程專用 ic，允許用戶“在系統(tǒng)

19、中”編程 isp (in system programmable)和修改邏輯，給使用者提供了在不修改系統(tǒng)硬件的條件下重構(gòu)系統(tǒng)的能力和硬件升級能力，使硬件修改變得像軟件修改一樣方便。當產(chǎn)品定型和產(chǎn)量擴大后，可將在生產(chǎn)中得到充畢業(yè)設(shè)計（論文）畢業(yè)設(shè)計（論文）-3-分檢驗并經(jīng)多次修改完善的電子設(shè)計迅速地進行 asic 投產(chǎn)。3.硬件描述語言采用硬件描述語言 hdl 進行電路與系統(tǒng)的描述是當前eda 技術(shù)的一個特征。與傳統(tǒng)的原理圖設(shè)計方法相比較， hdl 語言更適合于描述大規(guī)模的系統(tǒng)，它能夠使設(shè)計者在比較抽象的層次上對所設(shè)計系統(tǒng)的結(jié)構(gòu)和功能進行描述。采用 hdl 語言設(shè)計有以下突出優(yōu)點： (1)語言的

20、公開可利用性； (2)設(shè)計與工藝的無關(guān)性； (3)寬范圍的描述能力；(4)便于組織大規(guī)模系統(tǒng)的設(shè)計；(5)便于設(shè)計的復(fù)用、交流、保存和修改等。 硬件描述語言可以在三個層次上進行電路描述，其層次由高到低分為行為級、寄存器傳輸級 rtl (register transmission level)和門電路級。vhdl和 veriloghdl 是目前 ieee 的兩種標準硬件描述語言 vhdl 語言是一種高級描述語言，適用于行為級和 rtl 級的描述；veriloghdl 語言屬于一種較低級的描述語言，適用于 rtl 級和門電路級的描述。vhdl 是一種硬件描述語言，它是 vhsic hardware

21、 description language 的縮寫，其中 vhsic 是 very high speed integrated circuit 的縮寫。20 世紀 70 年代至 80 年代，美國國防部為方便管理各種電子電路技術(shù)文件，提出了 vhdl 這種語言規(guī)范，以便在各種抽象級描述片制造和 cad 設(shè)計之間的信息交互、電子設(shè)計文件的信息共享。逐漸地， vhdl 語言成為了一種硬件描述語言的標準。vhdl 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。除了含有許多具有硬件特征的語句外， vhdl 的語言格式和描述方法以及語法和一般的計算機高級語言類似。在描述硬件的結(jié)構(gòu)和行為中， vhdl 具有

22、如下特點：vhdl 語言支持自頂向下（top-down）的設(shè)計方法，還支持同步電路、異步電路、fpga 以及其他隨機電路的設(shè)計。 vhdl 豐富的仿真語句和庫函數(shù)，使得在任何大系統(tǒng)的設(shè)計早期就能查驗設(shè)計系統(tǒng)的功能可行性，隨時可對設(shè)計進行仿真模擬。vhdl 語言具有多層次描述系統(tǒng)硬件功能的能力，可以從系統(tǒng)的數(shù)學(xué)模型到門級電路，其高層次的行為描述可以與低層次的寄存器傳輸級（register transfer level，rtl）描述和結(jié)構(gòu)描述混合使用，還可以自定義數(shù)據(jù)類型，給編程人員帶來較大的自由和方便。vhdl 具有電路仿真與驗證功能，可以保證設(shè)計的正確性，用戶甚至不必編寫如何測試相量便可以進行

23、源代碼級的調(diào)試，而且設(shè)計者可以方便地比較各種方案的可行性及其優(yōu)劣，不需做任何實際的電路實驗。vhdl 語句的行為描述能力和程序結(jié)構(gòu)決定了其具有支持大規(guī)模設(shè)計的畢業(yè)設(shè)計（論文）畢業(yè)設(shè)計（論文）-4-分解和已有設(shè)計的再利用功能。符合市場需求的大規(guī)模系統(tǒng)高效、高效的完成必須有多人甚至多個開發(fā)并行工作才能實現(xiàn)。對于用 vhdl 完成的一個確定的設(shè)計，可以利用 eda 工具進行邏輯綜合和優(yōu)化，并自動把 vhdl 描述設(shè)計轉(zhuǎn)變成門級網(wǎng)表。1.3 eda 設(shè)計思想在電機控制方面的意義硬件電路設(shè)計的軟件化是 eda 設(shè)計方法學(xué)的基本思想，也是電路設(shè)計的發(fā)展趨勢，用硬件描述語言來描述、模擬數(shù)字電路系統(tǒng)是這一趨勢

24、的重要組成部分。由于開發(fā)工具的通用性、設(shè)計語言的標準化以及設(shè)計過程幾乎與所用的 cpld/fpga 器件的硬件結(jié)構(gòu)沒有關(guān)系，所以設(shè)計成功的各類邏輯功能塊軟件有很好的兼容性和可移植性，它幾乎可用于任何型號的cpld/fpga 中，由此還可以知識產(chǎn)權(quán)的方式得到確認，并被注冊成為所謂的 ip 芯核，從而使得片上系統(tǒng) (soc)的產(chǎn)品設(shè)計效率大幅度提高由于相應(yīng)的eda 軟件功能完善而強大，仿真方式便捷而實時，開發(fā)過程形象而直觀，兼之硬件因素涉及甚少，因此可以在很短時間內(nèi)完成十分復(fù)雜的系統(tǒng)設(shè)計，這正是產(chǎn)品快速進入市場的最寶貴的特征。采用 cpld 和 fpga 不僅是電子技術(shù)發(fā)展的必然趨勢，而且也是衡量

25、產(chǎn)品技術(shù)先進性和競爭力的一個重要標志?；?eda 的 cpld/fpga 的應(yīng)用和技術(shù)推廣將是我國未來電子設(shè)計技術(shù)發(fā)展的主流。這些新型器件的出現(xiàn)，為我們進行電機集成控制器的研究提供了物質(zhì)基礎(chǔ)和技術(shù)手段，大大地拓廣了我們的設(shè)計思路，使得諸如電機控制器等的片上系統(tǒng)集成有了可能。片上系統(tǒng)的出現(xiàn)，對大幅度降低功耗、提高抗干擾性、增加技術(shù)保密性以及減少電路板面積等都提供了良好的解決方案；在系統(tǒng)可編程 (isp)技術(shù)又使得設(shè)計者可以隨時通過軟件對器件編程，從而達到改變硬件結(jié)構(gòu)的目的隨著 eda技術(shù)的發(fā)展和 cpld/fpga 在深亞微米領(lǐng)域的進軍，它們與 mcu(micro control unit)、

26、mpu(micro processing unit)、dsp、adc(analog to digital converter)、dac(digital to analog converter)、 ram(random access memory)和 rom(read-only memory)等獨立器件間的物理與功能界限已日趨模糊特別是軟/固 ip 芯核產(chǎn)業(yè)的迅猛發(fā)展，嵌入式通用及標準 fpga 器件呼之欲出，片上系統(tǒng)已近在咫尺。電子設(shè)計專家認為，單片機時代已經(jīng)結(jié)束，未來將是 eda 的時代，這是極具深刻洞察力的明世之言。所以，基于現(xiàn)代 eda 技術(shù)和 cpld/fpga 器件，運用現(xiàn)代電機控制

27、理論，進行電機控制器的集成化研究將是未來電機控制領(lǐng)域的一個重要發(fā)展方向，畢業(yè)設(shè)計（論文）畢業(yè)設(shè)計（論文）-5-它不光具有理論意義，而且具有重要的經(jīng)濟意義和戰(zhàn)略意義，在軍事、民用等領(lǐng)域都會有廣闊的用途。畢業(yè)設(shè)計（論文）畢業(yè)設(shè)計（論文）-6-第 2 章 方案選擇2.1 pwm 技術(shù)的分類 pwm 控制技術(shù)有許多種，從控制思想上分，可以分成四類，既等脈寬pwm 法，正弦波 pwm 法，磁鏈追蹤型 pwm 法和電流追蹤型 pwm 法。等脈寬 pwm 法是為了克服脈沖幅值調(diào)制 pam（pulse amplititude modulation）方式中逆變器只能輸出頻率可調(diào)的方波電壓而不能調(diào)壓的缺點發(fā)展而來

28、的，是 pwm 法中最為簡單的一種。他每一脈沖的寬度均相等。改變脈沖列的周期可以調(diào)頻，改變脈沖的寬度或占空比可以調(diào)壓，采用適當?shù)目刂品椒墒闺妷号c頻率協(xié)調(diào)變化。其缺點是輸出電壓中除基波外，還包含較大的諧波分量。spwm 法是為了克服等脈寬 pwm 法的缺點而發(fā)展來的。它從電動機供電電源的角度出發(fā)，著眼于如何產(chǎn)生一個可調(diào)頻調(diào)壓的三相對稱正弦波電源。它是以正弦波作為基準波(稱為調(diào)制波)，用一列等幅的三角波(稱為載波)與基準正弦波相交，由它們的交點確定逆變器的開關(guān)模式，即當基準正弦波高于三角波時，使相應(yīng)的開關(guān)器件導(dǎo)通 ;當基準正弦波低于三角波時，開關(guān)器件截止。其特點是:在半個周期中等幅、不等寬，總是

29、中間的脈沖寬，兩邊的脈沖窄，各脈沖面積與該區(qū)間正弦波下的面積成正比。這樣，輸出電壓中的低次諧波分量顯然可以大大減小。還有許多與上述 spwm 法類似的 pwm 法，如梯形波與三角波相交的方法，馬鞍波與三角波相交的方法 (又稱三次諧波注入法)等，據(jù)不完全統(tǒng)計已發(fā)表的有 10 余種之多。它們的著眼點在于如何使逆變器的輸出電壓更好地獲得三相對稱正弦波或者提高電壓幅值。因而，這些方法都可以認為是spwm 法的派生方法，可歸入 spwm 法一類。磁鏈追蹤型 pwm 法，又稱為空間矢量 pwm 法，與傳統(tǒng)的 spwm 法不同，它是從電動機的角度出發(fā)的，著眼點在于如何使電動機獲得幅值恒定的圓形旋轉(zhuǎn)磁場。它是

30、以三相對稱正弦波電壓供電時交流電動機的理想磁鏈圓為基準，用逆變器不同開關(guān)模式所產(chǎn)生的實際磁鏈來追蹤基準磁鏈圓，由追蹤的結(jié)果決定出逆變器的開關(guān)模式，形成 pwm 波。上述三種 pwm 法都是控制輸出電壓的電壓型逆變器，而電流追蹤型畢業(yè)設(shè)計（論文）畢業(yè)設(shè)計（論文）-7-pwm 法雖然也采用電壓型逆變器的主電路結(jié)構(gòu)，卻是控制輸出電流的電流型逆變器。其基本思想是將電動機定子電流的檢測信號與正弦波電流給定信號進行比較，如果實際電流大于給定值，則通過逆變器的開關(guān)動作使之減小，否則使之增大。這樣，實際電流波形圍繞給定的正弦波做鋸齒狀變化，而且開關(guān)器件的開關(guān)頻率越高，實際電流的波動就越小。使用這種方法，電動機

31、的電壓數(shù)學(xué)模型改為電流模型，可使控制簡單，動態(tài)響應(yīng)加快，還可以防止逆變器過電流。鑒于本次設(shè)計的目的和要求及論文篇幅有限，本文著重研究在工程實際中應(yīng)用較廣泛的兩種脈寬調(diào)制方法，即正弦波 pwm 法和空間矢量 pwm 法，分別分析兩者的算法原理，提出其 eda 實現(xiàn)方案，并給出仿真與實驗結(jié)果。2.2 spwm 實現(xiàn)方法的選用spwm 的實現(xiàn)方法有很多，一般可歸納為兩種：一種是采用模擬電路、數(shù)字電路或數(shù)?；旌闲偷碾x散電路實現(xiàn)，另一種是采用微機、 dsp 或可編程邏輯器件(cpld/fpga)等集成電路與相應(yīng)軟件相結(jié)合的方法實現(xiàn)。2.2.1 采用離散電路實現(xiàn) spwm采用離散電路實現(xiàn) spwm 法，通

32、常是用一個正弦波信號發(fā)生器產(chǎn)生可以調(diào)頻調(diào)幅的正弦波(稱為調(diào)制波)信號，再用一個三角波信號發(fā)生器產(chǎn)生幅值不變的三角波(稱為載波)信號，將它們進行比較，由兩者的交點來確定逆變器開關(guān)的轉(zhuǎn)換，從而獲得 spwm 波。該法最大的優(yōu)點是實時調(diào)制性能好，但由于它使用的離散元件較多，存在系統(tǒng)體積較大、抗干擾能力差等諸多無法克服的缺點，因此不利于實現(xiàn)全數(shù)字化和集成化，已經(jīng)不能滿足現(xiàn)代交流伺服系統(tǒng)的要求。2.2.2 采用集成電路實現(xiàn) spwm由集成電路來實現(xiàn) spwm 控制，根據(jù)其軟件化方法的不同，有以下幾種：表格法（又稱 rom 法）這種方法是預(yù)先將 spwm 波的數(shù)據(jù)計算出來，存入 rom 中，然后根據(jù)調(diào)頻指

33、令再將這些數(shù)據(jù)順序取出，且實時處理能力。隨時計算法（又稱 ram 法）這種方法的特點是在 rom 中置預(yù)先存儲畢業(yè)設(shè)計（論文）畢業(yè)設(shè)計（論文）-8-一個單位基準正弦波，運行時，根據(jù)指令值的要求，按不同載波比和調(diào)幅比的要求，計算出一個周期的開關(guān)和開關(guān)模式保持的時間值，寫入 ram1 的數(shù)據(jù)輸出期間，如指令值發(fā)生了新的變化，則重新開始計算，但將計算結(jié)果寫入 ram2 中。寫入 ram2 的操作一旦完成了，就轉(zhuǎn)為將 ram2 的數(shù)據(jù)輸出。再有新的指令值時，則將計算結(jié)果寫入 rom1。如此輪流的使用兩個ram。這種方法雖然不必使用大量的 rom，但也沒有實時處理功能，動態(tài)響應(yīng)時間也比較慢。實時計算法

34、實時計算法要有數(shù)學(xué)模型。建立數(shù)學(xué)模型的方法有許多種，如等面積法、低次諧波消去法、采樣型 spwm 法以及由此派生出來的許多方法。采樣型 spwm 法，分自然采樣法、規(guī)則采樣法，而規(guī)則采樣法中又有對稱規(guī)則采樣法與不對稱規(guī)則采樣法。（1）自然采樣法 以正弦波為調(diào)制波 ,等腰三角波為載波進行比較 ,在兩個波形的自然交點時刻控制開關(guān)器件的通斷 ,這就是自然采樣法。其優(yōu)點是所得spwm 波形最接近正弦波 ,但由于三角波與正弦波交點有任意性 ,脈沖中心在一個周期內(nèi)不等距,從而脈寬表達式是一個超越方程 ,計算繁瑣,難以實時控制。（2）規(guī)則采樣法規(guī)則采樣法是一種應(yīng)用較廣的工程實用方法 ,一般采用三角波作為載波

35、。其原理就是用三角波對正弦波進行采樣得到階梯波 ,再以階梯波與三角波的交點時刻控制開關(guān)器件的通斷 ,從而實現(xiàn) spwm 法。當三角波只在其頂點(或底點)位置對正弦波進行采樣時，由階梯波與三角波的交點所確定的脈寬,在一個載波周期 (即采樣周期)內(nèi)的位置是對稱的 ,這種方法稱為對稱規(guī)則采樣。當三角波既在其頂點又在底點時刻對正弦波進行采樣時,由階梯波與三角波的交點所確定的脈寬 ,在一個載波周期 (此時為采樣周期的兩倍 )內(nèi)的位置一般并不對稱 ,這種方法稱為非對稱規(guī)則采樣。規(guī)則采樣法是對自然采樣法的改進 ,其主要優(yōu)點就是是計算簡單，便于在線實時運算 ,其中非對稱規(guī)則采樣法因階數(shù)多而更接近正弦。其缺點是

36、直流電壓利用率較低 ,線性控制范圍較小。2.2.3 對稱規(guī)則采樣法 spwm 模塊的方案設(shè)計對稱規(guī)則采樣法只在三角載波的底點采樣，求取脈寬的計算量小，易于危機或可編程邏輯器件的實現(xiàn)，其采樣原理如圖 2-1 所示。其中、為三角載波和基波的幅值，為采樣周期，為脈寬時間，、分別對應(yīng)三角畢業(yè)設(shè)計（論文）畢業(yè)設(shè)計（論文）-9-波的頂點和底點。經(jīng)過簡單的數(shù)學(xué)推導(dǎo)，可得： 式中：m 為調(diào)制比，且 m。圖 2-1 對稱規(guī)則采樣法 spwm對稱規(guī)則采樣法三相 spwm 發(fā)生器模塊主要由基準計數(shù)器、正弦查表單元、pwm 產(chǎn)生單元、死區(qū)發(fā)生器等組成，如圖 2-2 所示。其中 reset 為異步復(fù)位信號，clk0 為

37、基準時鐘，dir_ord 為轉(zhuǎn)向指令信號，start 為啟 ?？刂菩盘枺糜谠诔跏蓟A段封鎖 pwm 信號輸出；、m 分別是載波周期和調(diào)制比設(shè)定值； 是位置預(yù)估電路輸出的轉(zhuǎn)子位置信號。基準計數(shù)器用于產(chǎn)生基準三角波，是一個以源碼方式計數(shù)的，計數(shù)方向交替變化的可逆計數(shù)器，如圖 2-2 所示。位置信號 經(jīng)查表后得到的三相正弦信號，分別與基準計數(shù)值在 pwm 產(chǎn)生單元中進行比較后，再經(jīng)死區(qū)調(diào)節(jié)，即可得到用以驅(qū)動功率元件的 6 路 pwm 信號。死區(qū)發(fā)生器采用飽和計數(shù)原理，不僅可以防止上下橋臂功率器件同時導(dǎo)通引起的短路，而且能起到濾除 spwm 輸出波形中的毛刺作用。由于設(shè)計中需要使用三片 rom 查表

38、單元以得到三相正弦信號，占用了大量的芯片資源，應(yīng)采用分時查表的方法予以解決，后面將作詳細討論。畢業(yè)設(shè)計（論文）畢業(yè)設(shè)計（論文）-10-基基準準計計數(shù)數(shù)器器查查表表單單元元pwm產(chǎn)產(chǎn)生生單單元元死死區(qū)區(qū)發(fā)發(fā)生生器器異步復(fù)位信號基準時鐘轉(zhuǎn)向指令信號啟/停控制信號載波周期調(diào)制比設(shè)定值位置預(yù)估電路輸出的轉(zhuǎn)子位置信號六路pwm信號死區(qū)時間：圖 2-2 對稱規(guī)則采樣法 spwm 模塊功能框圖2.2.4 不對稱規(guī)則采樣 spwm 模塊的方案設(shè)計不對稱規(guī)則采樣法同時在三角波的頂點和底點采樣，與對稱規(guī)則采樣法相比，雖然其求取脈寬的計算量增加了，但是其 pwm 輸出波形更接近自然采樣的結(jié)果，其采樣原理如圖 2-3

39、 所示。經(jīng)數(shù)學(xué)推導(dǎo)可得： 式中：和分別為采樣周期與載波周期，且2。畢業(yè)設(shè)計（論文）畢業(yè)設(shè)計（論文）-11-圖 2-3 不對稱規(guī)則采樣法 spwm圖 2-4 是不對規(guī)則采樣法三相 spwm 發(fā)生器模塊的功能框圖，它主要由同步計數(shù)器，查表單元，占空比計算單元，分時控制單元， pwm 形成單元等組成。pwm產(chǎn)產(chǎn)生生單單元元死死區(qū)區(qū)發(fā)發(fā)生生器器resetclk0dir_ordstartttm六路pwm信號deadtime查查表表單單元元占占空空比比計計算算單單元元同同步步計計數(shù)數(shù)器器圖 2-4 不對稱規(guī)則采樣法 spwm 模塊功能框圖畢業(yè)設(shè)計（論文）畢業(yè)設(shè)計（論文）-12-由于設(shè)計中需要使用三片 ro

40、m 以得到三相正弦信號，并需要三個占空比計算單元，從而占用了大量的芯片資源，本次設(shè)計采用分時操作的方法予以解決。另外不對稱規(guī)則采樣法因階數(shù)多而更接近正弦，在此我們選擇了不對稱規(guī)則采樣 spwm 模塊的方案設(shè)計。本章小結(jié)脈寬調(diào)制控制技術(shù)，通常簡稱為 pwm（pulse-width modulation）技術(shù)，是利用半導(dǎo)體開關(guān)器件的導(dǎo)通和關(guān)斷，把直流電壓變成電壓脈沖序列，控制電壓脈沖的寬度或周期達到變壓的目的，或是控制電壓脈沖寬度和脈沖列的周期已達到變壓變頻的目的。 pwm 控制技術(shù)廣泛地采用應(yīng)用開關(guān)穩(wěn)壓電源、不間斷電源以及者流電動機、交流電動機調(diào)速傳動系統(tǒng)中。在對目前各種 spwm 方法進行比較

41、之后，選用異步調(diào)制方式不對稱規(guī)則采樣 spwm 算法，建立該算法的數(shù)學(xué)模型，提出分時查表和計算的設(shè)計思想。畢業(yè)設(shè)計（論文）畢業(yè)設(shè)計（論文）-13-第 3 章 三相 spwm 脈寬調(diào)制模塊的實現(xiàn)3.1 同步控制單元同步控制單元用于產(chǎn)生控制各個部分同步協(xié)調(diào)工作的三個控制信號，即：三角載波的計數(shù)值 q，以及同步控制信號 sync 和 parity。用以控制各個部分的協(xié)調(diào)工作，如圖 2-4 所示。這三個同步控制信號的產(chǎn)生原理如圖 3-1 所示。根據(jù)三角形的幾何特性，產(chǎn)生三角載波需要計數(shù)方向交替變化的可逆計數(shù)器。但由于載波三角形的對稱性，并且不對稱規(guī)則采樣法在三角形的頂點和底點都采樣，故只需要使用加計數(shù)

42、器即可生成同步計數(shù)值 q 這樣，不但節(jié)省了芯片資源，也簡化了程序設(shè)計。sync 信號的上升沿表示底點或頂點采樣時刻； parity 信號的上升沿對應(yīng)于底點采樣時刻，parity 信號的下降沿對應(yīng)于頂點采樣時刻。程序參照附錄 1。圖 3-1 同步控制單元工作原理圖3.2 分時查表單元如圖 3-2 所示，將以轉(zhuǎn)子位置信號為地址查表的三相正弦數(shù)字信號，送入占空比計算單元按公式（ 2） （3） （4）進行計算，即可得到生成三相六路pwm 信號所需的脈寬時間。由于設(shè)計中需要使用三片 rom 作為存儲單元以得到三相正弦信號，并需要三個占空比計算單元（每個計算單元包含一個畢業(yè)設(shè)計（論文）畢業(yè)設(shè)計（論文）-1

43、4-加/減法器和兩個乘法器） ，從而占用了大量的芯片資源。本次設(shè)計采用分時操作（查表/計算）的方法予以解決，如圖 3-2 所示：圖 3-2 分時操作示意圖查表單元用于產(chǎn)生計算脈沖寬度所需的三相正弦數(shù)字信號。其中，轉(zhuǎn)子位置信號 是 10 位數(shù)字量；正弦值為 16 位（最高位為符號位） ，存儲于地址寬度為 10 位，數(shù)據(jù)寬度為 16 位的 rom 單元中。首先根據(jù)轉(zhuǎn)子位置信號計算出三相地址轉(zhuǎn)化為串行地址信號 seg_theta，再將此串行地址信號seg_theta 送入 rom 查表單元，即可得到三相正弦信號。采用分時查表方法，只需要一片 rom 單元就可得到計算脈沖寬度所需的三相正弦信號，節(jié)省了

44、芯片資源。程序參照附錄 1。3.3 占空比計算單元三相正弦信號是以串行方式送入占空比計算單元的，因此只需要一個占空比計算單元（即一個加 /減法器和兩個乘法器）就可以得到串行的三相脈沖寬度信號 time_cnt，并在同步計數(shù)值 q=7,9,11 時分別重串行脈沖寬度信號 time_cnt 提出生成 pwm 信號所需的三相脈寬值：time_a=499、time_b=830、time_c=182。當時奇偶判斷信號 parity 為高電平時，按公式（2）求取脈寬時間；當 parity 為低電平時，按公式（3）求取脈寬時間。采用分時查表/計算的方法，只需一片 rom 和一個占空比計算單元就可以得到生成

45、pwm 信號所需的三相脈寬信號，因而節(jié)省了大量的資源。程序參照附錄 1。畢業(yè)設(shè)計（論文）畢業(yè)設(shè)計（論文）-15-3.4 spwm 生成單元該單元的功能是根據(jù)占空比計算單元輸出的三相脈寬時間量，控制開關(guān)模式，從而得到 pwm 脈沖。圖 3-3pwm 生成單元程序流程圖圖 3-3 是正情況下的 a 相 pwm 信號的生成原理。首先，在 sync 的上升時刻，更新 a 相脈寬時間量。然后，根據(jù)奇偶判斷信號 parity，判斷是頂點采樣還是底點采樣若為頂點采樣，則把 pwma 信號設(shè)為低電平，定時時段為，一旦定時結(jié)束，pwma 信號立刻設(shè)為高電平；若為底點采樣，則把pwma 信號設(shè)為高電平，定時時段為

46、，一旦定時結(jié)束，pwma 信號立即設(shè)為高電平。各相的定時量不同，但它們的 pwm 信號的生成機理的一樣的。在反轉(zhuǎn)的情況下，pwm 信號的極性和正轉(zhuǎn)時的極性相反即可。程序參照附錄 1。3.5 死區(qū)發(fā)生器死去發(fā)生器是由死區(qū)計數(shù)器和一些合邏輯構(gòu)成的，死區(qū)計數(shù)器采用飽和技術(shù)原理，它類似于電容的充放電過程，規(guī)則如下：但輸入為 0 時，如果計數(shù)值等于 0.，則計數(shù)值保持不變，否則作減 1 計數(shù);當輸入為 1 時，如果計數(shù)值等于 deadtime（死區(qū)計數(shù)器最大計數(shù)值） ，則計數(shù)值保持不變，否則作加 1 計數(shù);當輸入為 1 且計數(shù)值等于 deadtime 時，xh=1,xl=0(xh 為某一相的上橋臂畢業(yè)設(shè)

47、計（論文）畢業(yè)設(shè)計（論文）-16-信號，xl 為下橋臂信號)，上橋臂導(dǎo)通，下橋臂截止；當輸入為 0 且計數(shù)值為 0 時，xh=0，xl=1，下橋臂導(dǎo)通，上橋臂截止；當計數(shù)值在 0deadtime 之間時，xh=0，xl=0，上下橋臂都截止，形成死區(qū)。圖是死區(qū)發(fā)生器的工作原理。采用飽和計數(shù)原理設(shè)計的死區(qū)發(fā)生器，不僅可以防止上下橋臂功率器件同時導(dǎo)通引起的短路，而且能起到濾除 pwm輸出波形中的毛刺的作用。程序參照附錄 1。圖 3-4 死區(qū)發(fā)生器工作原理3.6 spwm 模塊的整體spwm 模塊的整體，只是以上各個單元的簡單組合。圖 3-5 和圖 3-6 分別是正弦波脈寬調(diào)制模塊的電路符號和電路圖。

48、圖 3-5 spwm 模塊電路符號畢業(yè)設(shè)計（論文）畢業(yè)設(shè)計（論文）-17-圖 3-6 spwm 模塊電路圖此外，設(shè)計本身未對信號源做出解釋，故生成模擬位置信號產(chǎn)生單元模塊用以產(chǎn)生預(yù)估計角度，此模塊實際為一個地址發(fā)生器。其輸入端分別是aclk 異步復(fù)位信號、clk0 時鐘信號，theta_sync 脈沖信號，theta9.0為輸出的數(shù)據(jù)，其計數(shù)采用累加器原理。預(yù)估計角度值用 10 位數(shù)字量來表示，為了保證三相對稱，只取 1024 組中的前 1020 組二進制代碼，則 0000000000對應(yīng) 0 ，011111110 對應(yīng)著 180 ，1111111110 對應(yīng)著 360 ，角度分辨率為0.35

49、3。本章小結(jié)上章在對正弦波脈寬調(diào)制 spwm（sinusoidal pulse-width modulation）的各種實現(xiàn)方法比較后，選擇在低成本 fpga 上實現(xiàn)了不對稱規(guī)則采樣spwm 模塊。本章著重介紹 spwm 模塊的各功能模塊。不對稱規(guī)則采樣spwm 模塊主要由同步控制單元、分時查表單元、占空比計算單元、 pwm產(chǎn)生單元、死區(qū)發(fā)生器等組成，如圖 2-4 所示。其中 aclr 為異步復(fù)位信號，clk0 為時鐘信號，dir_ord 為轉(zhuǎn)向控制指令，start 為 pwm 輸出使能端，用于在程序初始化階段封鎖六路 pwm 信號輸出；與 m 分別為載波周期和調(diào)制比設(shè)定值，deadtime

50、為死區(qū)時間設(shè)定值； 是位置預(yù)估電路輸出的轉(zhuǎn)子位置信號。畢業(yè)設(shè)計（論文）畢業(yè)設(shè)計（論文）-18-第 4 章 仿真結(jié)果及分析4.1 同步控制單元調(diào)試經(jīng)過分析與調(diào)試同步計數(shù)器實現(xiàn)了三個同步控制信號的精確輸出。程序在設(shè)計測試期間，可觀察到 4 個并行進程產(chǎn)生的信號精確捕捉時鐘信號clk0（上升沿有效） ，并實現(xiàn)異步復(fù)位信號 aclk 的功能控制，達到預(yù)期效果。其生成模塊如圖 4-1 所示：圖 4-1 同步計數(shù)器4.2 分時查表單元調(diào)試經(jīng)過分析與調(diào)試分時差表單元可精確輸出三相正弦信號 sin15.0。在模塊調(diào)試期間，完成時鐘信號 clk0 和異步復(fù)位信號 aclk 以及同步計數(shù)值 q 對此模塊的控制，在

51、位置預(yù)估電路輸出的轉(zhuǎn)子位置信號輸出正常的情況下能夠產(chǎn)生良好的輸出信號，達到預(yù)期效果。其生成模塊如圖 4-2 所示：畢業(yè)設(shè)計（論文）畢業(yè)設(shè)計（論文）-19-圖 4-2 分時查表單元4.3 占空比計算單元調(diào)試經(jīng)過分析與調(diào)試占空比計算單元可精確計算并輸出三相 pwm 脈寬值。在調(diào)試期間，在對函數(shù)公式的調(diào)用后可完成對輸入信號 sin15.0進行運算，由此生成為一個串行信號。所以，只需完成對同步計數(shù)值 q 的設(shè)定（q=7,9,11）后便可得到預(yù)期的輸出效果。此模塊受時鐘信號 clk0 和異步復(fù)位信號 aclk 以及同步計數(shù)值 q 的有效控制。其生成模塊如圖 4-3 所示：圖 4-3 占空比計算單元4.4

52、 spwm 生成單元調(diào)試經(jīng)過分析與調(diào)試 spwm 生成單元精確生成 pwm 脈沖信號。此模塊主要運用邏輯運算使模塊有效的判斷輸入信號轉(zhuǎn)向控制指令 dir_ord 和三相 pwm脈寬值，在完成模塊結(jié)構(gòu)設(shè)計后可良好的輸出 pwm 脈沖量。此模塊受時鐘信號 clk0 和異步復(fù)位信號 aclk 以及同步計數(shù)值 q 的有效控制。其生成模塊如圖 4-4 所示：畢業(yè)設(shè)計（論文）畢業(yè)設(shè)計（論文）-20-圖 4-4 spwm 生成單元4.5 死去發(fā)生器調(diào)試經(jīng)過分析與調(diào)試死去發(fā)生器能夠獨立的完成對信號的死區(qū)調(diào)節(jié)，存在較好的可移植性，在完成對模塊是結(jié)構(gòu)設(shè)置后可完全嵌入本次設(shè)計同時生成控制信號 start 實現(xiàn)對發(fā)生

53、器起/停控制。實驗結(jié)果打到預(yù)期效果。其采用飽和技術(shù)原理，程序如附錄 1。其生成模塊如圖 4-5 所示：圖 4-5 死去發(fā)生器4.6 spwm 模塊的仿真及其分析不對稱規(guī)則采樣 spwm 模塊是用 vhdl 語言描述，并經(jīng) quartus ii編譯、適配、布局布線后，在 altera 的低成本的 fpga（acex1k）上實現(xiàn)的。其主要芯片資源利用情況如圖 4-6 所示，耗用邏輯單元（total logic elements）數(shù)量為 537，占總量的 31%；耗用嵌入式邏輯陣列（total memory bits）占總量的 41%；不計仿真測試端口，實際使用引腳（ total pins）數(shù)為22

54、，占總量的 21%?？梢?，其芯片資源利用率不高，但對將來的功能擴展是極為有利的。圖 4-6 spwm 模塊的資源利用情況畢業(yè)設(shè)計（論文）畢業(yè)設(shè)計（論文）-21-定時分析表明，最高時鐘運行頻率可以達到 44.44mhz,開關(guān)頻率至少可達到 50khz。本設(shè)計，同步計數(shù)值 q 為 14 位，死區(qū)計數(shù)值 deadtime 為 8 位，在 20mhz 時鐘頻率下，開關(guān)頻率可調(diào)范圍為 610hz 至 10mhz，死區(qū)時間范圍為 0 至 12.8s。圖 4-7 不對稱規(guī)則采樣 spwm 時序仿真波形不對稱規(guī)則采樣時的基波周期內(nèi)的 pwm 仿真波形如圖所示。可以看出，pwm 波形三相對稱，相位之間相差 12

55、0，且各自正負半波對稱性較好。本章小結(jié)本章通過仿真與實驗結(jié)果驗證了所設(shè)計 spwm 電路具有良好的輸出的特性。基于 fpga 的 spwm 模塊，具有執(zhí)行速度快、硬件成本低、軟件開發(fā)周期短、可擴展性和可移植性強等優(yōu)點。所設(shè)計的 spwm 模塊，其開關(guān)頻率可達 50khz 以上，最高頻率范圍可達 2khz，死區(qū)實際那和調(diào)制比可調(diào)。采用分時操作的方法，節(jié)省了大量的芯片資源，提高了芯片的再擴展能力，在低成本 fpga 實現(xiàn)了不對稱規(guī)則采樣spwm 法。仿真和結(jié)果驗證了 spwm 輸出波形不僅各相正負半波對稱，且三相之間保持對稱，所設(shè)計電路具有良好的輸出特性。畢業(yè)設(shè)計（論文）畢業(yè)設(shè)計（論文）-22-結(jié)

56、 論本次設(shè)計是采用不對稱規(guī)則采樣法的三相 spwm 發(fā)生器，其開關(guān)頻率至少可達 50khz，調(diào)頻范圍 2khz 以上，死區(qū)時間和調(diào)制比可調(diào)。其各個功能模塊是用 vhdl 語言描述，并經(jīng) quartus 軟件編譯、適配、布局布線和仿真后，在 altera 的低成本系列 fpga（acex1k）上實現(xiàn)的，具有執(zhí)行速度快、硬件成本低、軟件開發(fā)周期短、可擴展性和可移植性強等優(yōu)點。本文重點描述，分析了 spwm 的算法原理，并建立其數(shù)學(xué)模型，給出了對應(yīng)的 eda 方案。在論證了不對稱規(guī)則采樣的三相 spwm 模塊要明顯優(yōu)于對稱規(guī)則采樣的三相 spwm 模塊后，通過仿真驗證了其具有良好的輸出特性并給出前者

57、模塊設(shè)計方案。本文給出的是一種脈寬幅值 m 可調(diào)的 spwm 方案。實現(xiàn) m 值的變化，可通過在 fpga 的設(shè)計中完成算法的結(jié)構(gòu)，直接給出不同的 m 值的數(shù)據(jù)。而 m 可變的 spwm 在實際應(yīng)用中更有意義。另外，由于我本身的原因還無法更為深刻的理解和解讀課題。例如對調(diào)制解調(diào)的知識的掌握的不足， eda 技術(shù)及其仿真軟件也是未曾接觸過的，較為新鮮的。同時對 vhdl 硬件描述語言的學(xué)習和應(yīng)用的過程基本處在一種摸著石頭過河的狀態(tài)。而在整個設(shè)計的過程當中，過多的依賴于老師的指導(dǎo)和對文獻的參考，也使得我對課題的理解存在一定的局限性。畢業(yè)設(shè)計（論文）畢業(yè)設(shè)計（論文）-23-致 謝感謝我的指導(dǎo)老師在我

58、畢業(yè)設(shè)計期間給予我的指導(dǎo)和幫助，不僅為本論文的順利完成提供了良好的理論依據(jù)和指導(dǎo)，讓我在設(shè)計上少走了不少的彎路。同時老師嚴謹認真的工作態(tài)度和謙虛友好的教學(xué)方式也為我今后學(xué)習和工作上樹立了良好的榜樣。在本次設(shè)計過程當中，得到了本院趙建新，郭紅老師的大力幫助和支持。在此，我向上面所提到的老師和朋友表示由衷的的感謝。感謝你們在我學(xué)習和生活上的幫助，你們給予我的不只是幫助更是理解和希望。我會像你希望我的那樣走的更遠更好。謝謝。畢業(yè)設(shè)計（論文）畢業(yè)設(shè)計（論文）-24-參考文獻1李鐵才，杜坤梅。電機控制技術(shù)。哈爾濱：哈爾濱工業(yè)大學(xué)出版社，20002杜坤梅。無刷直流電機簡易正弦驅(qū)動的原理與實踐。電機與控制學(xué)

59、報，20023許強，賈正春?；?fpga 的三相 pwm 發(fā)生器。電子技術(shù)應(yīng)用，20014梁迎春，杜坤梅。單芯片三相 spwm 變頻控制器的實現(xiàn)。信息技術(shù)，20035熊秉義，孫奉婁。一種基于 cpld 的寬可調(diào) pwm 信號發(fā)生器，中央民族學(xué)院學(xué)報（自然科學(xué)版） 20016吳守篇，藏英杰。電氣傳動的脈寬調(diào)制技術(shù)。北京：機械工業(yè)出版社，20007李林峰。cpld 在 spwm 變頻調(diào)速系統(tǒng)中的應(yīng)用。電工技術(shù)， 20028潘明，徐勇?；?fpga 的直流電機脈寬調(diào)制控制。 20029金寧治，于長勝。基于 cpld 的三相 spwm 信號發(fā)生器的設(shè)計。200510金寧治?；?fpga 的 pm

60、sm 簡易正弦驅(qū)動控制的研究。 200611江思敏。vhdl 數(shù)字電路及系統(tǒng)設(shè)計。200612曾繁泰，李冰。eda 工程概論。北京：清華大學(xué)出版社， 200213彭璐，現(xiàn)代 eda 技術(shù)及其應(yīng)用。現(xiàn)代技術(shù)開發(fā)， 200314張吉春，現(xiàn)代 eda 技術(shù)及應(yīng)用，中國人民公安大學(xué)學(xué)報（自然科學(xué)版） ，200515汪金愛，劉達。eda 技術(shù)與 fpga 設(shè)計應(yīng)用。今日電子，2004， （12）：737716m.j. coreley. rotor position and velocity estimation for a salient-pole permanent magnet synchronou