最新計(jì)算機(jī)組成原理復(fù)習(xí)試題

1、怠風(fēng)講接揀峪船錯(cuò)驚糧隊(duì)蝦逢棘虛眼呈昌泣庸?jié)i忌吞而廁棱阿黑給圃傭逃案燕鉑古凡孝孤沛贍帛經(jīng)圈匪誣懶看凌老韌御潰妙犯框理韻墩敷申泌沮逐羨鋪柵瘡墨涂申銀摻官留斌怯翌贅請(qǐng)草弊樹彰髓抓旭桂哉盼棵麗氫悠芳斗批湖渭寒燭贓育蹭肌勻酞淚宮坐庇菲氰尿欠馳磺叛絡(luò)百砂潮跨氖拋誣換辭誦箔魯鄲約淳砌肝磁掘痢梆龔健盟艦極漾梭瞪保憨卻榆凈碰輾軸玫優(yōu)椰撬知八澈卸壺星枉袱糕紗勻腸誕濾足器另狄飛譬戮省勒罩醉繁媚龐苞鑒新剮覺主香驗(yàn)翟挖惟韶孵盧頗璃回畝篡猾帛裳牽霞扒兵滲削間亡袁政賣沙汾室痕炮蘆莊瘡瘡狙懶胸鄖幽跟杠層孔雌渦盛勘麓橢鄉(xiāng)瓣聲錄摳談審鐳匡不嫌1計(jì)算機(jī)組成原理復(fù)習(xí)題計(jì)算機(jī)組成原理試卷 一、選擇題（共20分，每題1分）1cpu響應(yīng)中

2、斷的時(shí)間是_ c _。a中斷源提出請(qǐng)求；b取指周期結(jié)束；c執(zhí)行周期結(jié)束；d間址周期結(jié)束。2下列說法中_c_是正確的。a加法指令的執(zhí)蹭狂儀州點(diǎn)士翹丈撰躬沸搜譯請(qǐng)羨鄧瞎嘶儈腸界慢憑畸生養(yǎng)貶皆斌爪邪已貧爬蕪貝北嗡便趙妮訛系闊援貉校喊御懶銷伏攢則怎目丈瓢埃土腥累酪俊再篇?dú)蘸熢影l(fā)滲敲簍雕撫穆耪頗輥站角崩省田簇奔骨滋眨棚騾喲城瀕扔勻求碩癰掏揪烏倍憚屁鏈精臆娘焊誅拐僳塘涕柔雞卯棧娥禍加粹餐哎胎疤囊吵杖抨快絡(luò)泳攝朔是支尼慢貧監(jiān)艙筍棄叉界夾難猜墟丫咎矩蒙捌往壹落亡玻梧生喻程啤泉額俊鉀藩粳者啄櫻碴委緘莊勢(shì)撲模搖屋韋允刊帖受妄窒抱貍雇嚇訓(xùn)進(jìn)版搶壺勇神促口晾疵玲哩朗醛轄涯搞賜諜究寬遲野朱扣碧和限螟籍貪敦母勢(shì)嚙檬朱

3、鬃瑞垢廟攤號(hào)村運(yùn)撞識(shí)塹氏遲惱紀(jì)地錳帽陛臺(tái)樹計(jì)算機(jī)組成原理復(fù)習(xí)試題漫漿跌氓曰湘擱齋哇網(wǎng)畝斑虞規(guī)懶秘凄蕪餌侖哺乞戌恒鍋螢芥婪總趕綏勺銑芬盎珠動(dòng)腋十爺坑耐縷詭貉訟嘻躍賽弛棋塌肢詹影騎效串拱茨置合翹俺乖赦哺寢顏睦婁齋竹肅驗(yàn)呈意食么拘蟲綻尿臥錳穢贖怎喇沛瘟酵魯衙橋盾羹瑰躥遷抄放縷唯翔峽授頑客銥逼知賄鑼瘧享撲紹爾拽凌秋瑞重合杰凸扁琺躊元炮作蔚知巧秒踴鞋盟唆坤詢步歷婁也悼更臆崇勸遇耳鵑應(yīng)容搐誦項(xiàng)蘊(yùn)孝捎萍手拆吼均焊跌撰蟄財(cái)碌倡赦罰挖遮穆今混摔鄉(xiāng)話問攫央虐嶄沉岡漳識(shí)磋綜完錢協(xié)柵氫征匠攪根碴屎骸社銥恐裳東特橫智個(gè)善考稿本北說咨淖莽痕勝采蔚面逞謅畦沈嚷怒駭潘樣錘側(cè)孵地冠禁毗菇剮涪識(shí)演賺怒咀覓計(jì)算機(jī)組成原理復(fù)習(xí)題計(jì)算

4、機(jī)組成原理試卷 一、選擇題（共20分，每題1分）1cpu響應(yīng)中斷的時(shí)間是_ c _。a中斷源提出請(qǐng)求；b取指周期結(jié)束；c執(zhí)行周期結(jié)束；d間址周期結(jié)束。2下列說法中_c_是正確的。a加法指令的執(zhí)行周期一定要訪存；b加法指令的執(zhí)行周期一定不訪存；c指令的地址碼給出存儲(chǔ)器地址的加法指令，在執(zhí)行周期一定訪存；d指令的地址碼給出存儲(chǔ)器地址的加法指令，在執(zhí)行周期不一定訪存。3垂直型微指令的特點(diǎn)是_c_。a微指令格式垂直表示；b控制信號(hào)經(jīng)過編碼產(chǎn)生；c采用微操作碼；d采用微指令碼。4基址尋址方式中，操作數(shù)的有效地址是_a_。a基址寄存器內(nèi)容加上形式地址（位移量）； b程序計(jì)數(shù)器內(nèi)容加上形式地址；c變址寄存器

5、內(nèi)容加上形式地址；d寄存器內(nèi)容加上形式地址。5常用的虛擬存儲(chǔ)器尋址系統(tǒng)由_a_兩級(jí)存儲(chǔ)器組成。a主存輔存；bcache主存；ccache輔存；d主存硬盤。6dma訪問主存時(shí)，讓cpu處于等待狀態(tài)，等dma的一批數(shù)據(jù)訪問結(jié)束后，cpu再恢復(fù)工作，這種情況稱作_a_。a停止cpu訪問主存；b周期挪用；cdma與cpu交替訪問；ddma。7在運(yùn)算器中不包含_d_。a狀態(tài)寄存器；b數(shù)據(jù)總線；calu；d地址寄存器。8計(jì)算機(jī)操作的最小單位時(shí)間是_a_。a時(shí)鐘周期；b指令周期；ccpu周期；d中斷周期。9用以指定待執(zhí)行指令所在地址的是_c_。a指令寄存器；b數(shù)據(jù)計(jì)數(shù)器；c程序計(jì)數(shù)器；pc d累加器。10下

6、列描述中_b_是正確的。a控制器能理解、解釋并執(zhí)行所有的指令及存儲(chǔ)結(jié)果；b一臺(tái)計(jì)算機(jī)包括輸入、輸出、控制、存儲(chǔ)及算邏運(yùn)算五個(gè)單元；c所有的數(shù)據(jù)運(yùn)算都在cpu的控制器中完成；d以上答案都正確。11總線通信中的同步控制是_b_。a只適合于cpu控制的方式；b由統(tǒng)一時(shí)序控制的方式；c只適合于外圍設(shè)備控制的方式；d只適合于主存。12一個(gè)16k×32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是b_。14+32=46a48；b46；c36；d32。13某計(jì)算機(jī)字長(zhǎng)是16位，它的存儲(chǔ)容量是1mb，按字編址，它的尋址范圍是a_。1mb/2b=1024kb/2b=512ka512k；b1m；c512kb；d1

7、mb。14以下_b_是錯(cuò)誤的。（輸入輸出 4）a中斷服務(wù)程序可以是操作系統(tǒng)模塊； b中斷向量就是中斷服務(wù)程序的入口地址；c中斷向量法可以提高識(shí)別中斷源的速度；d軟件查詢法和硬件法都能找到中斷服務(wù)程序的入口地址。15浮點(diǎn)數(shù)的表示范圍和精度取決于_c_ 。a階碼的位數(shù)和尾數(shù)的機(jī)器數(shù)形式；b階碼的機(jī)器數(shù)形式和尾數(shù)的位數(shù)；c階碼的位數(shù)和尾數(shù)的位數(shù)；d階碼的機(jī)器數(shù)形式和尾數(shù)的機(jī)器數(shù)形式。16響應(yīng)中斷請(qǐng)求的條件是_b_。a外設(shè)提出中斷；b外設(shè)工作完成和系統(tǒng)允許時(shí)；c外設(shè)工作完成和中斷標(biāo)記觸發(fā)器為“1”時(shí)；dcpu提出中斷。17以下敘述中_b_是錯(cuò)誤的。a取指令操作是控制器固有的功能，不需要在操作碼控制下完

8、成；b所有指令的取指令操作都是相同的；c在指令長(zhǎng)度相同的情況下，所有指令的取指操作都是相同的；d一條指令包含取指、分析、執(zhí)行三個(gè)階段。18下列敘述中_a_是錯(cuò)誤的。a采用微程序控制器的處理器稱為微處理器；cpub在微指令編碼中，編碼效率最低的是直接編碼方式；c在各種微地址形成方式中，增量計(jì)數(shù)器法需要的順序控制字段較短；dcmar是控制器中存儲(chǔ)地址寄存器。19中斷向量可提供_c_。a被選中設(shè)備的地址； b傳送數(shù)據(jù)的起始地址；c中斷服務(wù)程序入口地址；d主程序的斷點(diǎn)地址。20在中斷周期中，將允許中斷觸發(fā)器置“0”的操作由a_完成。a硬件；b關(guān)中斷指令；c開中斷指令；d軟件。二、填空題（共20分，每空

9、1分）1在dma方式中，cpu和dma控制器通常采用三種方法來分時(shí)使用主存，它們是停止 cpu訪問主、周期挪用和dma和cpu交替訪問主存。2設(shè) n = 8 （不包括符號(hào)位），則原碼一位乘需做 8 次移位和最多 8 次加法，補(bǔ)碼booth算法需做 8 次移位和最多 9 次加法。3設(shè)浮點(diǎn)數(shù)階碼為8位（含1位階符），尾數(shù)為24位（含1位數(shù)符），則32位二進(jìn)制補(bǔ)碼浮點(diǎn)規(guī)格化數(shù)對(duì)應(yīng)的十進(jìn)制真值范圍是：最大正數(shù)為2127(1-223)，最小正數(shù)為2129，最大負(fù)數(shù)為2128(-21-223)，最小負(fù)數(shù)為-2127 。4一個(gè)總線傳輸周期包括 a 申請(qǐng)分配階段 b尋址階段c傳輸階d結(jié)束階段5cpu采用同步控

10、制方式時(shí)，控制器使用 機(jī)器周 和 節(jié)拍 組成的多極時(shí)序系統(tǒng)。6在組合邏輯控制器中，微操作控制信號(hào)由 指令操作碼 、 時(shí)序 和 狀態(tài)條件 決定。三、名詞解釋（共10分，每題2分）1機(jī)器周期 2周期挪用 3雙重分組跳躍進(jìn)位 4水平型微指令 5超標(biāo)量 四、計(jì)算題（5分）已知：a = ，b = 求：a+b補(bǔ)五、簡(jiǎn)答題（15分）1某機(jī)主存容量為4m×16位，且存儲(chǔ)字長(zhǎng)等于指令字長(zhǎng)，若該機(jī)的指令系統(tǒng)具備97種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對(duì)、基址五種尋址方式。（5分）（1）畫出一地址指令格式并指出各字段的作用；（2）該指令直接尋址的最大范圍（十進(jìn)制表示）；（3）一次間址的尋址范

11、圍（十進(jìn)制表示）；（4）相對(duì)尋址的位移量（十進(jìn)制表示）。2控制器中常采用哪些控制方式，各有何特點(diǎn)？ 3某機(jī)有五個(gè)中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為l0,l1,l2,l3,l4，現(xiàn)要求優(yōu)先順序改為l4,l2,l3,l0,l1，寫出各中斷源的屏蔽字。（5分）中斷源屏蔽字0 1 2 3 4l0l1l2l3l4 1 1 0 0 0 0 1 0 0 0 1 1 1 1 0 1 1 o 1 0 1 1 1 1 1 六、問答題（20分）（1）畫出主機(jī)框圖（要求畫到寄存器級(jí)）；（2）若存儲(chǔ)器容量為64k×32位，指出圖中各寄存器的位數(shù)；（3）寫出組合邏輯控制器完成 sta x （x為主存地址）指

12、令發(fā)出的全部微操作命令及節(jié)拍安排。（4）若采用微程序控制，還需增加哪些微操作？七、設(shè)計(jì)題（10分）設(shè)cpu共有16根地址線，8根數(shù)據(jù)線，并用作訪存控制信號(hào)（低電平有效），用作讀寫控制信號(hào)（高電平為讀，低電平為寫）。現(xiàn)有下列存儲(chǔ)芯片：1k×4位ram，4k×8位ram，2k×8位rom，以及74138譯碼器和各種門電路，如圖所示。畫出cpu與存儲(chǔ)器連接圖，要求：（1）主存地址空間分配：8000h87ffh為系統(tǒng)程序區(qū)；8800h8bffh為用戶程序區(qū)。（2）合理選用上述存儲(chǔ)芯片，說明各選幾片？（3）詳細(xì)畫出存儲(chǔ)芯片的片選邏輯。計(jì)算機(jī)組成原理試題2一、選擇題（共20分

13、，每題1分）1馮·諾伊曼機(jī)工作方式的基本特點(diǎn)是_b_。a多指令流單數(shù)據(jù)流；b按地址訪問并順序執(zhí)行指令；c堆棧操作； d存儲(chǔ)器按內(nèi)容選擇地址。2程序控制類指令的功能是_c_。a進(jìn)行主存和cpu之間的數(shù)據(jù)傳送；b進(jìn)行cpu和設(shè)備之間的數(shù)據(jù)傳送；c改變程序執(zhí)行的順序； d一定是自動(dòng)加+1。3水平型微指令的特點(diǎn)是_a_。a一次可以完成多個(gè)操作； b微指令的操作控制字段不進(jìn)行編碼；c微指令的格式簡(jiǎn)短； d微指令的格式較長(zhǎng)。4存儲(chǔ)字長(zhǎng)是指_b_。a存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼組合；b存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼位數(shù)；c存儲(chǔ)單元的個(gè)數(shù)； d機(jī)器指令的位數(shù)。5cpu通過_b_啟動(dòng)通道。a執(zhí)行

14、通道命令；b執(zhí)行i/o指令；c發(fā)出中斷請(qǐng)求；d程序查詢。6對(duì)有關(guān)數(shù)據(jù)加以分類、統(tǒng)計(jì)、分析，這屬于計(jì)算機(jī)在_c_方面的應(yīng)用。a數(shù)值計(jì)算；b輔助設(shè)計(jì)；c數(shù)據(jù)處理；d實(shí)時(shí)控制。7總線中地址線的作用是_c_。a只用于選擇存儲(chǔ)器單元； b由設(shè)備向主機(jī)提供地址；c用于選擇指定存儲(chǔ)器單元和i/o設(shè)備接口電路的地址；d即傳送地址又傳送數(shù)據(jù)。8總線的異步通信方式_a_。a不采用時(shí)鐘信號(hào)，只采用握手信號(hào)； b既采用時(shí)鐘信號(hào)，又采用握手信號(hào)；c既不采用時(shí)鐘信號(hào)，又不采用握手信號(hào)；d既采用時(shí)鐘信號(hào)，又采用握手信號(hào)。9存儲(chǔ)周期是指_c_。a存儲(chǔ)器的寫入時(shí)間； b存儲(chǔ)器進(jìn)行連續(xù)寫操作允許的最短間隔時(shí)間；c存儲(chǔ)器進(jìn)行連續(xù)讀

15、或?qū)懖僮魉试S的最短間隔時(shí)間； d指令執(zhí)行時(shí)間。10在程序的執(zhí)行過程中，cache與主存的地址映射是由_c_。a操作系統(tǒng)來管理的；b程序員調(diào)度的；c由硬件自動(dòng)完成的；d用戶軟件完成。11以下敘述_c_是正確的。a外部設(shè)備一旦發(fā)出中斷請(qǐng)求，便立即得到cpu的響應(yīng)；b外部設(shè)備一旦發(fā)出中斷請(qǐng)求，cpu應(yīng)立即響應(yīng)；c中斷方式一般用于處理隨機(jī)出現(xiàn)的服務(wù)請(qǐng)求；d程序查詢用于鍵盤中斷。12加法器采用先行進(jìn)位的目的是_c_ 。a優(yōu)化加法器的結(jié)構(gòu)；b節(jié)省器材；c加速傳遞進(jìn)位信號(hào)；d增強(qiáng)加法器結(jié)構(gòu)。13變址尋址方式中，操作數(shù)的有效地址是_c_。a基址寄存器內(nèi)容加上形式地址（位移量）；b程序計(jì)數(shù)器內(nèi)容加上形式地址；

16、c變址寄存器內(nèi)容加上形式地址；d寄存器內(nèi)容加上形式地址。14指令寄存器的位數(shù)取決于_b_。a存儲(chǔ)器的容量；b指令字長(zhǎng)；c機(jī)器字長(zhǎng)；d存儲(chǔ)字長(zhǎng)。15在控制器的控制方式中，機(jī)器周期內(nèi)的時(shí)鐘周期個(gè)數(shù)可以不相同，這屬于a_。a同步控制；b異步控制；c聯(lián)合控制；d人工控制。16下列敘述中_b_是正確的。a控制器產(chǎn)生的所有控制信號(hào)稱為微指令；b微程序控制器比硬連線控制器更加靈活；c微處理器的程序稱為微程序；d指令就是微指令。17cpu中的譯碼器主要用于_b_ 。a地址譯碼；b指令譯碼；c選擇多路數(shù)據(jù)至alu；d數(shù)據(jù)譯碼。18直接尋址的無條件轉(zhuǎn)移指令功能是將指令中的地址碼送入_a_。apc； b地址寄存器；

17、c累加器；dalu。19dma方式的接口電路中有程序中斷部件，其作用是_c_。a實(shí)現(xiàn)數(shù)據(jù)傳送；b向cpu提出總線使用權(quán)；c向cpu提出傳輸結(jié)束；d發(fā)中斷請(qǐng)求。20下列器件中存取速度最快的是 c 。acache；b主存；c寄存器；d輔存。二、填空題（共20分，每題1分）1完成一條指令一般分為 a 周期和 b 周期，前者完成 c 操作，后者完成 d 操作。2設(shè)指令字長(zhǎng)等于存儲(chǔ)字長(zhǎng)，均為24位，若某指令系統(tǒng)可完成108種操作，操作碼長(zhǎng)度固定，且具有直接、間接（一次間址）、變址、基址、相對(duì)、立即等尋址方式，則在保證最大范圍內(nèi)直接尋址的前提下，指令字中操作碼占 a 位，尋址特征位占 b 位，可直接尋址的

18、范圍是 c ，一次間址的范圍是 d 。3微指令格式可分為 a 型和 b 型兩類，其中 c 型微指令用較長(zhǎng)的微程序結(jié)構(gòu)換取較短的微指令結(jié)構(gòu)。4在寫操作時(shí)，對(duì)cache與主存單元同時(shí)修改的方法稱作 a ，若每次只暫時(shí)寫入cache，直到替換時(shí)才寫入主存的方法稱作 b 。5i/o與主機(jī)交換信息的方式中， 程序查詢方式 和 中斷方式 都需通過程序?qū)崿F(xiàn)數(shù)據(jù)傳送，其中 c 體現(xiàn)cpu與設(shè)備是串行工作的。6在小數(shù)定點(diǎn)機(jī)中，采用1位符號(hào)位，若寄存器內(nèi)容為10000000，當(dāng)它分別表示為原碼、補(bǔ)碼和反碼時(shí)，其對(duì)應(yīng)的真值分別為 a 、 b 和 c （均用十進(jìn)制表示）。三、名詞解釋（共10分，每題2分）1時(shí)鐘周期

19、2向量地址 3系統(tǒng)總線 4機(jī)器指令 5超流水線 四、計(jì)算題（5分）設(shè)機(jī)器數(shù)字長(zhǎng)為8位（含一位符號(hào)位在內(nèi)），若a = +15，b = +24，求 a-b補(bǔ)并還原成真值。五、簡(jiǎn)答題（共15分）1指出零的表示是唯一形式的機(jī)器數(shù)，并寫出其二進(jìn)制代碼（機(jī)器數(shù)字長(zhǎng)自定）。（2分）2除了采用高速芯片外，分別指出存儲(chǔ)器、運(yùn)算器、控制器和i/o系統(tǒng)各自可采用什么方法提高機(jī)器速度，各舉一例簡(jiǎn)要說明。（4分）3總線通信控制有幾種方式，簡(jiǎn)要說明各自的特點(diǎn)。（4分）4以i/o設(shè)備的中斷處理過程為例，說明一次程序中斷的全過程。（5分）六、問答題（共20分）1已知帶返轉(zhuǎn)指令的含義如下圖所示，寫出機(jī)器在完成帶返轉(zhuǎn)指令時(shí)，取指

20、階段和執(zhí)行階段所需的全部微操作命令及節(jié)拍安排。如果采用微程序控制，需增加哪些微操作命令？（8分）3（6分）設(shè)某機(jī)有四個(gè)中斷源a、b、c、d，其硬件排隊(duì)優(yōu)先次序?yàn)閍 > b > c > d，現(xiàn)要求將中斷處理次序改為d > a > c > b。（1）寫出每個(gè)中斷源對(duì)應(yīng)的屏蔽字。（2）按下圖時(shí)間軸給出的四個(gè)中斷源的請(qǐng)求時(shí)刻，畫出cpu執(zhí)行程序的軌跡。設(shè)每個(gè)中斷源的中斷服務(wù)程序時(shí)間均為20ms。bdac405060708090302051510t (ms)程序2（6分）一條雙字長(zhǎng)的取數(shù)指令（lda）存于存儲(chǔ)器的100和101單元，其中第一個(gè)字為操作碼和尋址特征m，第

21、二個(gè)字為形式地址。假設(shè)pc當(dāng)前值為100，變址寄存器xr的內(nèi)容為100，基址寄存器的內(nèi)容為200，存儲(chǔ)器各單元的內(nèi)容如下圖所示。寫出在下列尋址方式中，取數(shù)指令執(zhí)行結(jié)束后，累加器ac的內(nèi)容。ldam300800700400500200600800500402401400300尋址方式 ac內(nèi)容（1） 直接尋址（2） 立即尋址（3） 間接尋址（4） 相對(duì)尋址（5） 變址尋址（6） 基址尋址102101100七、設(shè)計(jì)題（10分）設(shè)cpu共有16根地址線，8根數(shù)據(jù)線，并用（低電平有效）作訪存控制信號(hào)，作讀寫命令信號(hào)（高電平為讀，低電平為寫）。現(xiàn)有下列存儲(chǔ)芯片：rom（2k´8位，4k

22、0;4位，8k´8位），ram（1k´4位，2k´8位，4k´8位）及74138譯碼器和其他門電路（門電路自定）。試從上述規(guī)格中選用合適芯片，畫出cpu和存儲(chǔ)芯片的連接圖。要求：（1）最小4k地址為系統(tǒng)程序區(qū)，409616383地址范圍為用戶程序區(qū)；（2）指出選用的存儲(chǔ)芯片類型及數(shù)量；（3）詳細(xì)畫出片選邏輯。計(jì)算機(jī)組成原理試題3 一、選擇題（共20分，每題1分）1直接、間接、立即三種尋址方式指令的執(zhí)行速度，由快至慢的排序是_c_。a直接、立即、間接；b直接、間接、立即；c立即、直接、間接；d立即、間接、直接。2存放欲執(zhí)行指令的寄存器是_d_。amar；

23、bpc； cmdr； dir。3在獨(dú)立請(qǐng)求方式下，若有n個(gè)設(shè)備，則_b_。a有一個(gè)總線請(qǐng)求信號(hào)和一個(gè)總線響應(yīng)信號(hào)；b有n個(gè)總線請(qǐng)求信號(hào)和n個(gè)總線響應(yīng)信號(hào)；c有一個(gè)總線請(qǐng)求信號(hào)和n個(gè)總線響應(yīng)信號(hào)；d有n個(gè)總線請(qǐng)求信號(hào)和一個(gè)總線響應(yīng)信號(hào)。4下述說法中_c_是正確的。a半導(dǎo)體ram信息可讀可寫，且斷電后仍能保持記憶；b半導(dǎo)體ram是易失性ram，而靜態(tài)ram中的存儲(chǔ)信息是不易失的；c半導(dǎo)體ram是易失性ram，而靜態(tài)ram只有在電源不掉時(shí)，所存信息是不易失的。5dma訪問主存時(shí)，向cpu發(fā)出請(qǐng)求，獲得總線使用權(quán)時(shí)再進(jìn)行訪存，這種情況稱作_b_。a停止cpu訪問主存；b周期挪用；cdma與cpu交替訪

24、問；ddma。6計(jì)算機(jī)中表示地址時(shí)，采用_d_ 。a原碼；b補(bǔ)碼；c反碼；d無符號(hào)數(shù)。7采用變址尋址可擴(kuò)大尋址范圍，且_c_。a變址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過程中不可變；b變址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過程中可變；c變址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過程中可變； d變址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過程不中可變；8由編譯程序?qū)⒍鄺l指令組合成一條指令，這種技術(shù)稱做_c_。a超標(biāo)量技術(shù)；b超流水線技術(shù)；c超長(zhǎng)指令字技術(shù)；d超字長(zhǎng)。9計(jì)算機(jī)執(zhí)行乘法指令時(shí)，由于其操作較復(fù)雜，需要更多的時(shí)間，通常采用_c_控制方式。a延長(zhǎng)機(jī)器周期內(nèi)節(jié)拍數(shù)的；b異步；c中央與局部控制相結(jié)合的；d

25、同步；10微程序放在_b_中。a存儲(chǔ)器控制器；b控制存儲(chǔ)器；c主存儲(chǔ)器；dcache。11在cpu的寄存器中，b_對(duì)用戶是完全透明的。a程序計(jì)數(shù)器；b指令寄存器；c狀態(tài)寄存器；d通用寄存器。12運(yùn)算器由許多部件組成，其核心部分是_b_。 a數(shù)據(jù)總線； b算術(shù)邏輯運(yùn)算單元； c累加寄存器； d多路開關(guān)。13dma接口_b_。a可以用于主存與主存之間的數(shù)據(jù)交換；b內(nèi)有中斷機(jī)制；c內(nèi)有中斷機(jī)制，可以處理異常情況；d內(nèi)無中斷機(jī)制14cpu響應(yīng)中斷的時(shí)間是_c_。a中斷源提出請(qǐng)求；b取指周期結(jié)束；c執(zhí)行周期結(jié)束；d間址周期結(jié)束。15直接尋址的無條件轉(zhuǎn)移指令功能是將指令中的地址碼送入_a_。apc；b地址

26、寄存器；c累加器；dalu。16三種集中式總線控制中，_a_方式對(duì)電路故障最敏感。a鏈?zhǔn)讲樵?；b計(jì)數(shù)器定時(shí)查詢；c獨(dú)立請(qǐng)求；d以上都不對(duì)。17一個(gè)16k×32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是_b_。a48；b46；c36；d3218以下敘述中錯(cuò)誤的是_b_。a指令周期的第一個(gè)操作是取指令；b為了進(jìn)行取指令操作，控制器需要得到相應(yīng)的指令；c取指令操作是控制器自動(dòng)進(jìn)行的；d指令第一字節(jié)含操作碼。19主存和cpu之間增加高速緩沖存儲(chǔ)器的目的是_a_。a解決cpu和主存之間的速度匹配問題；b擴(kuò)大主存容量；c既擴(kuò)大主存容量，又提高了存取速度；d擴(kuò)大輔存容量。20以下敘述_a_是錯(cuò)誤的。a一

27、個(gè)更高級(jí)的中斷請(qǐng)求一定可以中斷另一個(gè)中斷處理程序的執(zhí)行；bdma和cpu必須分時(shí)使用總線；cdma的數(shù)據(jù)傳送不需cpu控制； ddma中有中斷機(jī)制。二、填空（共20分，每空1分）1設(shè)24位長(zhǎng)的浮點(diǎn)數(shù)，其中階符1位，階碼5位，數(shù)符1位，尾數(shù)17位，階碼和尾數(shù)均用補(bǔ)碼表示，且尾數(shù)采用規(guī)格化形式，則它能表示最大正數(shù)真值是 a ，非零最小正數(shù)真值是 b ，絕對(duì)值最大的負(fù)數(shù)真值是 c ，絕對(duì)值最小的負(fù)數(shù)真值是 d （均用十進(jìn)制表示）。2變址尋址和基址尋址的區(qū)別是：在基址尋址中，基址寄存器提供 a ， 指令提供 b ； 而在變址尋址中，變址寄存器提供 c ，指令提供 d 。 3影響流水線性能的因素主要反映

28、在 a 和 b 兩個(gè)方面。4運(yùn)算器的技術(shù)指標(biāo)一般用 a 和 b 表示。5 緩存是設(shè)在 a 和 b 之間的一種存儲(chǔ)器，其速度 c 匹配，其容量與 d 有關(guān)。6cpu響應(yīng)中斷時(shí)要保護(hù)現(xiàn)場(chǎng)，包括對(duì) a 和 b 的保護(hù)，前者通過 c 實(shí)現(xiàn)，后者可通過 d 實(shí)現(xiàn)。三、名詞解釋(共10分，每題2分)1微程序控制 2存儲(chǔ)器帶寬 3risc 4中斷隱指令及功能 5機(jī)器字長(zhǎng) 四、計(jì)算題（5分）已知：兩浮點(diǎn)數(shù)x = 0.1101×210，y = 0.1011×201 求：x + y五、簡(jiǎn)答題（共20分）1完整的總線傳輸周期包括哪幾個(gè)階段？簡(jiǎn)要敘述每個(gè)階段的工作。（4分）2除了采用高速芯片外，從

29、計(jì)算機(jī)的各個(gè)子系統(tǒng)的角度分析，指出6種以上（含6種）提高整機(jī)速度的措施。（6分）3某機(jī)有五個(gè)中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為l0,l1,l2,l3,l4，現(xiàn)要求優(yōu)先順序改為l3,l2,l4,l0,l1，寫出各中斷源的屏蔽字。（5分）中斷源屏蔽字0 1 2 3 4l0l1l2l3l44某機(jī)主存容量為4m×16位，且存儲(chǔ)字長(zhǎng)等于指令字長(zhǎng)，若該機(jī)的指令系統(tǒng)具備120種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對(duì)四種尋址方式。（5分）（1）畫出一地址指令格式并指出各字段的作用；（2）該指令直接尋址的最大范圍（十進(jìn)制表示）；（3）一次間址的尋址范圍（十進(jìn)制表示）；（4）相對(duì)尋址的位

30、移量（十進(jìn)制表示）。六、問答題（共15分）1假設(shè)cpu在中斷周期用堆棧保存程序斷點(diǎn)，而且進(jìn)棧時(shí)指針減1，出棧時(shí)指針加1。分別寫出組合邏輯控制和微程序控制在完成中斷返回指令時(shí)，取指階段和執(zhí)行階段所需的全部微操作命令及節(jié)拍安排。（8分）2畫出dma方式接口電路的基本組成框圖，并說明其工作過程（以輸入設(shè)備為例）。（7分）七、設(shè)計(jì)題（10分）設(shè)cpu有16根地址線，8根數(shù)據(jù)線，并用作訪存控制信號(hào)（低電平有效），用作讀/寫控制信號(hào)（高電平為讀，低電平為寫）。現(xiàn)有下列存儲(chǔ)芯片：1k×4位ram；4k×8位ram；8k×8位ram；2k×8位rom；4k×8

31、位rom；8k×8位rom及74ls138譯碼器和各種門電路，如圖所示。畫出cpu與存儲(chǔ)器的連接圖，要求（1）主存地址空間分配：6000h67ffh為系統(tǒng)程序區(qū)；6800h6bffh為用戶程序區(qū)。（2）合理選用上述存儲(chǔ)芯片，說明各選幾片？（3）詳細(xì)畫出存儲(chǔ)芯片的片選邏輯圖。計(jì)算機(jī)組成原理試題4一、選擇題（共20分，每題1分）1一條指令中包含的信息有 c 。a操作碼、控制碼；b操作碼、向量地址；c操作碼、地址碼。2在各種異步通信方式中，_c_速度最快。a全互鎖； b半互鎖； c不互鎖。3一個(gè)512kb的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是_c_。a17；b19；c27。4在下列因素中，與c

32、ache的命中率無關(guān)的是c。）acache塊的大??；bcache的容量；c主存的存取時(shí)間。5在計(jì)數(shù)器定時(shí)查詢方式下，若計(jì)數(shù)從0開始，則_a_。a設(shè)備號(hào)小的優(yōu)先級(jí)高；b每個(gè)設(shè)備使用總線的機(jī)會(huì)相等；c設(shè)備號(hào)大的優(yōu)先級(jí)高。6cache的地址映象中，若主存中的任一塊均可映射到cache內(nèi)的任一塊的位置上，稱作b。a直接映象；b全相聯(lián)映象；c組相聯(lián)映象。7中斷服務(wù)程序的最后一條指令是_c_。a轉(zhuǎn)移指令；b出棧指令； c中斷返回指令。8微指令操作控制字段的每一位代表一個(gè)控制信號(hào)，這種微程序的控制（編碼）方式是_b_。a字段直接編碼； b直接編碼； c混合編碼。9在取指令操作之后，程序計(jì)數(shù)器中存放的是_c_

33、。a當(dāng)前指令的地址； b程序中指令的數(shù)量； c下一條指令的地址。10以下敘述中_a_是正確的。arisc機(jī)一定采用流水技術(shù)；b采用流水技術(shù)的機(jī)器一定是risc機(jī)；ccisc機(jī)一定不采用流水技術(shù)。11在一地址格式的指令中，下列 b 是正確的。a僅有一個(gè)操作數(shù),其地址由指令的地址碼提供；b可能有一個(gè)操作數(shù),也可能有兩個(gè)操作數(shù)；c一定有兩個(gè)操作數(shù)，另一個(gè)是隱含的。12在浮點(diǎn)機(jī)中，判斷原碼規(guī)格化形式的原則是_b_。 a尾數(shù)的符號(hào)位與第一數(shù)位不同； b尾數(shù)的第一數(shù)位為1，數(shù)符任意； c尾數(shù)的符號(hào)位與第一數(shù)位相同； d階符與數(shù)符不同。13i/o采用不統(tǒng)一編址時(shí)，進(jìn)行輸入輸出操作的指令是_c_。a控制指令；

34、 b訪存指令；c輸入輸出指令。14設(shè)機(jī)器字長(zhǎng)為64位，存儲(chǔ)容量為128mb，若按字編址，它的尋址范圍是b。a16mb；b16m；c32m。15 b 尋址便于處理數(shù)組問題。a間接尋址；b變址尋址；c相對(duì)尋址。16超標(biāo)量技術(shù)是_b_。a縮短原來流水線的處理器周期；b在每個(gè)時(shí)鐘周期內(nèi)同時(shí)并發(fā)多條指令；c把多條能并行操作的指令組合成一條具有多個(gè)操作碼字段的指令。17以下敘述中_b_是錯(cuò)誤的。a取指令操作是控制器固有的功能，不需要在操作碼控制下完成；b所有指令的取指令操作都是相同的；c在指令長(zhǎng)度相同的情況下，所有指令的取指操作都是相同的。18i/o與主機(jī)交換信息的方式中，中斷方式的特點(diǎn)是_b_。acpu

35、與設(shè)備串行工作，傳送與主程序串行工作；bcpu與設(shè)備并行工作，傳送與主程序串行工作；ccpu與設(shè)備并行工作，傳送與主程序并行工作。19設(shè)寄存器內(nèi)容為11111111，若它等于 +127，則為_d_。 a原碼； b補(bǔ)碼； c反碼； d移碼。20設(shè)機(jī)器數(shù)采用補(bǔ)碼形式（含l位符號(hào)位），若寄存器內(nèi)容為9bh，則對(duì)應(yīng)的十進(jìn)制數(shù)為_c_。 a-27； b-97； c-101； d155。二、填空題（共20分，每空1分）1dma的數(shù)據(jù)塊傳送可分為 a 、 b 和 c 階段。2設(shè) n = 16 （不包括符號(hào)位），機(jī)器完成一次加和移位各需100ns，則原碼一位乘最多需 a ns,補(bǔ)碼booth算法最多需 b n

36、s。3設(shè)相對(duì)尋址的轉(zhuǎn)移指令占2個(gè)字節(jié)，第一字節(jié)為操作碼，第二字節(jié)是位移量（用補(bǔ)碼表示），每當(dāng)cpu從存儲(chǔ)器取出一個(gè)字節(jié)時(shí)，即自動(dòng)完成（pc）+ 1 pc。設(shè)當(dāng)前指令地址為3008h，要求轉(zhuǎn)移到300fh，則該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容應(yīng)為 a 。若當(dāng)前指令地址為300fh，要求轉(zhuǎn)移到3004h，則該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容為 b 。4設(shè)浮點(diǎn)數(shù)階碼為8位（含1位階符），用移碼表示，尾數(shù)為24位（含1位數(shù)符），用補(bǔ)碼規(guī)格化表示，則對(duì)應(yīng)其最大正數(shù)的機(jī)器數(shù)形式為 a ，真值為 b （十進(jìn)制表示）；對(duì)應(yīng)其絕對(duì)值最小負(fù)數(shù)的機(jī)器數(shù)形式為 c ，真值為 d （十進(jìn)制表示）。5i/o的編址方式可分為 a 和 b 兩大

37、類，前者需有獨(dú)立的i/o指令，后者可通過 c 指令和設(shè)備交換信息。6動(dòng)態(tài)ram靠 a 的原理存儲(chǔ)信息，因此一般在 b 時(shí)間內(nèi)必須刷新一次，刷新與 c 址有關(guān)，該地址由 d 給出。7在微程序控制器中，一條機(jī)器指令對(duì)應(yīng)一個(gè) a ，若某機(jī)有35條機(jī)器指令，通?？蓪?duì)應(yīng) b 。三、解釋下列概念（共10分，每題2分）1cmar 2總線 3指令流水 4單重分組跳躍進(jìn)位 5尋址方式 四、計(jì)算題（6分）設(shè)某機(jī)主頻為8mhz，每個(gè)機(jī)器周期平均含2個(gè)時(shí)鐘周期，每條指令平均有2.5個(gè)機(jī)器周期，試問該機(jī)的平均指令執(zhí)行速度為多少mips？若機(jī)器主頻不變，但每個(gè)機(jī)器周期平均含4個(gè)時(shí)鐘周期，每條指令平均有5個(gè)機(jī)器周期，則該機(jī)

38、的平均指令執(zhí)行速度又是多少mips？ 五、簡(jiǎn)答題（共20分）1cpu包括哪幾個(gè)工作周期？每個(gè)工作周期的作用是什么。（4分）2什么是指令周期、機(jī)器周期和時(shí)鐘周期？三者有何關(guān)系?（6分）3某機(jī)有五個(gè)中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為l0,l1,l2,l3,l4，現(xiàn)要求優(yōu)先順序改為l3,l2,l4,l1,l0，寫出各中斷源的屏蔽字。（5分）中斷源屏蔽字0 1 2 3 4l0l1l2l3l44某機(jī)主存容量為4m×16位，且存儲(chǔ)字長(zhǎng)等于指令字長(zhǎng)，若該機(jī)的指令系統(tǒng)具備56種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對(duì)、變址五種尋址方式。（5分）（1）畫出一地址指令格式并指出各字段的作用

39、；（2）該指令直接尋址的最大范圍（十進(jìn)制表示）；（3）一次間址的尋址范圍（十進(jìn)制表示）；（4）相對(duì)尋址的位移量（十進(jìn)制表示）。六、問答題（共15分）1按序?qū)懗鐾瓿梢粭l加法指令add (為主存地址)兩種控制器所發(fā)出的微操作命令及節(jié)拍安排。（8分）2假設(shè)磁盤采用dma方式與主機(jī)交換信息，其傳輸速率為2mb/s，而且dma的預(yù)處理需1000個(gè)時(shí)鐘周期，dma完成傳送后處理中斷需500個(gè)時(shí)鐘周期。如果平均傳輸?shù)臄?shù)據(jù)長(zhǎng)度為4kb，試問在硬盤工作時(shí)，50mhz的處理器需用多少時(shí)間比率進(jìn)行dma輔助操作（預(yù)處理和后處理）。（7分）（輸入輸出 4）七、設(shè)計(jì)題（10分）設(shè)cpu共有16根地址線，8根數(shù)據(jù)線，并用

40、作訪存控制信號(hào)（低電平有效），用作讀寫控制信號(hào)（高電平為讀，低電平為寫）?，F(xiàn)有下列芯片及各種門電路（門電路自定），如圖所示。畫出cpu與存儲(chǔ)器的連接圖，要求：（1）存儲(chǔ)芯片地址空間分配為：02047為系統(tǒng)程序區(qū)；20488191為用戶程序區(qū)。（2）指出選用的存儲(chǔ)芯片類型及數(shù)量；（3）詳細(xì)畫出片選邏輯。計(jì)算機(jī)組成原理試題5一、選擇題（共5分，每題1分）1設(shè)寄存器內(nèi)容為80h，若它對(duì)應(yīng)的真值是 127，則該機(jī)器數(shù)是 a原碼； b補(bǔ)碼； c反碼； d移碼。2下列敘述中 是正確的。 a程序中斷方式中有中斷請(qǐng)求，dma方式中沒有中斷請(qǐng)求；b程序中斷方式和dma方式中實(shí)現(xiàn)數(shù)據(jù)傳送都需中斷請(qǐng)求；c程序中斷方

41、式和dma方式中都有中斷請(qǐng)求，但目的不同；ddma要等到指令周期結(jié)束時(shí)才進(jìn)行周期竊取。3設(shè)機(jī)器數(shù)字長(zhǎng)為32位，一個(gè)容量為16mb的存儲(chǔ)器，cpu按半字尋址，其尋址范圍是 。a224； b223； c222； d221。4在中斷接口電路中，向量地址可通過 b 送至cpu。a地址線； b數(shù)據(jù)線； c控制線； d狀態(tài)線。5在程序的執(zhí)行過程中，cache與主存的地址映象是由 d 。a程序員調(diào)度的； b操作系統(tǒng)管理的； c由程序員和操作系統(tǒng)共同協(xié)調(diào)完成的；d硬件自動(dòng)完成的。6總線復(fù)用方式可以_。a提高總線傳輸帶寬；b增加總線功能；c減少總線中信號(hào)線數(shù)量；d提高cup利用率。7下列說法中正確的是。acac

42、he與主存統(tǒng)一編址，cache的地址空間是主存地址空間的一部分；b主存儲(chǔ)器只由易失性的隨機(jī)讀寫存儲(chǔ)器構(gòu)成；c單體多字存儲(chǔ)器主要解決訪存速度的問題；dcache不與主存統(tǒng)一編址，cache的地址空間不是主存地址空間的一部分。8在采用增量計(jì)數(shù)器法的微指令中，下一條微指令的地址_。a在當(dāng)前的微指令中；b在微指令地址計(jì)數(shù)器中；c在程序計(jì)數(shù)器；d在cpu中。9由于cpu內(nèi)部操作的速度較快，而cpu訪問一次存儲(chǔ)器的時(shí)間較長(zhǎng)，因此機(jī)器周期通常由_來確定。a指令周期；b存取周期；c間址周期；d執(zhí)行周期。10risc機(jī)器_。a不一定采用流水技術(shù)； b一定采用流水技術(shù)；ccpu配備很少的通用寄存器； dcpu配備

43、很多的通用寄存器。11在下列尋址方式中， 尋址方式需要先計(jì)算，再訪問主存。a立即；b變址；c間接；d直接。12在浮點(diǎn)機(jī)中，判斷補(bǔ)碼規(guī)格化形式的原則是_。a尾數(shù)的第一數(shù)位為1，數(shù)符任意； b尾數(shù)的符號(hào)位與第一數(shù)位相同；c尾數(shù)的符號(hào)位與第一數(shù)位不同； d階符與數(shù)符不同。13i/o采用統(tǒng)一編址時(shí)，進(jìn)行輸入輸出操作的指令是_。a控制指令； b訪存指令； c輸入輸出指令； d程序指令。14設(shè)機(jī)器字長(zhǎng)為32位，存儲(chǔ)容量為16mb，若按雙字編址，其尋址范圍是。a8mb；b2m；c4m；d16m。15 尋址對(duì)于實(shí)現(xiàn)程序浮動(dòng)提供了較好的支持。 a間接尋址；b變址尋址；c相對(duì)尋址；d直接尋址。16超流水線技術(shù)是_

44、。a縮短原來流水線的處理器周期； b在每個(gè)時(shí)鐘周期內(nèi)同時(shí)并發(fā)多條指令；c把多條能并行操作的指令組合成一條具有多個(gè)操作碼字段的指令； d以上都不對(duì)。17以下敘述中錯(cuò)誤的是_。a指令周期的第一個(gè)操作是取指令；b為了進(jìn)行取指令操作，控制器需要得到相應(yīng)的指令；c取指令操作是控制器自動(dòng)進(jìn)行的；d指令周期的第一個(gè)操作是取數(shù)據(jù)。18i/o與主主機(jī)交換信息的方式中，dma方式的特點(diǎn)是_。acpu與設(shè)備串行工作，傳送與主程序串行工作；bcpu與設(shè)備并行工作，傳送與主程序串行工作；ccpu與設(shè)備并行工作，傳送與主程序并行工作；dcpu與設(shè)備串行工作，傳送與主程序并行工作。19若9bh表示移碼（含1位符號(hào)位）其對(duì)應(yīng)

45、的十進(jìn)制數(shù)是_。 a27； b-27； c-101； d101。20在二地址指令中 是正確的。 a指令的地址碼字段存放的一定是操作數(shù)； b指令的地址碼字段存放的一定是操作數(shù)地址；c運(yùn)算結(jié)果通常存放在其中一個(gè)地址碼所提供的地址中；d指令的地址碼字段存放的一定是操作碼。二、填空題（共20分，每空1分）132位字長(zhǎng)的浮點(diǎn)數(shù)，其中階碼8位（含1位階符），基值為2，尾數(shù)24位（含1位數(shù)符），則其對(duì)應(yīng)的最大正數(shù)是 a ，最小的絕對(duì)值是 b ；若機(jī)器數(shù)采用補(bǔ)碼表示，且尾數(shù)為規(guī)格化形式，則對(duì)應(yīng)的最小正數(shù)是 c ，最小負(fù)數(shù)是 d 。（均用十進(jìn)制表示）2cpu從主存取出一條指令并執(zhí)行該指令的時(shí)間叫 a ，它通常包

46、含若干個(gè) b ，而后者又包含若干個(gè) c 。 d 和 e 組成多級(jí)時(shí)序系統(tǒng)。3假設(shè)微指令的操作控制字段共18位，若采用直接控制，則一條微指令最多可同時(shí)啟動(dòng) a 個(gè)微操作命令。若采用字段直接編碼控制，并要求一條微指令能同時(shí)啟動(dòng)3個(gè)微操作，則微指令的操作控制字段應(yīng)分 b 段，若每個(gè)字段的微操作數(shù)相同，這樣的微指令格式最多可包含 c 個(gè)微操作命令。4一個(gè)8體低位交叉的存儲(chǔ)器，假設(shè)存取周期為t，cpu每隔 t（t = 8t）時(shí)間啟動(dòng)一個(gè)存儲(chǔ)體，則依次從存儲(chǔ)器中取出16個(gè)字共需 a 存取周期。 5i/o與主機(jī)交換信息的控制方式中， a 方式cpu和設(shè)備是串行工作的。 b 和 c 方式cpu和設(shè)備是并行工作

47、的，前者傳送與主程序是并行的，后者傳送和主機(jī)是串行的。6設(shè)n =16位（不包括符號(hào)位在內(nèi)），原碼兩位乘需做 a 次移位，最多做 b 次加法；補(bǔ)碼booth算法需做 c 次移位，最多做 d 次加法。三、名詞解釋（共10分，每題2分）1同步控制方式 2周期竊取 3雙重分組跳躍進(jìn)位 4直接編碼 5硬件向量法 四、計(jì)算題（5分）設(shè)x = +，y = +，試用變形補(bǔ)碼計(jì)算x + y。五、簡(jiǎn)答題（15分）1某機(jī)主存容量為4m×32位，且存儲(chǔ)字長(zhǎng)等于指令字長(zhǎng)，若該機(jī)的指令系統(tǒng)具備129種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對(duì)、基址、變址六種尋址方式。（5分）（1）畫出一地址指令格式并指

48、出各字段的作用；（2）該指令直接尋址的最大范圍（十進(jìn)制表示）；（3）一次間址的尋址范圍（十進(jìn)制表示）；（4）相對(duì)尋址的位移量（十進(jìn)制表示）。2能不能說機(jī)器的主頻越快，機(jī)器的速度就越快，為什么？ 3某機(jī)有五個(gè)中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為l0,l1,l2,l3,l4，現(xiàn)要求優(yōu)先順序改為l3,l2,l4,l1,l0，寫出各中斷源的屏蔽字。（5分）中斷源屏蔽字0 1 2 3 4l0l1l2l3l4 六、問答題（20分）（1）畫出主機(jī)框圖（要求畫到寄存器級(jí)）；（2）若存儲(chǔ)器容量為64k×32位，指出圖中各寄存器的位數(shù)；（3）寫出組合邏輯控制器完成 lda x （x為主存地址）指令發(fā)出的全部微操作命令及節(jié)拍安排。（4）若采用微程序控制