基于I-V轉(zhuǎn)換的隔離型加速度計(jì)采集 電路設(shè)計(jì)與實(shí)現(xiàn)

1、學(xué)號(hào) 2011041421密級(jí) 基于I-V轉(zhuǎn)換的隔離型加速度計(jì)采集 電路設(shè)計(jì)與實(shí)現(xiàn)The Design and Realization of Isolated Accelerometer Acquisition Circuit Based on the I-V conversion學(xué) 生 姓 名 ： 所 在 學(xué) 院 ：自動(dòng)化學(xué)院所 在 專 業(yè) ：自動(dòng)化指 導(dǎo) 教 師 ： 職 稱 ： 所 在 單 位 ：自動(dòng)化學(xué)院論文提交日期：2015年6月論文答辯日期：2015年6月學(xué)位授予單位：哈爾濱工程大學(xué)摘要近年來(lái)，隨著航空航天與航海技術(shù)的不斷發(fā)展，人們對(duì)飛船、飛機(jī)、艦船、導(dǎo)彈等航行器的位置、速度、姿態(tài)等

2、的調(diào)整的精度越來(lái)高，而慣性導(dǎo)航器件就是其中的關(guān)鍵核心器件，其中的加速度采集系統(tǒng)也成為重中之重。加速度采集系統(tǒng)的精度高低直接影響到整個(gè)導(dǎo)航器件的優(yōu)劣，它的作用是加速度計(jì)和控制系統(tǒng)之間的連接紐帶，加速度計(jì)輸出的電流信號(hào)經(jīng)過(guò)采集系統(tǒng)的電流電壓變換、模數(shù)轉(zhuǎn)換、信號(hào)處理等輸出和加速度大小相匹配的數(shù)字信號(hào)，并將此信號(hào)提供給控制系統(tǒng)。本文針對(duì)慣性導(dǎo)航系統(tǒng)的關(guān)鍵技術(shù)之一的加速度采集系統(tǒng)進(jìn)行了詳細(xì)的研究與設(shè)計(jì)。對(duì)于輸出方式為電流形式的加速度計(jì)，其檢測(cè)方法一般有I/F變換和I/V變換兩種方式，但這兩種方式都存在著缺點(diǎn)，I/F變換方式的檢測(cè)精度高，但整個(gè)工作區(qū)間的線性度較差。I/V變換方式則在整個(gè)工作區(qū)間有很好的線

3、性度，但由于采用電壓方式，采集電路很容受到系統(tǒng)內(nèi)其他電路的影響。針對(duì)這種情況本設(shè)計(jì)采用I/V變換方式對(duì)加速度計(jì)的輸出進(jìn)行采集變換然后利用高精度模數(shù)轉(zhuǎn)換器將變換后的電壓信號(hào)轉(zhuǎn)換為數(shù)字量。將該數(shù)字量傳送至FPGA芯片進(jìn)行進(jìn)一步處理，為了防止數(shù)字電路產(chǎn)生的干擾噪聲進(jìn)入加速度計(jì)采集電路，采用電壓隔離芯片對(duì)兩部分電路進(jìn)行隔離，隔離后能夠有效的防止數(shù)字電路對(duì)采集電路的影響，可以進(jìn)一步提高系統(tǒng)的精度。通過(guò)對(duì)隔離型加速度采集電路的研究和設(shè)計(jì)，學(xué)習(xí)了微小電流信號(hào)的采集放大，高精度模數(shù)轉(zhuǎn)換，電壓隔離技術(shù)，以及FPGA進(jìn)行數(shù)字信號(hào)處理的基本原理，PCB制板，Verilog HDL語(yǔ)言程序編寫(xiě)技術(shù)等，為以后更加深入的

4、研究設(shè)計(jì)打下良好基礎(chǔ)關(guān)鍵詞：采集電路；隔離型；加速度計(jì)； A/D轉(zhuǎn)換 ; FPGAABSTRACTIn recent years, with the continuous development of aerospace and Marine technology, people on the spacecraft, aircraft, ships, aircraft such as position, velocity, attitude adjustment to the precision of the high, and the inertial navigation device i

5、s the key core components, including acceleration sampling system has become a top priority. Acceleration acquisition system accuracy directly affect the entire navigation devices, it is the function of accelerometer and link, the connection of the control system of the accelerometer output current

6、signal after acquisition system of current voltage transformation, modulus conversion, signal processing, such as output and match the size of the acceleration digital signal, this signal and will provide a control system. Based on inertial navigation system, one of the key technologies of accelerat

7、ion acquisition system research and design in detail.For accelerometer output way as the current form, its detection method generally have I/F conversion and I/V transform two ways, but that there are shortcomings in two ways, I/F conversion mode of detection precision is high, but the whole working

8、 range and poor linearity. I/V transform is within the range of the whole work has good linearity, but as a result of using the voltage mode, acquisition circuit are easy to be affected by other circuit in the system. For this design adopts the I/V transform method for acquisition of the output of t

9、he accelerometer data transformation and then after using high precision adc will transform the voltage signal is converted to digital quantity. Will be sent to the digital quantity the FPGA chip for further processing, in order to prevent digital circuit interference noise into the accelerometer ac

10、quisition circuit, the voltage isolation chip for two parts circuit isolation, isolation to prevent the impact on the acquisition circuit, digital circuit can further improve the precision of the systemBy the research of the isolation type acceleration sampling circuit and the design, I have study t

11、he collection of small current signal amplification, high precision analog-to-digital conversion and voltage isolation technology, and the basic principle of digital signal processing in FPGA, making PCB board, Verilog HDL language programming technology, etc., more in-depth research design to lay a

12、 good foundation for laterKey words: Acquisition Circuit; Isolated; Accelerometer; A/D Conversion目錄摘要IABSTRACTII目錄IV第1章緒論11.1 課題研究背景11.2 加速度計(jì)及其采集系統(tǒng)的國(guó)內(nèi)外研究現(xiàn)狀21.3 關(guān)于FPGA31.4本課題研究意義41.5本論文工作及章節(jié)安排5第2章采集電路的基本原理和構(gòu)成62.1石英撓性加速度計(jì)基本原理62.2幾種加速度計(jì)信號(hào)的數(shù)據(jù)采集方法介紹92.2.1 I/F轉(zhuǎn)換方案92.2.2 A/D變換方案102.2.3 A/D變換方案和I/F變換方案的比較11

13、2.3 隔離電路結(jié)構(gòu)設(shè)計(jì)12第3章隔離型加速度計(jì)信號(hào)采集的硬件設(shè)計(jì)153.1 模數(shù)轉(zhuǎn)換器件選擇153.2 I-V轉(zhuǎn)換設(shè)計(jì)163.3 模擬電壓轉(zhuǎn)換為差分電壓的電路173.4 隔離電路的設(shè)計(jì)193.5電源模塊設(shè)計(jì)223.6 PCB印刷電路板設(shè)計(jì)與實(shí)現(xiàn)253.7硬件平臺(tái)電磁兼容性設(shè)計(jì)293.7.1電磁兼容性介紹293.7.2提高采集電路電磁兼容性的具體措施30第4章加速度計(jì)采集平臺(tái)的軟件設(shè)計(jì)324.1 軟件設(shè)計(jì)方法與下載324.2 AD轉(zhuǎn)換器ADS1281的編程控制32第5章加速度計(jì)采集平臺(tái)的軟件設(shè)計(jì)36結(jié)論37參考文獻(xiàn)38攻讀學(xué)士學(xué)位期間發(fā)表的論文和取得的科研成果41致謝42第1章緒論1.1 課題

14、研究背景自從臨近第二次世界大戰(zhàn)結(jié)束時(shí)，德國(guó)為了挽救頹勢(shì)，使用了被稱作“第三帝國(guó)秘密武器”的V-2導(dǎo)彈，并向英國(guó)倫敦成功發(fā)射了2000余枚，該導(dǎo)彈飛躍300多千米，飛躍英吉利海峽，多半落在了距離目標(biāo)中心13km的范圍內(nèi)1。這是人們第一次深刻認(rèn)識(shí)慣性導(dǎo)航系統(tǒng)，V-2 火箭就安裝了這一高科技產(chǎn)品。由于慣性導(dǎo)航系統(tǒng)具有高度隱藏、高度自主的特點(diǎn)，使其成為各類大中型武器平臺(tái)和現(xiàn)代化武器最為優(yōu)先考慮的系統(tǒng)。慣性導(dǎo)航系統(tǒng)是三大尖端武器：戰(zhàn)略核潛艇、洲際導(dǎo)彈、遠(yuǎn)程轟炸機(jī)不可缺少的一部分，失去了慣導(dǎo)系統(tǒng)這些武器也就不會(huì)存在了。慣性導(dǎo)航系統(tǒng)（Inertial Navigation System，簡(jiǎn)稱INS）是利用慣

15、性敏感元件（陀螺儀、加速度計(jì)）、基準(zhǔn)方向和最初的位置、速度信息來(lái)確定載體的方位和速度的自主式航跡遞推導(dǎo)航系統(tǒng)2。加速度計(jì)是慣性導(dǎo)航和慣性制導(dǎo)的基本測(cè)量元件之一，安裝于運(yùn)動(dòng)載體的內(nèi)部，可以用來(lái)測(cè)量載體的運(yùn)動(dòng)加速度，它輸出與運(yùn)載體運(yùn)動(dòng)加速度（嚴(yán)格講是比力）成比例的信號(hào)，如果對(duì)加速度積分，便可知道載體的速度和位置等信息3。目前加速度計(jì)廣泛應(yīng)用于航空航海、航天及武器的制導(dǎo)和控制，加速度計(jì)的精度直接影響整個(gè)系統(tǒng)的精度4。 而加速度采集電路系統(tǒng)的優(yōu)劣則直接決定加速度計(jì)的高精度能否被充分發(fā)揮出來(lái)。因此對(duì)加速度計(jì)采集系統(tǒng)進(jìn)行深入研究就成為一件非常有必要的事情了。加速度計(jì)的分類方法有多種，根據(jù)輸出信號(hào)的不同可以

16、分為輸出電流型加速度計(jì)和輸出電壓型加速度計(jì)。輸出為電壓信號(hào)的加速度計(jì)一般精度較低，如硅微加速度計(jì)（MEMS）此種加速度計(jì)輸出大部分為電壓信號(hào)。輸出為電流信號(hào)的加速度計(jì)可以獲得較高的精度，如石英撓性加速計(jì)就是以電流為輸出信號(hào)。最近二十年來(lái)隨著各種戰(zhàn)略戰(zhàn)術(shù)打擊武器的小型化，中小型武器的精確打擊化，以及眾多民用設(shè)備對(duì)慣性裝置的需求不斷擴(kuò)大，加速度計(jì)及其采集系統(tǒng)不斷地向小型化、集成化、多信息融合化等方面發(fā)展。加速度計(jì)采集電路在轉(zhuǎn)換方式主要有有I/F轉(zhuǎn)換、I/V轉(zhuǎn)換方式，其中I/V轉(zhuǎn)換后的A/D轉(zhuǎn)換在方式上有并聯(lián)比較型、反饋比較型、逐次漸進(jìn)型雙積分型等，在采集信號(hào)接收和處理方式上有基于ARM的采集系統(tǒng)也

17、有基于FPGA+DSP 的采集系統(tǒng)等不同的方式。本課題研究的是隔離型加速度計(jì)采集電路的設(shè)計(jì)與實(shí)現(xiàn)，涉及到加速度輸出信號(hào)的放大與轉(zhuǎn)換，模擬信號(hào)向數(shù)字信號(hào)的轉(zhuǎn)換，數(shù)字信號(hào)的采集與處理，以及數(shù)字電路和模擬電路的隔離。1.2 加速度計(jì)及其采集系統(tǒng)的國(guó)內(nèi)外研究現(xiàn)狀目前加速度的測(cè)量主要有擺式加速度計(jì)，振梁式加速度計(jì)，光纖加速度計(jì)。加速度計(jì)有多種分類方法，按照測(cè)量系統(tǒng)是否具有輸出反饋，可分為開(kāi)環(huán)式加速度計(jì)和閉環(huán)式加速度計(jì)兩種，開(kāi)環(huán)式加速度計(jì)結(jié)構(gòu)比較簡(jiǎn)單，但精度較低。閉環(huán)式加速度計(jì)由于反饋環(huán)節(jié)的存在又被稱為反饋式加速度計(jì)，它的精度較高，同時(shí)抗干擾能力強(qiáng)。按照檢測(cè)原理來(lái)分，可以分為壓電、振弦、光學(xué)、和擺式加速度

18、計(jì)。按照精度等級(jí)來(lái)劃分，可分為高精度（優(yōu)于10-4m/s2），中等精度（10-2m/s210-3m/s2）低精度（低于0.1m/s2）三類5。目前石英機(jī)械加速度計(jì)在慣性導(dǎo)航系統(tǒng)中獲得了大量應(yīng)用，已經(jīng)取代了機(jī)械再平衡式加速度計(jì)的地位，機(jī)械懸浮式加速度計(jì)依然在戰(zhàn)略級(jí)應(yīng)用領(lǐng)域占絕對(duì)主導(dǎo)地位。未來(lái)發(fā)展硅/石英諧振式加速度計(jì)應(yīng)能達(dá)到戰(zhàn)略級(jí)應(yīng)用水平，在導(dǎo)航級(jí)戰(zhàn)術(shù)級(jí)和商業(yè)級(jí)，硅微機(jī)械/微光機(jī)械加速度計(jì)將成為主流產(chǎn)品6。石英撓性加速度計(jì)是機(jī)械擺式加速度計(jì)的主流產(chǎn)品，精度可達(dá)10-6g水平，技術(shù)成熟且應(yīng)用最廣。擺式積分陀螺加速度計(jì)（Pendulous Integrated Gyro Accelerometer

19、,PIGA）則利用陀螺力矩平衡慣性力矩的原理來(lái)測(cè)量加速度，精度高達(dá)10-8g，在現(xiàn)有加速度計(jì)中精度最高但結(jié)構(gòu)復(fù)雜、體積大、成本高，主要用于遠(yuǎn)程導(dǎo)彈領(lǐng)域。振梁加速度計(jì)（Vibration Beam Accelerator ,CBA）的典型產(chǎn)品是石英振梁加速度計(jì)，它是利用諧振器的力頻率特性，將加速度通過(guò)檢測(cè)質(zhì)量轉(zhuǎn)換為慣性力而引起石英晶體諧振器的形變，致使諧振器固有頻率發(fā)生變化，再通過(guò)測(cè)量?jī)蓚€(gè)推挽配置器的拍頻得到加速度值。VBA結(jié)構(gòu)簡(jiǎn)單體積小而輕，目前在國(guó)外已廣泛應(yīng)用，主要研制機(jī)構(gòu)有法國(guó)宇航研究院（ONERA）,美國(guó)基爾福特公司和美國(guó)桑德斯坦公司；目前微型加速度計(jì)有多種方案，如MEMS,MOENS,

20、原子加速度計(jì)等，都要利用集成電路、微機(jī)械加工、微弱信號(hào)檢測(cè)等關(guān)鍵工藝和技術(shù)，國(guó)外中低精度的MEMS加速度計(jì)日益成熟，并大量用于戰(zhàn)術(shù)武器及民用領(lǐng)域，目前正在研究更高性能的產(chǎn)品7。石英撓性加速度計(jì)最早是由美國(guó)森德斯坦德公司（SDCI）在上世紀(jì)六十年代末研發(fā)成功的，第一款產(chǎn)品Q-Flex型加速度計(jì)是單軸、擺式、閉環(huán)、力平衡、伺服型加速度計(jì)。現(xiàn)在國(guó)外很多公司研制和生產(chǎn)石英撓性加速度計(jì)，如美國(guó)森德斯坦德數(shù)據(jù)控制公司（SDCI）的Q-Flex型，貝爾公司的XI型，利頓公司的A-4型，基爾福特公司的VII型等。美國(guó)最具代表性的石英撓性加速度計(jì)產(chǎn)品是按SDCI標(biāo)準(zhǔn)生產(chǎn)的QA-3000，QA-3000是一款高性

21、能低成本的慣性級(jí)加速度計(jì)8。我國(guó)研究石英撓性加速度計(jì)是從上世紀(jì)八十年代初開(kāi)始的，航天三院三十三所，航天八院第八零三研究所，航天十院十三所和十六所，哈爾濱工程大學(xué)，清華大學(xué)，西北工業(yè)大學(xué)，哈爾濱工業(yè)大學(xué)，華北航天學(xué)院先后開(kāi)始了這反面的研究工作9。目前，我國(guó)的石英加速度計(jì)與國(guó)外先進(jìn)水平還有一定差距，國(guó)內(nèi)在高精度加速度計(jì)方面落后國(guó)外先進(jìn)水平5-10年。本課題研究的是以電流為輸出信號(hào)的該精度加速度計(jì)信號(hào)采集系統(tǒng)，而這種采集電路精度受A/D轉(zhuǎn)換芯片的直接影響，高精度A/D轉(zhuǎn)換芯片位數(shù)應(yīng)達(dá)到24位，采樣頻率（sampling rate）也應(yīng)達(dá)到10Khz以上。目前高精度A/D轉(zhuǎn)換芯片一直被國(guó)外公司壟斷，其

22、中美國(guó)AD（Analog Device）公司，德州儀器（Texas Instrument）,日本的凌力爾特（Liner）一直處于行業(yè)領(lǐng)先地位，世界上絕大部分24位及以上的高精度A/D轉(zhuǎn)換芯片來(lái)源于這三家公司。例如24位的AD771×系列、AD1556、ADS1281、ADS1210等。目前國(guó)內(nèi)的高精度A/D轉(zhuǎn)換芯片有芯?？萍加邢薰咀灾餮邪l(fā)的CS1237、CS1238、CS1242、CS1243，是國(guó)內(nèi)唯一自主研發(fā)的24位A/D轉(zhuǎn)換芯片。1.3 關(guān)于FPGA加速度采集系統(tǒng)要求實(shí)時(shí)性高，信號(hào)處理快，能夠根據(jù)需要進(jìn)行信號(hào)處理算法更改的特點(diǎn)使告訴并行的可編程控制器FPGA(FieldPro

23、grammable Gate Array)成為信號(hào)采集系統(tǒng)控制器的最優(yōu)選擇。FPGA是在PAL、GAL、CPLD等可編程邏輯器件的基礎(chǔ)上發(fā)展起來(lái)的新型高性能產(chǎn)物，是作為集成電路（ASIC）領(lǐng)域中的一種半定制電路出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程門(mén)陣列數(shù)有限的缺點(diǎn)10。目前，F(xiàn)PGA芯片由于具有容量大、速度高、集成度高、靈活性強(qiáng)等特點(diǎn)，可以完成及其復(fù)雜的時(shí)序和組合邏輯的電路功能，在信號(hào)處理、數(shù)據(jù)傳輸、視頻圖像處理等領(lǐng)域中得到了越來(lái)越多的應(yīng)用。20世紀(jì)90年代為了解決邏輯粘連，以及電路復(fù)雜程度不斷上升等問(wèn)題，PLD（可編程邏輯器件）應(yīng)運(yùn)而生，最先由Altera發(fā)明。FPGA屬于高密

24、度PLD，其集成度可達(dá)到百萬(wàn)門(mén)/片。FPGA由IOB(I/O Block)、可編程邏輯模塊CLB（Configurable Logic Block）和互連資源IR(Interconnect Resource)三部分構(gòu)成，F(xiàn)PGA的這種CLB陣列結(jié)構(gòu)形式克服了PAL等PLD中固定的與-或邏輯陣列的局限性，在組成一些復(fù)雜的、特殊的數(shù)字系統(tǒng)時(shí)更加靈活11。最近這幾年間，可編程邏輯控制器FPGA以閃電般的速度發(fā)展更新日新月異，甚至嵌入ARM和DSP。FPGA使數(shù)字電路的集成度大大增加，將原本的分散式電路有機(jī)的統(tǒng)一到同一FPGA中。同時(shí)FPGA里具有大量邏輯資源和部分專用結(jié)構(gòu)，開(kāi)發(fā)人員可以隨心所欲的在其

25、中設(shè)計(jì)硬件結(jié)構(gòu)。FPGA的優(yōu)點(diǎn)：1 完成不同接口的數(shù)據(jù)格式轉(zhuǎn)換，同時(shí)實(shí)現(xiàn)傳輸速度的匹配2 進(jìn)行不同電平間的轉(zhuǎn)換。隨著芯片生產(chǎn)工藝的不斷提升，處理器芯片的內(nèi)核電壓和存儲(chǔ)器的工作電壓越來(lái)越低，從1.4V，1.2V降至1V甚至0.8V，這導(dǎo)致在數(shù)字系統(tǒng)設(shè)計(jì)中涉及較多的電平轉(zhuǎn)換和匹配問(wèn)題，而支持多電平標(biāo)準(zhǔn)的CPLD/FPGA可以很好的解決這一問(wèn)題3 豐富的引腳擴(kuò)展功能4 無(wú)可比擬的并行處理優(yōu)勢(shì)。FPGA的并行能力并不局限于接口并行的層次上，在資源允許的情況下，F(xiàn)PGA可以設(shè)計(jì)任意數(shù)量的執(zhí)行模塊，在同一時(shí)間執(zhí)行多項(xiàng)任務(wù)。同時(shí)在同一模塊中，可以設(shè)計(jì)任意數(shù)量的流水線，在每個(gè)時(shí)鐘周期輸出一個(gè)處理結(jié)果10。Al

26、tera與Xilinx則是目前FPGA界的兩大巨頭。隨著半導(dǎo)體工藝的不斷更新，Altera與Xilinx的FPGA工藝也在不斷的跟進(jìn)，目前FPGA的工藝已經(jīng)達(dá)到20nm。Altera的主流產(chǎn)品分為兩大類，一種是側(cè)重性價(jià)比，內(nèi)置邏輯陣列塊數(shù)量中等，處理速度等性能滿足一般邏輯設(shè)計(jì)對(duì)FPGA要求的Cyclone系列，一種是側(cè)重多邏輯陣列，多I/O接口，性能高、容量大，性能足以滿足各類高端應(yīng)用的Stratix系列。Xilinx的主要產(chǎn)品有Virtex系列和Spartan系列。Altera與Xilinx公司的FPGA比較：1 首先，Altera的FPGA沒(méi)有宇航級(jí)，而Xilinx有。2 從FPGA的資源

27、上看，Xilinx的短線程資源比Altera豐富。正是因?yàn)槿绱?，相同速度等?jí)和邏輯資源的器件，Xilinx的器件成本與售價(jià)均比Altera的高。因此，如果Altera的FPGA能滿足設(shè)計(jì)要求，將比Xilinx有更高的性價(jià)比。且在國(guó)內(nèi)Altera的產(chǎn)品用的較多，容易找到學(xué)習(xí)參考資源，而Xilinx的產(chǎn)品在歐洲和美國(guó)用的較多，國(guó)內(nèi)資源沒(méi)有Altera豐富。3 最后Altera的Quartus II軟件的集成界面的易用性要比Xilinx的ISE好，而ISE的腳本支持比Quartus II做得好。因此Altera的Quartus II更容易學(xué)習(xí)和掌握。1.4本課題研究意義由于大部分高精度的加速度計(jì)的輸

28、出信號(hào)為電流信號(hào)，想要把其輸出的信號(hào)提供給控制信號(hào)提供給控制系統(tǒng)采用就必須及時(shí)的、不失真的把這些信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)，這就需要加速度采集系統(tǒng)作為兩者之間的橋梁。目前，微小電流信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)有兩種方式電流-頻率-數(shù)字信號(hào)轉(zhuǎn)換方式，和電流-電壓-數(shù)字信號(hào)轉(zhuǎn)換方式。但這兩種方式都有一定的缺陷，I/V轉(zhuǎn)換方式中數(shù)字電路容易對(duì)模擬電路產(chǎn)生干擾噪聲，在直流電源構(gòu)成的回路中，輸出端負(fù)載的變化容易引起電源噪聲。例如，在數(shù)字電路中，當(dāng)電路從一個(gè)狀態(tài)變換為另一個(gè)狀態(tài)時(shí)，就會(huì)在電源線產(chǎn)生一個(gè)很大的尖峰電流12，形成瞬間的噪聲電壓，這個(gè)瞬間電壓就可能影響采集電路的精確性，因此要對(duì)數(shù)字電源進(jìn)行隔離。本課題針對(duì)后者采集

29、電路容易受到干擾的缺點(diǎn)設(shè)計(jì)了具有隔離特性的加速度計(jì)采集電路，將數(shù)字電路和模擬電路進(jìn)行隔離從而保證信號(hào)不受干擾，保證信號(hào)轉(zhuǎn)換的正確性。1.5本論文工作及章節(jié)安排本文主要研究的是隔離型加速度計(jì)采集電路的設(shè)計(jì)，涉及到加速度計(jì)電流電壓的轉(zhuǎn)換和放大，模數(shù)轉(zhuǎn)換，信號(hào)采集和處理，標(biāo)準(zhǔn)參考電壓的生成等。本設(shè)計(jì)以FPGA為核心，將加速計(jì)輸出的微小電流信號(hào)經(jīng)放大器AD797AR 和 OPA1632 轉(zhuǎn)換為電壓信號(hào)，在經(jīng)過(guò)ADS1281 24位模數(shù)轉(zhuǎn)換芯片將模擬電壓信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)提供給FPGA 進(jìn)行處理，為了防止數(shù)字電路對(duì)采集電路造成的干擾使用ADUM5401 和ADUM1400磁耦隔離器對(duì)數(shù)字電路和模擬電路進(jìn)

30、行隔離。最后由并行工作且實(shí)時(shí)性強(qiáng)的可編程處理器FPGA 對(duì)采集到的信號(hào)進(jìn)行處理。第一章：緒論。主要介紹慣性制導(dǎo)的發(fā)展和本課題隔離型加速度計(jì)信號(hào)采集電路設(shè)計(jì)的研究背景，國(guó)內(nèi)外加速度計(jì)的發(fā)展現(xiàn)狀以及幾種典型的加速度計(jì)的工作原理，然后介紹了本設(shè)計(jì)需要用到的可編程邏輯器件FPGA的優(yōu)點(diǎn)等。第二章：采集電路的基本原理和構(gòu)成。主要描述了石英撓性加速度計(jì)的基本原理及主要指標(biāo)，然后分析了幾種加速度信號(hào)的速度采集方法的優(yōu)劣包括I/F轉(zhuǎn)換方式和I/V轉(zhuǎn)換方式，最后分析了加速度采集電路中隔離電路的結(jié)構(gòu)設(shè)計(jì)。第三章：隔離型加速度計(jì)信號(hào)采集的硬件設(shè)計(jì)。本章從各個(gè)模塊對(duì)隔離型加速度計(jì)采集電路進(jìn)行設(shè)計(jì)，包括I/V轉(zhuǎn)換電路，

31、差分電壓轉(zhuǎn)換電路，AD轉(zhuǎn)換電路，電源模塊設(shè)計(jì)，基準(zhǔn)參考電壓設(shè)計(jì)。最后還對(duì)采集電路的印刷電路板Layout過(guò)程及注意事項(xiàng)進(jìn)行了簡(jiǎn)單介紹。第四章：加速度計(jì)采集硬件平臺(tái)的軟件加載與調(diào)試。本章主要是對(duì)為已經(jīng)設(shè)計(jì)好的硬件電路編寫(xiě)及下載程序，并對(duì)采集電路進(jìn)行測(cè)試。將分別從軟件設(shè)計(jì)方法與下載，AD轉(zhuǎn)換器ADS1281的編程控制，各個(gè)程序模塊的分析和整體硬件電路的性能測(cè)試來(lái)對(duì)隔離型加速度計(jì)進(jìn)行整體敘述。第2章采集電路的基本原理和構(gòu)成 2.1石英撓性加速度計(jì)基本原理本設(shè)計(jì)隔離型加速度計(jì)采集系統(tǒng)采用的加速度計(jì)是石英撓性加速度計(jì)，石英撓性加速度計(jì)（如圖2.1所示）是一種力反饋擺式加速度計(jì)，精度高，抗干擾能力強(qiáng)。撓性

32、加速度計(jì)產(chǎn)生于20世紀(jì)60年代中期，它采用撓性支承，其結(jié)構(gòu)與工藝大為簡(jiǎn)化。撓性加速度計(jì)也是一種擺式加速度計(jì)，它與液浮加速度計(jì)的主要區(qū)別在于：擺組件不是懸浮在液體中，而是彈性地連接在撓性支承上。這種支承避免了軸承摩擦力矩，當(dāng)擺組件偏角很小時(shí)，由此引入的微小彈性力矩往往可以忽略不計(jì)13。石英撓性力平衡加速度計(jì)的組成分為兩大部分，一部分是表芯，包括敏感元件、阻尼器、彈性支撐、電容變換器、力矩器；另一部分包括振蕩器、高增益運(yùn)放、解調(diào)及校補(bǔ)等。圖2.1 石英撓性加速度計(jì)實(shí)物圖石英撓性加速度計(jì)將輸入的加速到戶轉(zhuǎn)換為撓性擺片的微小位移，并用力反饋進(jìn)行平衡,因?yàn)椴捎昧肆Ψ答伝芈罚故闲约铀俣扔?jì)具有了精度高

33、，抗干擾能力強(qiáng)的優(yōu)點(diǎn)，適合低頻低值的加速度測(cè)量，是慣性導(dǎo)航與指導(dǎo)系統(tǒng)中不可缺少的關(guān)鍵器件13。撓性加速度計(jì)由四部分組成：撓性桿、力矩器、擺組件、信號(hào)器。石英撓性加速度計(jì)的力學(xué)原理與浮液式加速度計(jì)的力學(xué)原理相同，不同的是撓性加速度計(jì)敏感加速度的擺件沒(méi)有懸浮在液體中而是由具有細(xì)頸的撓性桿支承，并且用整塊石英玻璃把細(xì)頸和擺錘一體加工而成。與金屬撓桿相比，石英撓桿具有熱膨脹系數(shù)低、擺組件受溫度影響小，標(biāo)度因數(shù)誤差小的特點(diǎn)。目前以在航海，航空等領(lǐng)域得到廣泛的應(yīng)用。在撓性加速度計(jì)中，由于撓性支承位于擺組件的端部，所以擺組件的中心CM遠(yuǎn)離撓性軸，撓性軸就是輸出軸（OA），擺的重心至撓性軸的垂線方向?yàn)閿[性軸（

34、PA），而與擺性軸、輸出軸正交的軸為輸入軸（IA），他們構(gòu)成右手坐標(biāo)系。當(dāng)有單位重力加速度沿輸入軸作用時(shí)，繞輸出軸產(chǎn)生的擺力矩等于重力矩。當(dāng)儀表內(nèi)有阻尼液體時(shí)，擺力矩等于重力矩和浮力矩之差。假設(shè)浮心CB位于擺性軸上，則擺組件的擺性為： （2-1） 圖2.2 石英振梁撓性加速度計(jì)原理圖其中，G,F分別代表作用于擺組件中心和浮心上的重力和浮力；L1,L2分別為擺組件重心和浮心至輸出軸的距離。圖2.3 撓性加速度計(jì)的擺組件坐標(biāo)系撓性加速度計(jì)中，采用力矩再平衡回路產(chǎn)生力矩平衡加速度來(lái)產(chǎn)生擺力矩，為抑制交叉耦合誤差，力矩再平衡回路也必須具有高增益。在閉環(huán)工作條件下，撓性加速度計(jì)擺組件的運(yùn)動(dòng)方程為13：

35、（2-2）圖2.4 石英撓性加速度計(jì)基本解釋圖如圖2.4所示，當(dāng)輸入軸方向上有相對(duì)于慣性空間的時(shí)，加速度計(jì)的將產(chǎn)生慣性力矩：（2-3）其中，m代表敏感質(zhì)量擺的質(zhì)量，l為撓性軸到擺質(zhì)量中心的距離，a1代表加速度計(jì)輸入軸方向的加速度，Mg代表敏感質(zhì)量擺的慣性力矩。慣性力矩使敏感質(zhì)量擺繞撓性軸產(chǎn)生角位移，然后使差動(dòng)電容傳感器產(chǎn)生差動(dòng)容值，經(jīng)放大器轉(zhuǎn)換為電流信號(hào)，再通過(guò)電磁力矩器產(chǎn)生電磁反饋力矩14：（2-4）Kg表示力矩器的力矩系數(shù)，Mt表示力矩器的反饋力矩，I為通過(guò)力矩器線圈的電流。當(dāng)Mt=Mg時(shí)，得到I=(ml/Kg)其中，為電流標(biāo)度因數(shù)，表示輸入加速度為1時(shí)所需的反饋電流。當(dāng)力矩反饋器與敏感元

36、件質(zhì)量擺的慣性力矩平衡時(shí)，力矩器動(dòng)圈上的電流與輸入加速度成正比。因此，測(cè)量電流即可得到沿輸入軸上的加速度15。石英撓性加速度計(jì)的主要指標(biāo)有：偏值溫度系數(shù)，分辨率，量程，偏值月穩(wěn)定性，標(biāo)度因數(shù)月穩(wěn)定性等。這里以航天集團(tuán)JHT-I-B高精度石英撓性加速度計(jì)為例，其性能指標(biāo)如圖2.5所示圖2.5 JHT-I-B高精度石英撓性加速度計(jì)性能指標(biāo)實(shí)際使用時(shí)加速度計(jì)固定在載體本身，加速度計(jì)輸出的值經(jīng)處理器解算可以得到載體的加速度信息，經(jīng)對(duì)時(shí)間的一次積分可得到載體的速度信息，經(jīng)對(duì)時(shí)間的二次積分再與參考位置做比較就可以得到載體的位置信息。2.2幾種加速度計(jì)信號(hào)的數(shù)據(jù)采集方法介紹石英撓性加速度計(jì)雖然能提供較高的加

37、速度測(cè)量精度，但其輸出為電流信號(hào)無(wú)法被導(dǎo)航與控制系統(tǒng)直接采用，必須經(jīng)過(guò)轉(zhuǎn)換成數(shù)字信號(hào)才能被導(dǎo)航與控制系統(tǒng)使用。因此，精密可靠的加速度采集系統(tǒng)是為導(dǎo)航計(jì)算機(jī)提供高精度比力數(shù)據(jù)必要的途徑。隨著加速度計(jì)精度的不斷提高，其輸出有效模擬量越來(lái)越微弱，對(duì)加速度計(jì)采集電路提出了更高的要求，因此設(shè)計(jì)合適的采集電路越來(lái)越重要。隔離型石英撓性加速度計(jì)信號(hào)采集目前主要有三種實(shí)現(xiàn)方式：I/F（電流-頻率）轉(zhuǎn)換方式，V/F（電壓-頻率）變換方式，A/D（模擬-數(shù)字）變換方式（AD轉(zhuǎn)換芯片為核心部件）。2.2.1 I/F轉(zhuǎn)換方案I/F轉(zhuǎn)換方案就是將加速度計(jì)輸出的電流信號(hào)I轉(zhuǎn)換為脈沖頻率信號(hào)，然后對(duì)脈沖信號(hào)進(jìn)行高精度的頻率

38、計(jì)數(shù)，得到相應(yīng)測(cè)量的加速度數(shù)字信號(hào)。I/F轉(zhuǎn)換方案是以電荷平衡和電荷準(zhǔn)確量化為理論依據(jù)的。將加速度計(jì)的輸出電流輸入到電流積分器，通過(guò)轉(zhuǎn)換器不斷地向電流積分器輸入量化電荷，用量化電荷與輸入電荷向平衡。圖2.6 I/F轉(zhuǎn)換方案原理I/F轉(zhuǎn)換方案原理如圖2.6所示，當(dāng)電流輸入到電流積分器時(shí)，積分電容開(kāi)始充電，當(dāng)積分器電容的輸出電壓達(dá)到門(mén)限裝置設(shè)定的門(mén)限電壓的某個(gè)值時(shí)，門(mén)限開(kāi)關(guān)就會(huì)輸出一個(gè)高電平信號(hào)B，送到同步器輸入端，由于標(biāo)準(zhǔn)脈沖序列上升沿的作用同步器就產(chǎn)生一個(gè)低電平信號(hào)，即轉(zhuǎn)換電路的輸出信號(hào)。同時(shí)，信號(hào)被送入換向開(kāi)關(guān)的控制信號(hào)輸入端，換向開(kāi)關(guān)使得標(biāo)準(zhǔn)電流的方向與輸入電流的方向反向。當(dāng)滿足>時(shí)

39、，積分電容的電壓開(kāi)始下降，當(dāng)下降到門(mén)限電壓時(shí)，門(mén)限裝置恢復(fù)低電平狀態(tài)，然后重復(fù)上述過(guò)程。積分電容在充放電的同時(shí)，輸入的電流信號(hào)被變換為脈沖信號(hào)，實(shí)現(xiàn)電流信號(hào)I到頻率信號(hào)的轉(zhuǎn)換。輸入電流在積分器充放電一個(gè)變換周期內(nèi)的電荷積分：（2-5）恒流源的反向電荷積分量：（2-6）根據(jù)電荷平衡原理得到進(jìn)而得到頻率計(jì)算公式：（2-7）2.2.2 A/D變換方案A/D變換方案是以-型高精度模數(shù)轉(zhuǎn)換器為基礎(chǔ)設(shè)計(jì)出來(lái)的，ADC轉(zhuǎn)換器是該方案的核心部件。A/D轉(zhuǎn)換器將經(jīng)過(guò)處理的加速度計(jì)輸出信號(hào)轉(zhuǎn)換為導(dǎo)航計(jì)算機(jī)可識(shí)別的數(shù)字信號(hào)。其基本流程圖如下所示圖2.7 A/D轉(zhuǎn)換方案原理首先通過(guò)高精度采樣電阻和精密放大器將加速度計(jì)

40、輸出的電流信號(hào)轉(zhuǎn)換為電壓信號(hào)，再將該電壓信號(hào)轉(zhuǎn)換為高精度A/D轉(zhuǎn)換器可用的差分電壓信號(hào)，然后將該差分電壓信號(hào)輸入高精度A/D轉(zhuǎn)換器將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)。最后得到高分辨率的加速度數(shù)據(jù)，然后將該數(shù)據(jù)送入FPGA或ARM處理器進(jìn)行數(shù)字信號(hào)處理，濾除信號(hào)中的噪聲和高頻干擾噪聲，最終將具有較高精度的加速度測(cè)量結(jié)果輸出。A/D變換方案加速度計(jì)采集電路最為核心的環(huán)節(jié)是高精度轉(zhuǎn)換環(huán)節(jié)，這里采用-型高精度模數(shù)轉(zhuǎn)換器，這種轉(zhuǎn)換器克服了積分型A/D轉(zhuǎn)換器速度低，逐次比較型A/D轉(zhuǎn)換器分辨率低和逐次比較型A/D轉(zhuǎn)換器工藝?yán)щy的缺點(diǎn)，解決了“大動(dòng)態(tài)，小體積”的問(wèn)題。轉(zhuǎn)換器通常采用有限沖擊響應(yīng)（RIR）或者無(wú)限沖擊響

41、應(yīng)（IIR）數(shù)字濾波的方式。-模數(shù)轉(zhuǎn)換器能以較高的速率對(duì)模擬信號(hào)進(jìn)行采樣，并對(duì)兩個(gè)采樣信號(hào)進(jìn)行低位量化的到低位數(shù)碼表示的數(shù)字信號(hào)-碼。數(shù)字濾波器再對(duì)-碼進(jìn)行濾波，得到和奈奎斯特頻率相近的輸出頻率。且選用的ADC模數(shù)轉(zhuǎn)換器ADS1281還可以對(duì)內(nèi)部寄存器進(jìn)行標(biāo)定，提供了更多使用選擇，提高了轉(zhuǎn)換精度。圖2.8 -ADC原理框圖其中數(shù)字濾波器起兩個(gè)作用：一是對(duì)最終的采樣速率起到抗混疊濾波的作用；二是濾除-調(diào)制器在噪聲整形中產(chǎn)生的高頻噪聲。通過(guò)對(duì)濾波器輸出的采樣和抽取，得到最終的數(shù)字輸出。2.2.3 A/D變換方案和I/F變換方案的比較采用I/F變換的采集電路優(yōu)點(diǎn)是：第一，可以對(duì)輸入信號(hào)進(jìn)行連續(xù)不間斷

42、地連續(xù)測(cè)量，不存在信息丟失的問(wèn)題；第二，具有良好的抗干擾性能。其變換過(guò)程是對(duì)輸入電流I的不斷積分，可以對(duì)噪聲或快速變化的輸入信號(hào)進(jìn)行平滑16；第三，接口簡(jiǎn)單。采用I/F變換的采集電路缺點(diǎn)是：第一，整個(gè)工作區(qū)間內(nèi)的線性度較差；第二，信號(hào)分辨率低，采樣點(diǎn)精度不高，因?yàn)樵谛⌒盘?hào)電流輸入時(shí)電荷的積累需要時(shí)間，產(chǎn)生計(jì)數(shù)脈沖的間隔較大；第三，I/F變換對(duì)電路對(duì)溫度要求較高，轉(zhuǎn)換電路需要工作在恒溫槽中，導(dǎo)致電路體積、功耗、重量相應(yīng)增加。采用A/D變換的優(yōu)點(diǎn)：第一，轉(zhuǎn)換速度快，分辨率和采樣精度高，第二，電路原理與組成比較簡(jiǎn)單，第三，在整個(gè)工作空間有很好的線性度。采用A/D變換的缺點(diǎn)：第一，有采樣信號(hào)丟失的情況

43、，因?yàn)槠湫盘?hào)采樣是不連續(xù)的，容易造成測(cè)量信息丟失；第二，由于前期采用I/V轉(zhuǎn)換才能產(chǎn)生A/D轉(zhuǎn)換器所需要的電壓信號(hào)，但采用電壓方式，采集電路很容易受到其它電路（特別是數(shù)字電路）的影響。2.3 隔離電路結(jié)構(gòu)設(shè)計(jì)本加速度采集電路設(shè)計(jì)采用A/D轉(zhuǎn)換的方式，但由于A/D轉(zhuǎn)換方式固有的缺點(diǎn)在同一電路中既有模擬電路部分又有數(shù)字電路部分，就使得模擬電路很容易就會(huì)受到數(shù)字電路的噪聲干擾。數(shù)字電路對(duì)模擬電路的干擾主要是從高頻沖放電電流，電磁噪聲，共模噪聲，諧波噪聲等幾個(gè)方面產(chǎn)生的。數(shù)字信息在兩個(gè)數(shù)字芯片之間傳遞的時(shí)候，兩個(gè)芯片引腳之間以及地線之間會(huì)產(chǎn)生充電電流，放電電流和短路電流，這些高速變化的電流尤其是放電電

44、流會(huì)在聯(lián)通線路中像天線一樣發(fā)射高頻干擾，形成噪聲干擾，這些干擾可能會(huì)對(duì)模擬電路部分微小電流的采集造成很大的影響。在數(shù)字電路高低電平的高頻切換過(guò)程中，電路也會(huì)產(chǎn)生感生電壓對(duì)加速度采集電路產(chǎn)生巨大影響。因此有必要為電路系統(tǒng)設(shè)計(jì)隔離以提高采集電路的精確性和可靠性。模擬信號(hào)特別是信號(hào)微小的采集電路容易受到噪聲干擾，模擬電路固有特性容易受大部分電路的干擾,模擬信號(hào)在傳輸中易衰減,各種頻帶的信號(hào)影響都很大,干擾處理很難。數(shù)字電路信號(hào)只有兩個(gè)位，要么是0要么是1，在傳輸過(guò)程中即使受到一些干擾只要其電壓大小仍在一定的閾值范圍內(nèi)，數(shù)字信號(hào)接收芯片依然能夠準(zhǔn)確無(wú)誤地獲得輸出芯片給出的信號(hào),因此其一般是很難干擾的,

45、即使受到干擾頁(yè)很容易處理。因此數(shù)字信號(hào)可用于遠(yuǎn)程傳輸,和干擾惡劣環(huán)境的信號(hào)傳輸。因此本設(shè)計(jì)主要為數(shù)字電路對(duì)模擬電路的干擾設(shè)計(jì)隔離。采集電路的隔離模塊的整體框圖如圖2.9所示：該隔離結(jié)構(gòu)由三部分構(gòu)成，分別為 圖2.9 采集電路隔離結(jié)構(gòu)設(shè)計(jì)數(shù)字信號(hào)隔離模塊，控制信號(hào)隔離模塊，電源信號(hào)隔離模塊。數(shù)字信號(hào)隔離模塊用來(lái)隔離AD轉(zhuǎn)換器產(chǎn)生的數(shù)字信號(hào)和FPGA，控制信號(hào)用來(lái)隔離FPGA對(duì)AD轉(zhuǎn)換器的控制信號(hào)，電源隔離部分用來(lái)隔離輸入電源和AD轉(zhuǎn)換器所需要的數(shù)字電源。另外由于本設(shè)計(jì)電路中既有數(shù)字芯片又有模擬芯片，因此它們的電源和接地應(yīng)該分開(kāi)進(jìn)行設(shè)計(jì)，即設(shè)計(jì)單獨(dú)的模擬電源和數(shù)字電源來(lái)為系統(tǒng)供電。同時(shí)應(yīng)分別設(shè)計(jì)模

46、擬地和電源地，在電路中明確分開(kāi)，最后在印刷電路板上用一個(gè)零歐姆的電阻將模擬地和數(shù)字地連接起來(lái)，以提高抗干擾性能。隔離方法：目前用于信號(hào)隔離的方法主要有感應(yīng)耦合，光電耦合隔離，電容耦合和磁耦合隔離。圖2.10 美國(guó)TI公司對(duì)不同隔離方式做的對(duì)比。感應(yīng)耦合方式主要用于電源隔離和模擬信號(hào)間的隔離，不能用于數(shù)字芯片之間的隔離，與本設(shè)計(jì)需要不符不再贅述。光耦隔離技術(shù)是利用發(fā)光源發(fā)出不同強(qiáng)度光或不同波長(zhǎng)的光，光敏器件再接收此光并進(jìn)行調(diào)制解算實(shí)現(xiàn)輸入端與輸出端之間的電氣隔離，完成由電信號(hào)到光信號(hào)再到電信號(hào)的轉(zhuǎn)換。光耦合技術(shù)是在透明絕緣隔離層(例如：空氣間隙)上的光傳輸，以達(dá)到隔離目的。光耦合器一般由三部分組

47、成：光的發(fā)射、光的接收及信號(hào)放大。輸入的電信號(hào)驅(qū)動(dòng)發(fā)光二極管（LED），使之發(fā)出一定波長(zhǎng)的光，被光探測(cè)器接收而產(chǎn)生光電流，再經(jīng)過(guò)進(jìn)一步放大后輸出。這就完成了電光電的轉(zhuǎn)換，從而起到輸入、輸出、隔離的作用。光耦合技術(shù)的主要優(yōu)點(diǎn)是，光具有對(duì)外部電子或磁場(chǎng)內(nèi)在的抗擾性，而且，光耦合技術(shù)允許使用恒定信息傳輸。光耦合器的不足之處主要體現(xiàn)在速度限制、功耗以及LED老化上。磁耦隔離icoupler磁耦數(shù)字隔離器就是在上述背景下，由美國(guó)模擬器件公司ADI（Analog Devices Ins）設(shè)計(jì)開(kāi)發(fā)的一款適合高壓環(huán)境的隔離電路。Icoupler技術(shù)是ADI公司的一項(xiàng)專利隔離技術(shù)，它是一種基于芯片尺寸的變壓器，

48、而非傳統(tǒng)的基于光電耦合器所采用的發(fā)光二極管（LED）與光敏三極管結(jié)合，因采用了高速的iCOMS工藝，因此在功耗、體積、集成度、速度等各方面都優(yōu)于光耦。第3章隔離型加速度計(jì)信號(hào)采集的硬件設(shè)計(jì)3.1 模數(shù)轉(zhuǎn)換器件選擇高精度的AD轉(zhuǎn)換器是高精度電流測(cè)量電路的保障。本設(shè)計(jì)要求輸出精度達(dá)到5×10-4 g，故首先考慮模數(shù)轉(zhuǎn)換芯片的選擇。因?yàn)橐ＷC最終輸出的準(zhǔn)確性，因此需要原始精度高于測(cè)量精度的兩倍以上。AD位數(shù)的計(jì)算公式：（3-1）其中n表示AD轉(zhuǎn)換芯片的位數(shù)（3-2）（3-3）因?yàn)?15<4105<216 所以選擇的AD模數(shù)轉(zhuǎn)換芯片精度至少要達(dá)到16位，為保證采集電路的精度這里選

49、擇德州儀器（Texas Instrument）的24位高精度模數(shù)轉(zhuǎn)換器ADS1281作為AD轉(zhuǎn)換芯片。同時(shí)該轉(zhuǎn)換器的數(shù)字信號(hào)輸出采用單根引腳的串行輸出方式，與并行輸出相比節(jié)省了可編程門(mén)陣列FPGA的I/O占用。采用串行方式與并行ADC轉(zhuǎn)換器相比雖然采樣轉(zhuǎn)換速度會(huì)有所降低，但仍能滿足艦船用導(dǎo)航系統(tǒng)對(duì)加速度計(jì)采集周期310ms的要求。該AD轉(zhuǎn)換器采用四階固有穩(wěn)定的-（delta-sigma）調(diào)制器提供優(yōu)異的噪聲和線性表現(xiàn)，調(diào)制器既可以用來(lái)與片內(nèi)濾波器相結(jié)合，也可以被繞過(guò)用于后期濾波。-（delta-sigma）模數(shù)轉(zhuǎn)換器對(duì)每一轉(zhuǎn)換結(jié)果進(jìn)行多次平均采樣。轉(zhuǎn)換器的數(shù)字濾波包含三個(gè)階段：正弦階段，優(yōu)先脈

50、沖響應(yīng)（finite impulse response,FIR）低通階段和采用無(wú)限脈沖響應(yīng)（infinite impulse response,IIR）的高通濾波階段。每秒抽取數(shù)據(jù)熟慮從250到4000個(gè)樣本，芯片上的放大增益和寄存器的補(bǔ)償大小是可以由系統(tǒng)校定的。本轉(zhuǎn)換器采用差分輸入的模式，她的輸入范圍由兩個(gè)輸入引腳決定，兩輸入端的數(shù)值可以全范圍浮動(dòng)，通常在一個(gè)相互平衡的狀態(tài)上改變，當(dāng)一個(gè)輸入端電壓升高，另一輸入端的電壓就相應(yīng)降低，差分輸入的好處是利用了兩個(gè)輸入端的差值提供了共模抑制。差分輸入方式只需每一管腳很小的輸入電壓變化轉(zhuǎn)換器即可靈敏感知，同時(shí)保留了很高的動(dòng)態(tài)范圍。圖3.1模數(shù)轉(zhuǎn)換電路該

51、轉(zhuǎn)換器ADS1281可以實(shí)現(xiàn)多片同步轉(zhuǎn)換，由9引腳的SYNC（synchronization）控制實(shí)現(xiàn)，本設(shè)計(jì)中采用單片ADS1281所以SYNC引腳接地即可。經(jīng)過(guò)OPA1632后得到的差分電壓信號(hào)輸入至AINN和AINP引腳。VREFP和VREFN引腳輸入?yún)⒖茧妷骸＝?jīng)模數(shù)轉(zhuǎn)換后數(shù)字信號(hào)經(jīng)SOUT引腳輸出。3.2 I-V轉(zhuǎn)換設(shè)計(jì)本設(shè)計(jì)采用的高精度加速計(jì)輸出的電流信號(hào)十分微弱，加速度計(jì)輸出信號(hào)是與加速度成比例的電流信號(hào)，對(duì)應(yīng)關(guān)系為1g對(duì)1mA。若采用普通的的電阻來(lái)將電流信號(hào)轉(zhuǎn)換為電壓信號(hào)再用高精度放大器放大的方法肯定會(huì)產(chǎn)生較大的誤差，故本設(shè)計(jì)選取了模擬器件（Analog Device）公司的AD

52、797AR超低失真、超低噪聲運(yùn)算放大器作為電流-電壓轉(zhuǎn)換芯片。使用AD797AR將加速度計(jì)輸出的模擬電流信號(hào)轉(zhuǎn)變成電壓信號(hào)。AD797AR最小共模抑制比114dB,0.1Hz到10Hz的最大輸入等效噪聲為50nVp-p零偏電壓電壓溫漂1.0V/.原理圖如3.2所示：圖3.2 I-V轉(zhuǎn)換電路從加速度計(jì)流出的電流信號(hào)輸入AD797AR的反向輸入端2引腳，設(shè)該輸入電流為I，則6腳輸出電壓信號(hào)為U=-IR5，其中R5為采樣電阻。同時(shí)AD797AR的正向輸入端通過(guò)一個(gè)小電阻接地，這樣做可以構(gòu)成一個(gè)電流環(huán)，防止2引腳的加速度計(jì)電流信號(hào)受到干擾。R3的作用是防止擊穿電容或電容短路后造成AD797AR燒毀，并

53、且串接一個(gè)小電容C19，C19的作用是相位補(bǔ)償寄生電容防止震蕩的產(chǎn)生起到濾波的作用。與4腳和7腳相連接的電容是作用是對(duì)電壓進(jìn)行濾波，以保證AD797AR正常穩(wěn)定工作。影響I-V轉(zhuǎn)換電路精度的主要有采樣電阻精度，運(yùn)算放大器輸入偏置電流。當(dāng)采樣電阻變化，則輸出變化,由此在選取采樣電阻時(shí)應(yīng)采用精密電阻，高精度電阻是電阻阻值公差小，阻值穩(wěn)定，受溫度影響小的電阻，目前精密電阻主要有金屬膜電阻、線繞精密電阻、金屬箔電阻幾類，其阻值誤差應(yīng)在%內(nèi)，有條件的話最好選用萬(wàn)分之一精度的電阻即0.01%精度的金屬箔電阻。3.3 模擬電壓轉(zhuǎn)換為差分電壓的電路 由于AD轉(zhuǎn)換器ADS1281的輸入采用的是差分式電壓輸入所以

54、需要將AD797AR輸出的模擬電壓信號(hào)轉(zhuǎn)換為差分電壓信號(hào)。差分信號(hào)，有些也被稱為差動(dòng)信號(hào)用兩根完全一樣，極性相反的信號(hào)傳輸一路數(shù)據(jù)，依靠?jī)筛盘?hào)電平差進(jìn)行判決，為保證兩根信號(hào)完全一致，在布線時(shí)要保持平行，線寬線間距保持不變17。本設(shè)計(jì)采用OPA1632全差動(dòng)I/O放大器芯片達(dá)到這一設(shè)計(jì)目的。電路原理圖如下：圖3.3 差分電壓生成電路從1引腳輸入的是AD797AR的輸出電壓，8引腳經(jīng)1K電阻接地，由此產(chǎn)生差分式電壓。電壓從1引腳反向輸入，該電路的計(jì)算過(guò)程如下：設(shè)1引腳和8引腳的輸入電壓分別為V和V。則：（3-4）（3-5）（3-6）為了得到和大小上和輸入電壓相差整數(shù)倍的差分電壓，所以R4是R6的

55、兩倍，同時(shí)R11是R8的兩倍。本設(shè)計(jì)令R4和R11為，R6和R8為。則輸出為:（3-7）這樣通過(guò)OPA1632成功的將單輸入電壓轉(zhuǎn)換為差模電壓,OPA1632的輸出端和之間接一個(gè)100pF電容目的是使共模信號(hào)兩側(cè)通過(guò)該電容后抵消，達(dá)到了對(duì)共模信號(hào)進(jìn)行抑制的目的。3.4 隔離電路的設(shè)計(jì)在復(fù)雜的現(xiàn)場(chǎng)環(huán)境下，各種干擾如電氣設(shè)備頻率干擾、電磁感應(yīng)干擾等，會(huì)通過(guò)不同的耦合方式如電磁耦合、電容耦合、漏電流耦合等進(jìn)入信號(hào)，使系統(tǒng)的測(cè)量結(jié)果，輸出信號(hào)偏離準(zhǔn)確值，從而影響系統(tǒng)的正常工作，在加速度計(jì)采集現(xiàn)場(chǎng)這些干擾來(lái)源尤為多，因此需要對(duì)多種多樣的干擾信號(hào)進(jìn)行抑制，采取隔離手段是抑制干擾的有效措施18。由于采集電路

56、數(shù)字部分的噪聲容易對(duì)精密放大器模擬電路造成干擾，所以要對(duì)模擬信號(hào)和數(shù)字信號(hào)進(jìn)行隔離。需要隔離的信號(hào)有ADS1281和FPGA之間的數(shù)據(jù)傳輸信號(hào)，外部信號(hào)輸入至ADS1281的信號(hào)，數(shù)字電源信號(hào)，以及時(shí)鐘信號(hào)。結(jié)構(gòu)圖如圖3.4所示：FPGA隔離ADS1281隔離數(shù)字電源隔離時(shí)鐘信號(hào)圖3.4隔離電路設(shè)計(jì)結(jié)構(gòu)圖隔離部分電路圖如下： 圖3.5 隔離電路為防止干擾通過(guò)各種各樣的耦合進(jìn)入系統(tǒng)，本設(shè)計(jì)采用ADI（ANALOG DEVICE）公司的四通道隔離芯片ADUM5401，和四通道隔離芯片ADUM1400. 四通道隔離芯片ADUM5401采用的是最新的磁耦隔離技術(shù)，該技術(shù)擁有比光電隔離更優(yōu)秀的性能，且該

57、芯片內(nèi)部集成了DC-DC轉(zhuǎn)換器從而無(wú)需再使用單獨(dú)的隔離DC-DC轉(zhuǎn)換器。利用iCoupler芯片級(jí)變壓器技術(shù)，使該芯片可以同時(shí)隔離邏輯信號(hào)和磁性元件的DC/DC轉(zhuǎn)換器。因此該芯片非常適合本設(shè)計(jì)中數(shù)據(jù)采集現(xiàn)場(chǎng)的通信，獲得比光電隔離更加優(yōu)秀的效果。DUM5401在該設(shè)計(jì)中可以防止各個(gè)電路之間的信號(hào)信號(hào)相互串?dāng)_，各通道之間高度匹配，相互之間嚴(yán)格隔離，每一個(gè)通道都有獨(dú)立的接口電路和雙變壓器，使得系統(tǒng)的抗干擾性和穩(wěn)定性提高。除四路隔離保護(hù)通道外，該芯片還能夠輸出5V或3.3V（輸出電流100mA）的隔離電平，作為其他芯片的電源使用。該系列芯片內(nèi)部由4通道的iCoupler核、隔離型DC/DC轉(zhuǎn)換器，施密特振蕩器、校正環(huán)節(jié)、反饋電路、變壓器、調(diào)節(jié)單元等部分組成。振蕩器的作用是輸出一個(gè)PWM（脈沖寬度調(diào)制）信號(hào)，控制變壓器輸出穩(wěn)定的5V或3.3V。磁耦隔離技術(shù)是ADI公司的一項(xiàng)新的專利隔離技術(shù)，它是一種基于芯片尺寸的