課程設(shè)計(jì)報(bào)告書【final】

1、15微電子技術(shù)綜合實(shí)踐設(shè)計(jì)報(bào)告題目： N阱CMOS芯片薄膜工藝設(shè)計(jì) 院系： 自動(dòng)化學(xué)院電子工程系 專業(yè)班級(jí)： 電子112 學(xué)生學(xué)號(hào)： 3110431043 學(xué)生姓名： 馬秦 指導(dǎo)教師姓名： 劉靜老師 起止時(shí)間： 2014年6月27日7月8日 成績(jī)： 題目一：n阱CMOS芯片制作工藝設(shè)計(jì)一設(shè)計(jì)指標(biāo)要求1. 特性指標(biāo)要求：n溝多晶硅柵MOSFET：閾值電壓VTn=0.5V, 漏極飽和電流IDsat1mA, 漏源飽和電壓VDsat3V，漏源擊穿電壓BVDS=35V, 柵源擊穿電壓BVGS20V, 跨導(dǎo)gm2mS, 截止頻率fmax3GHz（遷移率µn取600cm2/V·s）p溝多

2、晶硅柵MOSFET：閾值電壓VTp= -1V, 漏極飽和電流IDsat1mA, 漏源飽和電壓VDsat3V，漏源擊穿電壓BVDS=35V, 柵源擊穿電壓BVGS20V, 跨導(dǎo)gm0.5mS, 截止頻率fmax1GHz（遷移率µp取220cm2/V·s） 2. 結(jié)構(gòu)參數(shù)參考值：p型硅襯底的電阻率為50 W×cm； n阱CMOS芯片的n阱摻雜后的方塊電阻為690W/ð，結(jié)深為56mm；pMOS管的源、漏區(qū)摻雜后的表面濃度1´1020cm-3，結(jié)深為0.30.5mm；nMOS管的源、漏區(qū)摻雜后的表面濃度1´1020cm-3，結(jié)深為0.30.

3、5mm；場(chǎng)氧化層厚度為1mm；墊氧化層厚度約為600 Å；柵氧化層厚度為400 Å；氮化硅膜厚約為1000 Å；多晶硅柵厚度為4000 5000 Å。二設(shè)計(jì)內(nèi)容 1. MOS管的器件特性參數(shù)設(shè)計(jì)計(jì)算；2. n阱CMOS芯片制作的工藝實(shí)施方案（包括工藝流程、方法、條件、結(jié)果；分析光刻工藝，畫出整套光刻版示意圖）；3. 薄膜加工工藝參數(shù)計(jì)算：分析、設(shè)計(jì)實(shí)現(xiàn)場(chǎng)氧化、柵氧化、多晶硅柵層或掩蔽氧化膜等的工藝方法和工藝條件(給出具體溫度、時(shí)間或流量、速度等)，并進(jìn)行結(jié)深或掩蔽有效性的驗(yàn)證。3 MOS管的器件特性設(shè)計(jì)1、NMOS管參數(shù)設(shè)計(jì)與計(jì)算：由得Å（為便

4、于計(jì)算取400Å） , 則得再由， 式中（VGS-VT）VDS(sat)， 得又， 得閾值電壓 （取=5×q） 取時(shí)， =0.365V，此時(shí)=2.23, 6.78×，發(fā)現(xiàn)符合要求, 又得因此便于計(jì)算取L=2. 則W=2、 PMOS管參數(shù)設(shè)計(jì)與計(jì)算：因?yàn)?其中，6×， 所以Å（為便于計(jì)算取400Å）飽和電流：，式中（VGS-VT）VDS(sat)， 則 IDsat1mA 故可得寬長(zhǎng)比：由 可得寬長(zhǎng)比： 取PMOS襯底濃度為查出功函數(shù)差與摻雜濃度的關(guān)系可知： 取發(fā)現(xiàn)當(dāng)時(shí)；=0.23V,=1.18×10cm，=，符合要求, 又可知

5、,便于計(jì)算及工藝對(duì)稱美觀性，故取 ，2.5=2.5×26=65（同一CMOS上，所以）四工藝流程分析1、襯底制備。由于NMOS管是直接在襯底上形成，所以為防止表面反型，摻雜濃度一般高于閾值電壓所要求的濃度值，其后還要通過(guò)磷離子注入來(lái)調(diào)節(jié)。CMOS器件對(duì)界面電荷特別敏感，襯底與二氧化硅的界面態(tài)應(yīng)盡可能低，因此選擇晶向?yàn)?lt;100>的P型硅做襯底，電阻率約為50CM。 2、初始氧化。 為阱區(qū)的選擇性刻蝕和隨后的阱區(qū)深度注入做工藝準(zhǔn)備。阱區(qū)掩蔽氧化介質(zhì)層的厚度取決于注入和退火的掩蔽需要。這是N阱硅柵CMOS集成電路的制造工藝流程序列的第一次氧化。 SiO2襯底P-Si 3、阱區(qū)光

6、刻。 是該款N阱硅柵CMOS集成電路制造工藝流程序列的第一次光刻。若采用典型的常規(guī)濕法光刻工藝，應(yīng)該包括：涂膠，前烘，壓板，曝光，顯影，定影，堅(jiān)膜，腐蝕。去膠等諸工序。阱區(qū)光刻的工藝要求是刻出N阱區(qū)注入?yún)㈦s，完成N型阱區(qū)注入的窗口SiO2 P-Si4、N阱注入。 是該N阱硅柵COMS集成電路制造工藝流程序列中的第一次注入?yún)㈦s。N阱注入工藝環(huán)節(jié)的工藝要求是形成N阱區(qū)。 P-subN-well5、剝離阱區(qū)氧化層。6、熱生長(zhǎng)二氧化硅緩沖層： 消除Si-Si3N4界面間的應(yīng)力，第二次氧化。7、LPCVD制備Si3N4介質(zhì)。綜合5.6.7三個(gè)步驟如下圖P-subN-wellSi3N4薄氧8、有源區(qū)光刻：

7、即第二次光刻P-SiN-wellSi3N49、N溝MOS管場(chǎng)區(qū)光刻。 即第三次光刻，以光刻膠作為掩蔽層，刻蝕出N溝MOS管的場(chǎng)區(qū)注入窗口。10、P溝MOS管場(chǎng)區(qū)B+注入： 第二次注入。P溝MOS管場(chǎng)區(qū)B+的注入首要目的是增強(qiáng)阱區(qū)上沿位置處的隔離效果。同時(shí)，場(chǎng)區(qū)注入還具有以下附加作用：A 場(chǎng)區(qū)的重?fù)诫s注入客觀上阻斷了場(chǎng)區(qū)寄生MOS管的工作B 重?fù)诫s場(chǎng)區(qū)是橫向寄生期間失效而一直了閂鎖效應(yīng)：C 場(chǎng)區(qū)重?fù)诫s將是局部的阱區(qū)電極接觸表面的金半接觸特性有所改善。綜合9，10兩個(gè)步驟如圖 光刻膠P-SiN-B+11、局部氧化： 第三次氧化，生長(zhǎng)場(chǎng)區(qū)氧化層。12、剝離Si3N4層及SiO2緩沖層。綜合11，,1

8、2兩個(gè)步驟如圖 P-SiN-13、熱氧化生長(zhǎng)柵氧化層：第四次氧化。14、N溝MOS管溝道區(qū)光刻：第四次光刻,以光刻膠做掩蔽層。15、N溝MOS管溝道區(qū)注入：第四次注入，該過(guò)程要求調(diào)解N溝MOS管的開啟電壓。綜合13,14,15三個(gè)步驟如圖P-SiN-P+16、生長(zhǎng)多晶硅。17、刻蝕多晶硅柵：第五次光刻，形成N溝MOS管和P溝MOS管的多晶硅柵歐姆接觸層及電路中所需要的多晶硅電阻區(qū)。綜合16,17兩個(gè)步驟如圖 多晶硅P-SiN-18、涂覆光刻膠。19、刻蝕P溝MOS管區(qū)域的膠膜：第六次光刻20、注入?yún)㈦sP溝MOS管區(qū)域：第五次注入，形成CMOS管的源區(qū)和漏區(qū)。綜合18.19.20三個(gè)步驟如圖P-

9、SiN-B21、涂覆光刻膠。22、刻蝕N溝MOS管區(qū)域的膠膜：第七次光刻23、注入?yún)㈦sN溝MOS管區(qū)域：第六次注入，形成N溝MOS管的源區(qū)和漏區(qū)。24、生長(zhǎng)磷硅玻璃PSG。綜合21.22.23.24四個(gè)步驟如圖光刻膠P-SiN-B+PSGP-SiP+N-+25、引線孔光刻：第八次光刻，如圖B+B+N-N-N-N-N-PSGP-SiP+N阱B+B+26、真空蒸鋁。27、鋁電極反刻：第九次光刻綜合26.27兩個(gè)步驟如圖N阱B+B+P+P+PSGP-SiP+VDDINOUTPNSDDSAl至此典型的N阱硅柵CMOS反相器單元的管芯制造工藝流程就完成了。五薄膜加工工藝參數(shù)計(jì)算（1） 場(chǎng)氧化層【結(jié)構(gòu)要求

10、】場(chǎng)氧化層厚度為1mmp型硅襯底的電阻率為50 W×cm； n阱CMOS芯片的n阱摻雜后的方塊電阻為690W/，結(jié)深為56mm；pMOS管的源、漏區(qū)摻雜后的表面濃度1´1020cm-3，結(jié)深為0.30.5mm；nMOS管的源、漏區(qū)摻雜后的表面濃度1´1020cm-3，結(jié)深為0.30.5mm；制備條件：水汽氧化，晶向（111），常壓，1094 注：標(biāo)準(zhǔn)單位：得出：t=119.14min1.98h比濕氧287.5min（參某計(jì)算結(jié)果）明顯較快。氧化層質(zhì)量有待實(shí)驗(yàn)驗(yàn)證！（2） 柵氧化層【結(jié)構(gòu)要求】柵氧化層厚度為400 Å制備條件：干氧，1200°C，

11、常壓，晶向（111） 注：標(biāo)準(zhǔn)單位：得出：t=2.65min<<干氧，1000°C下的19.85min 故采用本制備條件更優(yōu)（3） 多晶硅柵層【結(jié)構(gòu)要求】多晶硅柵厚度為4000 5000 Å選擇淀積：5000 Å制備條件：低壓化學(xué)氣相淀積（LPCVD），630°C，100Pa，淀積時(shí)間t。計(jì)算：=5000Å/(120Å/min)=41.67min即淀積時(shí)間為41.67min。（4） 墊氧化層【結(jié)構(gòu)要求】墊氧化層厚度約為600 Å制備條件：干氧，1200°C，常壓，晶向（111）求得t=6.38min.符

12、合工業(yè)生產(chǎn)實(shí)際。（5） 氮化硅膜層【結(jié)構(gòu)要求】氮化硅膜厚約為1000 Å制備條件：常壓化學(xué)氣相淀積（APCVD）,高頻感應(yīng)爐爐溫800°C，氫氣流量5L/min，硅烷流量3mL/min,氨氣流量100ml/min,淀積速度500Å/min。所以，淀積時(shí)間=1000Å/500=2min（6） 掩蔽膜（1） 假設(shè)摻雜離子（磷，n阱）注入能量為60KeV,則生長(zhǎng)厚度為200nm(大于最小掩蔽厚度)的掩蔽膜即可達(dá)到掩蔽： （2） 驗(yàn)證：由曲線得：對(duì)于P+離子（形成N阱），E=60KeV時(shí)，=72.9min,當(dāng)掩蔽效果達(dá)到99.999%時(shí)，掩蔽膜的最小厚度為：所以

13、生長(zhǎng)200.28nm厚度的掩蔽膜合適。（3） 制備條件：干氧（1000°C，8min） 濕氧（1000°C，22min） 干氧（1000°C，12min）干氧（1000°C，6min,（100）面）查表得A=0.165m，A=A/=0.165/0.595=0.277m,B等于 =22.2min濕氧（1000°C，15min），A=0.05/0.595=0.084m，B=， =1.65min干氧（1000°C，9min）,A=A/=0.165/0.595=0.277m，B等于， =478.20min六N阱光刻板 見附錄坐標(biāo)紙七工藝實(shí)施方

14、案工藝步驟工藝名稱工藝目的設(shè)計(jì)目標(biāo)結(jié)構(gòu)參數(shù)工藝方法工 藝 條 件1襯底選擇得到襯底電阻率50W×cm晶向<100>2一次氧化（外延）為形成p阱提供掩蔽膜厚度：197nm厚度的掩蔽膜干氧-濕氧-干氧干氧（1000°C，8min）濕氧（1000°C，22min）干氧（1000°C，12min）3一次光刻為硼提供擴(kuò)散窗口電子束曝光正膠 4一次離子注入注入形成P阱離子注入5一次擴(kuò)散熱驅(qū)入達(dá)到P阱所需深度結(jié)深5mm有限表面源擴(kuò)散 6二次氧化作為氮化硅膜的緩沖層膜厚600Å常壓干氧氧化 7氮化硅膜淀積作為光刻有源區(qū)的掩蔽膜膜厚1000Å

15、;APCVD2min8二次光刻為磷擴(kuò)散提供窗口電子束曝光正膠9場(chǎng)氧一利用氮化硅的掩蔽，在沒(méi)有氮化硅、經(jīng)離子注入的區(qū)域生成一層場(chǎng)區(qū)氧化層厚度1000Å濕氧氧化，95水溫。10三次光刻除去P阱中有源區(qū)的氮化硅和二氧化硅層電子束曝光正膠11場(chǎng)氧二生長(zhǎng)場(chǎng)氧化層厚度約為1微米濕氧氧化12二次離子注入調(diào)整閾值電壓表面濃度結(jié)深方塊電阻注入P+13柵極氧化形成柵極氧化層厚度500Å低壓化學(xué)氣相淀積（LPCVD），630°C，100Pa，淀積時(shí)間t。淀積時(shí)間為41.67min。14多晶硅淀積淀積多晶硅層厚度5000Å低壓化學(xué)氣相淀積（LPCVD），630°C，1

16、00Pa，淀積時(shí)間t。=5000Å/(120Å/min)=41.67min15四次光刻形成PMOS多晶硅柵，并刻出PMOS有源區(qū)的擴(kuò)散窗口電子束曝光正膠16三次離子注入形成PMOS有源區(qū)表面濃度結(jié)深方塊電阻注入B+17五次光刻形成NMOS多晶硅柵，并刻出NMOS有源區(qū)的擴(kuò)散窗口電子束曝光正膠18四次離子注入形成NMOS有源區(qū)峰值濃度結(jié)深方塊電阻注入P+19二次擴(kuò)散達(dá)到所需結(jié)深結(jié)深表面濃度熱驅(qū)入950 t=12min20淀積磷硅玻璃保護(hù)LPCVD 21六次光刻刻金屬化的接觸孔電子束曝光正膠22蒸鋁、刻鋁淀積Al-Si合金，并形成集成電路的最后互連濺射八心得體會(huì)：這次課設(shè)給了兩

17、周的時(shí)間來(lái)做，初期我們小組一點(diǎn)頭緒也沒(méi)有，甚至有時(shí)回想自己不久前學(xué)習(xí)的器件物理與集成工藝兩門課的公式都困難，這值得我深刻反思。通過(guò)我們?cè)诓粩嗟貣藭?，查網(wǎng)以及多次去找老師答疑，我們也很感動(dòng)老師對(duì)給我們答疑那樣認(rèn)真負(fù)責(zé)，終于完成這次課設(shè)的基本任務(wù)，自己覺(jué)得許多做的不夠好，這些也是自己該吸取教訓(xùn)的地方，雖有比較高的覺(jué)悟意識(shí)，卻在行動(dòng)上因?yàn)閼卸璧鹊却蛄苏劭?，我以為這絕不是作為一名科技工作者能夠忍受與承認(rèn)的。我想這次課設(shè)也給我了一次看清自我不足的機(jī)會(huì)，正視不足，思考解決，期望以后有所改進(jìn)。 通過(guò)這次課程設(shè)計(jì)，我掌握了CMOS器件的特性參數(shù)的計(jì)算以及它的工藝制作過(guò)程，我認(rèn)為，在這學(xué)期的課設(shè)中，不僅培養(yǎng)了獨(dú)

18、立思考的能力，在各種其它能力上也都有了提高。更重要的是，在課程設(shè)計(jì)過(guò)程中，我們學(xué)會(huì)了很多學(xué)習(xí)的方法。而這是日后最實(shí)用的，真的是受益匪淺。要面對(duì)社會(huì)的挑戰(zhàn)，只有不斷的學(xué)習(xí)、實(shí)踐，再學(xué)習(xí)、再實(shí)踐。這對(duì)于我們的將來(lái)也有很大的幫助。以后，不管有多苦，我想我們都能變苦為樂(lè)，找尋有趣的事情，發(fā)現(xiàn)其中珍貴的事情。課程設(shè)計(jì)中，也對(duì)團(tuán)隊(duì)精神的進(jìn)行了考察，我們組員之間的多次討論都相當(dāng)高效激烈，在圖書館也同其他組的同學(xué)進(jìn)行過(guò)多次交流討論，覺(jué)得我們一起在辨析概念，探知CMOS結(jié)構(gòu)過(guò)程中更加深入的理解個(gè)中原理。此次設(shè)計(jì)也讓我明白了思路即出路，有什么不懂不明白的地方要及時(shí)請(qǐng)教或上網(wǎng)查詢，只要認(rèn)真鉆研，動(dòng)腦思考，動(dòng)手實(shí)踐，就沒(méi)有弄不懂的知識(shí)，收獲頗豐。我認(rèn)為，在這學(xué)期的實(shí)驗(yàn)中，在收獲知識(shí)的同時(shí)，還收獲了閱歷，收獲了成熟，在此過(guò)程中，我們通過(guò)查找大量資料，請(qǐng)教老師和同學(xué)。使我再專業(yè)知識(shí)得了到很好的提升，在此，要對(duì)給過(guò)我?guī)椭乃型瑢W(xué)和各位指導(dǎo)老師再次表示忠心的感謝！在課設(shè)的過(guò)程中每一個(gè)人都努力查找資料，仔細(xì)檢查，認(rèn)真核對(duì)，都付出了自己的努力和艱辛，希望我們?nèi)蘸竽茉趯W(xué)術(shù)的道路上走得更堅(jiān)定，走的更創(chuàng)新。九參考資料1、 王蔚，田麗，