數(shù)字電路_Ch06_組合邏輯電路函數(shù)

1、第第6 6章章 組合邏輯電路函數(shù)組合邏輯電路函數(shù) 延延 邊邊 大大 學(xué)學(xué) 工工 學(xué)學(xué) 院院電電 子子 信信 息息 通通 信信 學(xué)學(xué) 科科6.1 6.1 基本加法器基本加法器 2 半加器：實現(xiàn)半加運算的邏輯電路半加器：實現(xiàn)半加運算的邏輯電路 半加器的輸入為兩個二進制數(shù)，并在輸半加器的輸入為兩個二進制數(shù)，并在輸出端產(chǎn)生兩個二進制數(shù)，一個出端產(chǎn)生兩個二進制數(shù)，一個和位和位和一和一個個進位位進位位6.1 6.1 基本加法器基本加法器 3 只有當只有當A A和和B B都為都為1 1的時候，進位才為的時候，進位才為1 1 只有當只有當A A和和B B不相等的時候，和才為不相等的時候，和才為1 1ABCou

2、t0000010110011110AB+CoutBAABCout6.1 6.1 基本加法器基本加法器 4 半加器不考慮來自低位的進位，半加器不考慮來自低位的進位，將兩個將兩個1 1位的二進制數(shù)相加位的二進制數(shù)相加6.1 6.1 基本加法器基本加法器 5 全加器有全加器有兩個輸入位兩個輸入位和和一個進位輸入一個進位輸入，產(chǎn)生一個產(chǎn)生一個和和輸出及一個輸出及一個進位進位輸出輸出6.1 6.1 基本加法器基本加法器 6 全加器邏輯：和輸出全加器邏輯：和輸出ABCinCout0000000101010010111010001101101101011111inCBA6.1 6.1 基本加法器基本加法器

3、7 全加器邏輯：進位輸出全加器邏輯：進位輸出inoutCBAABC6.1 6.1 基本加法器基本加法器 86.1 6.1 基本加法器基本加法器 9例例6.1 (pp 160)6.1 (pp 160)6.2 6.2 并行二進制加法器并行二進制加法器 10 當兩個或更多的全加器組合在一起時，當兩個或更多的全加器組合在一起時，就可以形成一個并行二進制加法器就可以形成一個并行二進制加法器11+001011右邊列產(chǎn)生的進位右邊列產(chǎn)生的進位第二列第二列產(chǎn)產(chǎn)生的生的進進位位變變成和成和位位6.2 6.2 并行二進制加法器并行二進制加法器 116.2 6.2 并行二進制加法器并行二進制加法器 12例例6.26

4、.2： 3 3位并行加法器位并行加法器6.2 6.2 并行二進制加法器并行二進制加法器 134 4個全加器組成一個基本個全加器組成一個基本4 4位并行加法器位并行加法器每一個加法器的進位輸出與下一個較高一級加每一個加法器的進位輸出與下一個較高一級加法器的進位輸入相連（內(nèi)部進位）法器的進位輸入相連（內(nèi)部進位）6.2 6.2 并行二進制加法器并行二進制加法器 144 4位并行加法器的邏輯符號位并行加法器的邏輯符號6.2 6.2 并行二進制加法器并行二進制加法器 154 4位并行加法器位并行加法器 74LS283 74LS283 集成電路芯片集成電路芯片6.2 6.2 并行二進制加法器并行二進制加法

5、器 16 通過級聯(lián)，加法器可以擴展到更多的位通過級聯(lián)，加法器可以擴展到更多的位6.2 6.2 并行二進制加法器并行二進制加法器 176.2 6.2 并行二進制加法器并行二進制加法器 18兩個兩個74LS28374LS283加法器相連組成一個加法器相連組成一個8 8位加法器位加法器6.2 6.2 并行二進制加法器并行二進制加法器 196.3 6.3 異步進位與超前進位加法器異步進位與超前進位加法器 20 根據(jù)從一級到另一級的根據(jù)從一級到另一級的內(nèi)部進位的傳輸內(nèi)部進位的傳輸方法方法，并行加法器可以分為兩類：，并行加法器可以分為兩類：異步進位加法器異步進位加法器超前進位加法器超前進位加法器 區(qū)別：進

6、行加法運算的速度不同區(qū)別：進行加法運算的速度不同 超前進位加法器的速度更快超前進位加法器的速度更快6.3 6.3 異步進位與超前進位加法器異步進位與超前進位加法器 21 異步進位加法器的缺點：異步進位加法器的缺點：每個進位輸出連接到下一個高一級的全加每個進位輸出連接到下一個高一級的全加器的輸入器的輸入任何一級的輸出任何一級的輸出( (和和& &進位進位) )必須在上一級必須在上一級的進位到來之后才能產(chǎn)生的進位到來之后才能產(chǎn)生這就造成加法器過程的時間延遲這就造成加法器過程的時間延遲6.3 6.3 異步進位與超前進位加法器異步進位與超前進位加法器 226.3 6.3 異步進位與超前進位加法器異步進

7、位與超前進位加法器 23 超前進位加法器通過超前進位加法器通過提前使用每一級的提前使用每一級的輸入進位輸入進位消除異步進位延遲消除異步進位延遲 基于輸入，超前進位加法器通過進位生基于輸入，超前進位加法器通過進位生成和進位傳送函數(shù)而生成進位成和進位傳送函數(shù)而生成進位6.3 6.3 異步進位與超前進位加法器異步進位與超前進位加法器 246.3 6.3 異步進位與超前進位加法器異步進位與超前進位加法器 25 進位生成進位生成 進位傳送進位傳送 輸出進位輸出進位ABCgBACpinpgoutCCCC6.3 6.3 異步進位與超前進位加法器異步進位與超前進位加法器 266.3 6.3 異步進位與超前進位

8、加法器異步進位與超前進位加法器 276.3 6.3 異步進位與超前進位加法器異步進位與超前進位加法器 28 4 4位加法器位加法器74LS28374LS283是超前進位加法器是超前進位加法器 當兩個以上的當兩個以上的74LS28374LS283級聯(lián)時，就在級聯(lián)時，就在4 4位位加法器中間產(chǎn)生了異步進位加法器中間產(chǎn)生了異步進位 最終的加法器實際上是一個超前和異步最終的加法器實際上是一個超前和異步進位的組合進位的組合6.4 6.4 比較器比較器 29 異或門可以用作一個基本的比較器異或門可以用作一個基本的比較器6.4 6.4 比較器比較器 30 為了比較兩個二進制數(shù)的大小，需要更為了比較兩個二進制

9、數(shù)的大小，需要更多的異或門多的異或門6.4 6.4 比較器比較器 31例例6.5 (pp 171)6.5 (pp 171)6.4 6.4 比較器比較器 32許多集成電路比較器提供附加的輸出，表示許多集成電路比較器提供附加的輸出，表示兩個相比較的二進制數(shù)哪一個大兩個相比較的二進制數(shù)哪一個大6.4 6.4 比較器比較器 33 1 1位數(shù)值比較器位數(shù)值比較器)()()()(),(,),(,),(BAYBABABAYBABABAABYABBABABABABA10110101或同為則則6.4 6.4 比較器比較器 34 4 4位比較器邏輯符號位比較器邏輯符號6.4 6.4 比較器比較器 35 74HC8

10、5 74HC85 集成電路比較器集成電路比較器6.4 6.4 比較器比較器 36例例6.7 (pp 173)6.7 (pp 173)6.5 6.5 譯碼器譯碼器 37 譯碼器用以檢測輸入段位的指定組合譯碼器用以檢測輸入段位的指定組合( (代碼代碼) )是否存在是否存在 譯碼器由指定的輸出電平來表示這個譯碼器由指定的輸出電平來表示這個指定代碼的存在指定代碼的存在 一個譯碼器有一個譯碼器有n條輸入線，用于處理條輸入線，用于處理n位位 1 1到到2 2n條輸出線用于顯示一個或更多的條輸出線用于顯示一個或更多的n位組合位組合6.5 6.5 譯碼器譯碼器 38 對二進制數(shù)對二進制數(shù)10011001的出現(xiàn)

11、進行確認的出現(xiàn)進行確認注注 本書最低有效位本書最低有效位(LSB)(LSB)是水平方向最右邊的位，是水平方向最右邊的位，或者垂直方向最上面的位或者垂直方向最上面的位6.5 6.5 譯碼器譯碼器 39例例6.8 6.8 求出求出10111011譯碼，譯碼輸出為高譯碼，譯碼輸出為高 電平的邏輯電路電平的邏輯電路 在所求的二進制數(shù)中，只要在所求的二進制數(shù)中，只要對以對以0 0出出現(xiàn)的變量取反就可以得到譯碼函數(shù)現(xiàn)的變量取反就可以得到譯碼函數(shù)6.5 6.5 譯碼器譯碼器 40 為了對所有的為了對所有的4 4位組合進行譯碼，需要位組合進行譯碼，需要1616個譯碼門個譯碼門 這種譯碼器通常稱為這種譯碼器通常

12、稱為4 4線線-16-16線譯碼器，線譯碼器，或者稱為或者稱為1616選選1 1譯碼器譯碼器 給出任何一個輸入碼，在給出任何一個輸入碼，在1616個輸出里只個輸出里只有一個是有效的有一個是有效的表表6.4 (pp 175)6.4 (pp 175)6.5 6.5 譯碼器譯碼器 41 4 4位譯碼器的邏輯符號位譯碼器的邏輯符號6.5 6.5 譯碼器譯碼器 42 74HC154 1674HC154 16選選1 1譯碼器譯碼器6.5 6.5 譯碼器譯碼器 43使能函數(shù)使能函數(shù)(EN)(EN)，由一個或非門，由一個或非門( (非非- -與門與門) )實現(xiàn)實現(xiàn)使能門為低電平有效輸入使能門為低電平有效輸入使

13、能門輸出和譯碼器中的每個與非門的一個輸使能門輸出和譯碼器中的每個與非門的一個輸入相連接入相連接如果使能門的兩個輸入不是有效低電平，這時如果使能門的兩個輸入不是有效低電平，這時無論無論4 4個輸入是什么值，譯碼器的所有個輸入是什么值，譯碼器的所有1616個輸個輸出全部為高電平出全部為高電平6.5 6.5 譯碼器譯碼器 44例例6.9 (pp 176)6.9 (pp 176)6.5 6.5 譯碼器譯碼器 45 BCD-7BCD-7段譯碼器輸入接受段譯碼器輸入接受BCDBCD代碼，并產(chǎn)代碼，并產(chǎn)生用來驅(qū)動生用來驅(qū)動7 7段顯示器的輸出段顯示器的輸出 顯示器產(chǎn)生一個十進制讀數(shù)顯示器產(chǎn)生一個十進制讀數(shù)6

14、.5 6.5 譯碼器譯碼器 46 基本基本7 7段譯碼器的邏輯符號段譯碼器的邏輯符號6.5 6.5 譯碼器譯碼器 47 7 7段顯示器段顯示器6.5 6.5 譯碼器譯碼器 48 74LS47 BCD-774LS47 BCD-7段譯碼器段譯碼器/ /驅(qū)動器驅(qū)動器6.5 6.5 譯碼器譯碼器 49 74LS4774LS47邏輯符號邏輯符號上的小圓圈表示上的小圓圈表示低電平有效低電平有效6.5 6.5 譯碼器譯碼器 50 燈測試燈測試當當 輸入為低電平、輸入為低電平、 為高電為高電平時，平時，7 7段顯示器的每一段都被點亮段顯示器的每一段都被點亮 滅零滅零譯碼器的譯碼器的BCDBCD輸入為零代碼，且

15、輸入為零代碼，且 為為低電平，那么譯碼器的所有段輸出都是低電平，那么譯碼器的所有段輸出都是無效狀態(tài)，即顯示器熄滅，并在無效狀態(tài)，即顯示器熄滅，并在 產(chǎn)生一個低電平產(chǎn)生一個低電平LTRBOBI /RBIRBO516.6 6.6 編碼器編碼器 52 編碼器基本上是譯碼器功能的反操作編碼器基本上是譯碼器功能的反操作 編碼器接受若干輸入中的一個有效電平，編碼器接受若干輸入中的一個有效電平，每個輸入表示一個數(shù)每個輸入表示一個數(shù)( (例如十進制數(shù)、例如十進制數(shù)、八進制數(shù)八進制數(shù)) )，并且把這個數(shù)轉(zhuǎn)換為代碼，并且把這個數(shù)轉(zhuǎn)換為代碼輸出輸出( (如如BCDBCD碼碼) ) 編碼器可以設(shè)計用來對各種不同的符號

16、編碼器可以設(shè)計用來對各種不同的符號和字母的字符進行編碼和字母的字符進行編碼6.6 6.6 編碼器編碼器 53 十進制十進制-BCD-BCD編碼器有編碼器有1010個輸入端，每個個輸入端，每個十進制數(shù)對應(yīng)一個輸入端十進制數(shù)對應(yīng)一個輸入端 4 4個輸出端對應(yīng)個輸出端對應(yīng)BCDBCD代碼代碼6.6 6.6 編碼器編碼器 54 十進制十進制-BCD-BCD編碼器的邏輯符號編碼器的邏輯符號6.6 6.6 編碼器編碼器 55 邏輯函數(shù)推導(dǎo)邏輯函數(shù)推導(dǎo)9753176327654980123AAAA6.6 6.6 編碼器編碼器 56 十進制十進制-BCD-BCD編碼器的邏輯圖編碼器的邏輯圖6.6 6.6 編碼

17、器編碼器 57 優(yōu)先編碼器優(yōu)先編碼器編碼器將按照最高位十進制數(shù)的有效輸編碼器將按照最高位十進制數(shù)的有效輸入產(chǎn)生編碼輸出，而不考慮任何其他低入產(chǎn)生編碼輸出，而不考慮任何其他低位的有效輸入位的有效輸入例如，在十進制例如，在十進制-BCD-BCD優(yōu)先編碼器中，如優(yōu)先編碼器中，如果果6 6和和3 3都為有效輸入，都為有效輸入，BCDBCD輸出為輸出為01100110( (表示十進制數(shù)表示十進制數(shù)6)6)6.6 6.6 編碼器編碼器 58 74HC14774HC147十進制十進制-BCD-BCD優(yōu)先編碼器優(yōu)先編碼器6.6 6.6 編碼器編碼器 59 74LS148 874LS148 8線線-3-3線優(yōu)先

18、編碼器線優(yōu)先編碼器6.6 6.6 編碼器編碼器 60為了使芯片工作，為了使芯片工作，EIEI必必須為低電平須為低電平當當EIEI為低電平且所有輸為低電平且所有輸入都為無效時，入都為無效時，EOEO為低為低電平電平當當EIEI為低電平且任何一為低電平且任何一個輸入為有效輸入時，個輸入為有效輸入時，GSGS為低電平為低電平6.6 6.6 編碼器編碼器 61例例6.11 74SL1486.11 74SL148擴展成擴展成16-416-4線編碼器線編碼器6.8 6.8 多路復(fù)用器多路復(fù)用器( (數(shù)據(jù)選擇器數(shù)據(jù)選擇器) ) 62 從一組數(shù)據(jù)中選擇一路信號進行傳輸?shù)膹囊唤M數(shù)據(jù)中選擇一路信號進行傳輸?shù)碾娐冯?/p>

19、路 多路復(fù)用器有多路復(fù)用器有幾條輸入線幾條輸入線、一條單一的一條單一的輸出線輸出線和和數(shù)據(jù)選擇輸入線數(shù)據(jù)選擇輸入線 多路復(fù)用器類似一個多頭開關(guān)，選擇哪多路復(fù)用器類似一個多頭開關(guān)，選擇哪一路信號由相應(yīng)的一組控制信號控制一路信號由相應(yīng)的一組控制信號控制6.8 6.8 多路復(fù)用器多路復(fù)用器( (數(shù)據(jù)選擇器數(shù)據(jù)選擇器) ) 63 邏輯符號邏輯符號6.8 6.8 多路復(fù)用器多路復(fù)用器( (數(shù)據(jù)選擇器數(shù)據(jù)選擇器) ) 64 數(shù)據(jù)選擇數(shù)據(jù)選擇數(shù)據(jù)選擇輸入數(shù)據(jù)選擇輸入選中的輸入選中的輸入S1 1S0 0( (數(shù)據(jù)輸出數(shù)據(jù)輸出Y) )0 00 0D0 00 01 1D1 11 10 0D2 21 11 1D3

20、36.8 6.8 多路復(fù)用器多路復(fù)用器( (數(shù)據(jù)選擇器數(shù)據(jù)選擇器) ) 65 數(shù)據(jù)輸入和選擇輸入的輸出邏輯表達式數(shù)據(jù)輸入和選擇輸入的輸出邏輯表達式僅當僅當S1S0=00時，數(shù)據(jù)輸出和時，數(shù)據(jù)輸出和D0相等：相等：僅當僅當S1S0=01時，數(shù)據(jù)輸出和時，數(shù)據(jù)輸出和D1相等：相等：僅當僅當S1S0=10時，數(shù)據(jù)輸出和時，數(shù)據(jù)輸出和D2相等：相等：僅當僅當S1S0=11時，數(shù)據(jù)輸出和時，數(shù)據(jù)輸出和D3相等：相等： 數(shù)據(jù)輸入的總的表達式：數(shù)據(jù)輸入的總的表達式：010SSDY 011SSDY 012SSDY 013SSDY 013012011010SSDSSDSSDSSDY6.8 6.8 多路復(fù)用器多路

21、復(fù)用器( (數(shù)據(jù)選擇器數(shù)據(jù)選擇器) ) 66 邏輯圖邏輯圖6.8 6.8 多路復(fù)用器多路復(fù)用器( (數(shù)據(jù)選擇器數(shù)據(jù)選擇器) ) 67例例 6.14 (pp 190)6.14 (pp 190)6.8 6.8 多路復(fù)用器多路復(fù)用器( (數(shù)據(jù)選擇器數(shù)據(jù)選擇器) ) 686.8 6.8 多路復(fù)用器多路復(fù)用器( (數(shù)據(jù)選擇器數(shù)據(jù)選擇器) ) 69例例 6.15 6.15 用用74LS15174LS151實現(xiàn)實現(xiàn)1616選選1 1多路復(fù)用器多路復(fù)用器6.8 6.8 多路復(fù)用器多路復(fù)用器( (數(shù)據(jù)選擇器數(shù)據(jù)選擇器) ) 70例例 6.16 6.16 利用利用74LS15174LS151實現(xiàn)如表所示邏輯函數(shù)實

22、現(xiàn)如表所示邏輯函數(shù)輸入輸入輸出輸出A2A1A0Y000000110100011110001011110111106.8 6.8 多路復(fù)用器多路復(fù)用器( (數(shù)據(jù)選擇器數(shù)據(jù)選擇器) ) 716.8 6.8 多路復(fù)用器多路復(fù)用器( (數(shù)據(jù)選擇器數(shù)據(jù)選擇器) ) 72例例 6.17 6.17 用一個用一個74LS15174LS151實現(xiàn)如表所示邏輯函數(shù)實現(xiàn)如表所示邏輯函數(shù)十進制數(shù)十進制數(shù)輸入輸入輸出輸出A3A2A1A0Y000000100011200101300110401000501011601101701111810001910010101010111101101211001131101114111001511111數(shù)據(jù)輸入數(shù)據(jù)輸入01234567數(shù)據(jù)選擇輸入數(shù)據(jù)選擇輸入6.8 6.8 多路復(fù)用器多路復(fù)用器( (數(shù)據(jù)選擇器數(shù)據(jù)選擇器) ) 7374十進制數(shù)十進制數(shù)輸入輸入輸出輸出A3A2A1A0Y00000010001120010130011