組合邏輯電路演示課件

1、3.1 組合邏輯電路的分析與設(shè)計(jì)方法組合邏輯電路I0I1In-1Y0Y1Ym-1輸入輸出),( ),(),(110111101111000nmmnnIIIfYIIIfYIIIfYABCY&ABY 1BCY 2CAY 31Y2Y3YYCABCABYACBCABYYYY 321A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111CABCABY 3 4 Y31111ABCYY1Y21BBACBABYYYYBYXYBAYCBAY213321BABBABBACBAYA B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01

2、 1 111111100ABCY&ABBAYA BY0 00 11 01 10110BABAYABY&ABY=1BABAYBAYA B CYA B CY0 0 00 0 10 1 00 1 100001 0 01 0 11 1 01 1 10111ABCCABCBAmmmY765 ABC0001111001ABACY&ACABY131415m(3,4,7)C)B,(A,F7)m(1,3,4,5,C)B,(A,F2116CBABCBAC21FFCBABCCBAC21FF17CAABFCAABFCABAF3.2 加法器3.2.1 半加器和全加器半加器和全加器半加器真值表Ai BiSi Ci0 00

3、 11 01 10 01 01 00 1iiiiiiiiiiBACBABABAS=1&AiBiSiCiAiBiSiCiCO半加器符號(hào)半加器電路圖Ai Bi Ci-1Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1 AiBiCi-1000111100010111010 Si的卡諾圖 AiBiCi-1000111100001010111 Ci的卡諾圖17421iiiiCBAmmmmSiiiiiiiiBACBABAmmC153)(iiiiiiiiiiiiiiiiiiiiiiBACBABACBABABACBACB

4、ABAmmC111153)()(111111111117421)()()()(iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiCBACBACBACBCBACBCBACBACBACBACBAmmmmS=1&AiBiCi-1SiCi (a) 邏輯圖 (c) 國(guó)標(biāo)符號(hào)AiBiCi-1SiCiAiBiCi-1SiCi(b) 曾用符號(hào)CI CO&FA=111iiiiiiiCBCABAC1111iiiiiiiiiiiiiCBACBACBACBAS Si Ci 1 1 1 Ai Bi Ci-1 1 1 & & & & & & & C3 S3 C2 S2 C1 S1 C0 S0C0-1A3 B

5、3 A2 B2 A1 B1 A0 B0COCOCOCOCICICICI iiiBAG iiiBAP11)(iiiiiiiiiCPGCBABAC1001230123123233233323310012012122122212210010110111011100001000CPPPPGPPPGPPGPGCPGCCPSCPPPGPPGPGCPGCCPSCPPGPGCPGCCPSCPGCCPS11iiiiiiCPCBASS0S1S2S3C3C0-1A0B0A1B1A2B2A3B3=1&1P0G0P1G1P2G2P3G311=1&=1&C0C1C21&=1=1=1=1&=1& 16 15 14 13 1

6、2 11 10 9 74LS83 1 2 3 4 5 6 7 8 VCC B2 A2 S2 B3 A3 S3 C3 TTL 加法器 74LS83 引腳圖 16 15 14 13 12 11 10 9 4008 1 2 3 4 5 6 7 8 VDDB3C3 S3 S2 S1 S0 C0-1 CMOS 加法器 4008 引腳圖 A3 B2 A2 B1 A1 B0 A0 VSS S1 B1 A1 S0 B0 A0 C0-1 GND A15A12 B15B12 A11A8 B11B8 A7A4 B7B4 A3A0 B3B0 S15S14S13S12 S11S10S9 S8 S7 S6 S5 S4 S

7、3 S2 S1 S04 位加法器4 位加法器4 位加法器4 位加法器C15 C11 C7 C3 C0-11、8421 BCD碼轉(zhuǎn)換為余碼轉(zhuǎn)換為余3碼碼 BCD 碼 0 0 1 1余 3 碼 S3 S2 S1 S0C3 C0-1 A3 A2 A1 A0 B3 B2 B1 B0 S3 S2 S1 S0C3 C0-1 A3 A2 A1 A0 B3 B2 B1 B0=1=1=1=1被加數(shù)/被減數(shù)加數(shù)/減數(shù)加減控制2、二進(jìn)制并行加法、二進(jìn)制并行加法/減法器減法器C&進(jìn)位輸出被加數(shù)加數(shù)“0”1&8421 BCD 輸出 S3 S2 S1 S0C3 4 位二進(jìn)制加法器 C0-1 A3 A2 A1 A0 B3

8、B2 B1 B0 S3 S2 S1 S0C3 4 位二進(jìn)制加法器 C0-1 A3 A2 A1 A0 B3 B2 B1 B0進(jìn)位輸入13233SSSSCC3.3 數(shù)值比較器 A B P(AB) P(AB) P(A=B) 0 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 0 0 1 BABAABBAPBAPBAPBABABA A B 1 1 1 P(AB) & & 3.3.2 4位數(shù)值比較器位數(shù)值比較器比 較 輸 入 級(jí) 聯(lián) 輸 入 輸 出 A3 B3 A2 B2 A1 B1 A0 B0 AB AB AB AB) L2(AB) L3(A=B)111&1111111111&1& 1

9、6 15 14 1 3 12 11 10 974LS85 1 2 3 4 5 6 7 8VCC A3 B2 A2 A1 B1 A0 B0B3 AB AB A=B AB AB AB A B A B A B A B A B A B A B A B A B A =B A =B 001比較輸出3.4 編碼器 I0I1I2I3I4I5I6I70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1輸入輸出Y2Y1Y0753175310763276321765476542IIIIIIIIYIIIIIIIIYIIIIIIIIYI7I6I5I4 I3I2 I1 I0Y2 Y1 Y0I7

10、I6I5I4 I3I2 I1 I0Y2 Y1 Y0(a) 由或門構(gòu)成(b) 由與非門構(gòu)成111&輸 入I7 I6 I5 I4 I3 I2 I1 I0輸 出Y2 Y1 Y010 10 0 10 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 11 1 11 1 01 0 11 0 00 1 10 1 00 0 10 0 012463465671234567345675677024534567234567345676771456745675676772IIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIII

11、IIIIIIIYIIIIIIIIIIIIIIY邏輯表達(dá)式邏輯表達(dá)式111111&1&Y2 Y1 Y0I7 I6 I5 I4 I3 I2 I1 I02、集成、集成3位二進(jìn)制優(yōu)先編碼器位二進(jìn)制優(yōu)先編碼器VCC YS YEX I3 I2 I1 I0 Y0I4 I5 I6 I7 ST Y2 Y1 GND 16 15 14 13 12 11 10 974LS148 1 2 3 4 5 6 7 8 Y2 Y1 Y0 YS YEXST I7 I6 I5 I4 I3 I2 I1 I0 6 7 9 15 1474LS148 5 4 3 2 1 13 12 11 10(a) 引腳排列圖(b) 邏輯功能示意圖輸 入

12、輸 出ST01234567 IIIIIIII012 YYYEXYSY10000000001 1 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 01 1 11 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 11 00 10 10 10 10 10 10 10 1 Y0 Y1 Y2 Y3 YEX Y0 Y1 Y2 YEXYS 低位片 ST I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 YEXYS 高位片 ST I0 I

13、1 I2 I3 I4 I5 I6 I7I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 I12 I13 I14 I15&優(yōu)先級(jí)別從015 II遞降輸 入I輸 出Y3 Y2 Y1 Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11、8421 BCD碼編碼器碼編碼器9753197531076327632176547654298983IIIIIIIIIIYIIIIIIIIYIIII

14、IIIIYIIIIYI9 I8 I7I6I5I4 I3I2 I1 I0Y3 Y2 Y1 Y0(a) 由或門構(gòu)成1111I9 I8 I7I6I5I4 I3I2 I1 I0(b) 由與非門構(gòu)成Y3 Y2 Y1 Y0&I9 I8 I7 I6 I5 I4 I3 I2 I1 I0Y3 Y2 Y1 Y01 0 1 0 0 1 0 0 0 10 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 11 0 0 11 0 0 00 1 1 10 1 1 00 1 0 10 1 0 00 0

15、1 10 0 1 00 0 0 10 0 0 0優(yōu)先級(jí)別從 I9至 I0遞降124683468568789123456789345678956789789902458934589689789234567893456789678978914895896897894567895678967897892898993IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIY11111111 I9 I8 I7 I6 I5 I4 I

16、3 I2 I1 I0 Y3 Y2 Y1 Y01 &1 &1&110線-4線優(yōu)先編碼器 16 15 14 13 12 11 10 974LS147 1 2 3 4 5 6 7 8VCC NC Y3 I3 I2 I1 I9 Y0I4 I5 I6 I7 I8 Y2 Y1 GND3、集成、集成10線線-4線優(yōu)先編碼器線優(yōu)先編碼器輸入端和輸出端都是低電平有效3.5 譯碼器A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00

17、0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 101270126012501240123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAY&111 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y03 線-8 線譯碼器 16 15 14 13 12 11 10 974LS138 1 2 3 4 5 6 7 8VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6A0 A1 A2 G2A G2B G1 Y7 GND74LS138 Y0 Y1 Y2 Y3

18、Y4 Y5 Y6Y7A0 A1 A2 G2A G2B G1Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7A0 A1 A2 STB STC STA(a) 引腳排列圖(b) 邏輯功能示意圖A2、A1、A0為二進(jìn)制譯碼輸入端， 為譯碼輸出端（低電平有效），G1、 、為選通控制端。當(dāng)G11、 時(shí)，譯碼器處于工作狀態(tài)；當(dāng)G10、時(shí)，譯碼器處于禁止?fàn)顟B(tài)。07YYAG2BG2022BAGG122BAGG輸 入使 能選 擇輸 出G1 2GA2 A1 A001234567 YYYYYYYY 1 0 1 01 01 01 01 01 01 01 00 0 00 0 10 1 00 1 11 0 01 0 11 1

19、01 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 01 1 1 1 1 1 0 11 1 1 1 1 0 1 11 1 1 1 0 1 1 11 1 1 0 1 1 1 11 1 0 1 1 1 1 11 0 1 1 1 1 1 10 1 1 1 1 1 1 1BAGGG222Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y10Y11 Y12 Y13 Y14 Y15使能譯碼輸出 A0A1A2 A3 “1”譯碼輸入 A0A1A2 G1 G2A G2B低位片 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0A1A2 高位片 Y0

20、Y1 Y2 Y3 Y4 Y5 Y6 Y73、74LS138的級(jí)聯(lián)的級(jí)聯(lián)4 線-16 線譯碼器 G1 G2A G2B3.5.2 二二-十進(jìn)制譯碼器十進(jìn)制譯碼器A3 A2 A1 A0Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 1 00 0 0 0 0 0 0 1 0 00 0 0 0 0 0 1 0 0 00 0 0 0 0 1 0 0 0 00 0 0 0 1 0 0 0 0

21、 00 0 0 1 0 0 0 0 0 00 0 1 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 01 0 0 0 0 0 0 0 0 001239012380123701236012350123401233012320123101230 AAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAY A0 A1 A2 A3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y91111&邏輯表達(dá)式邏輯表達(dá)式邏輯圖邏輯圖 16 15 14 13 12 11 10 974LS42 1 2 3 4 5 6 7 8VCC A0 A

22、1 A2 A3 Y9 Y8 Y7Y0 Y1 Y2 Y3 Y4 Y5 Y6 GND 74LS42 A0 A1 A2 A3Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9A0 A1 A2 A3(a) 引腳排列圖(b) 邏輯功能示意圖輸出為反變量，即為低電平有效，并且采用完全譯碼方案。abcdefgh a b c d a f b e f g h g e c d(a) 外形圖(b) 共陰極(c) 共陽(yáng)極+VCCabcdefgh3.5.3 顯示譯碼器顯示譯碼器1、數(shù)碼顯示器、數(shù)碼顯示器b=c=f=g=1，a=d=e=0時(shí)時(shí)c=d=e=f

23、=g=1，a=b=0時(shí)時(shí)共陰極共陰極真值表真值表 A3A2A1A0000111100010101011111110100201023AAAAAAAaa的卡諾圖的卡諾圖 A3A2A1A000011110001110110111111010b的卡諾圖的卡諾圖 A3A2A1A000011110001110111111111001c的卡諾圖的卡諾圖01012AAAAAb012AAAc A3A2A1A000011110001010101011101011d的卡諾圖的卡諾圖 A3A2A1A000011110001010100011001011e的卡諾圖的卡諾圖012120102AAAAAAAAAd0102

24、AAAAe A3A2A1A000011110001110101111001001f的卡諾圖的卡諾圖 A3A2A1A000011110000110101111101011g的卡諾圖的卡諾圖0212013AAAAAAAf1212013AAAAAAAg邏輯表達(dá)式邏輯表達(dá)式121201302120130102012120102012010120201023AAAAAAAgAAAAAAAfAAAAeAAAAAAAAAdAAAcAAAAAbAAAAAAAa邏輯圖邏輯圖a b c d e f g A3 A2 A1 A01111& 16 15 14 13 12 11 10 974LS48 1 2 3 4 5

25、6 7 8VCC f g a b c d eA1 A2 LT BI/RBO RBI A3 A0 GND引腳排列圖引腳排列圖輸 入輸 出功 能 或十 進(jìn) 制 數(shù)LT RBIA3 A2 A1 A0RBOBI /a b c d e f gRBOBI / (滅 燈 )LT (試 燈 )RBI (動(dòng) 態(tài) 滅 零 ) 0 1 0 0 0 0 00(輸 入 )100 0 0 0 0 0 01 1 1 1 1 1 10 0 0 0 0 0 001234567891011121314151 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 00 0 0 10 0 1 00 0 1 10

26、1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 111111111111111111 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 0 1 10 0 0 1 1 0 10 0 1 1 0 0 10 1 0 0 0 1 11 0 0 1 0 1 10 0 0 1 1 1 10 0 0 0

27、 0 0 0由真值表可以看出，為了增強(qiáng)器件的功能，在 74LS48 中還設(shè)置了一些輔助端。這些輔助端的功能如下：（1）試燈輸入端LT：低電平有效。當(dāng)LT0 時(shí)，數(shù)碼管的七段應(yīng)全亮，與輸入的譯碼信號(hào)無(wú)關(guān)。本輸入端用于測(cè)試數(shù)碼管的好壞。（2）動(dòng)態(tài)滅零輸入端RBI：低電平有效。當(dāng)LT1、RBI0、且譯碼輸入全為 0 時(shí)，該位輸出不顯示，即 0 字被熄滅；當(dāng)譯碼輸入不全為 0 時(shí)，該位正常顯示。本輸入端用于消隱無(wú)效的 0。如數(shù)據(jù)0034.50 可顯示為 34.5。（3）滅燈輸入/動(dòng)態(tài)滅零輸出端RBOBI /：這是一個(gè)特殊的端鈕，有時(shí)用作輸入，有時(shí)用作輸出。當(dāng)RBOBI /作為輸入使用，且RBOBI /

28、0 時(shí)，數(shù)碼管七段全滅，與譯碼輸入無(wú)關(guān)。當(dāng)RBOBI /作為輸出使用時(shí)，受控于LT和RBI：當(dāng)LT1 且RBI0 時(shí)，RBOBI /0；其它情況下RBOBI /1。本端鈕主要用于顯示多位數(shù)字時(shí)，多個(gè)譯碼器之間的連接。7653174211)7 , 6 , 5 , 3(),()7 , 4 , 2 , 1 (),(mmmmmCBACmmmmmCBASiiiiiiii & & Ci-1 Bi Ai 1 Si Ci A0 Y0 A1 Y1 A2 Y2 Y3 Y4 STA Y5 STB Y6 STC Y7 74LS138 2、用二進(jìn)制譯碼器實(shí)現(xiàn)碼制變換、用二進(jìn)制譯碼器實(shí)現(xiàn)碼制變換Y0A0Y1Y2A1Y3Y

29、4A2Y5Y6A3 Y7Y8Y9 Y10 Y11 Y12 Y13 Y14 Y15十十進(jìn)進(jìn)制制碼碼8421碼碼Y0A0Y1Y2A1Y3Y4A2Y5Y6A3 Y7Y8Y9 Y10 Y11 Y12 Y13 Y14 Y15十十進(jìn)進(jìn)制制碼碼余余3碼碼Y0A0Y1Y2A1Y3Y4A2Y5Y6A3 Y7Y8Y9 Y10 Y11 Y12 Y13 Y14 Y15十十進(jìn)進(jìn)制制碼碼2421碼碼把代碼狀態(tài)的特定含義翻譯出來(lái)的過程稱為譯把代碼狀態(tài)的特定含義翻譯出來(lái)的過程稱為譯碼，實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。實(shí)際上譯碼，實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。實(shí)際上譯碼器就是把一種代碼轉(zhuǎn)換為另一種代碼的電路。碼器就是把一種代碼轉(zhuǎn)

30、換為另一種代碼的電路。譯碼器分二進(jìn)制譯碼器、十進(jìn)制譯碼器及字符譯碼器分二進(jìn)制譯碼器、十進(jìn)制譯碼器及字符顯示譯碼器，各種譯碼器的工作原理類似，設(shè)計(jì)顯示譯碼器，各種譯碼器的工作原理類似，設(shè)計(jì)方法也相同。方法也相同。二進(jìn)制譯碼器能產(chǎn)生輸入變量的全部最小項(xiàng)，二進(jìn)制譯碼器能產(chǎn)生輸入變量的全部最小項(xiàng)，而任一組合邏輯函數(shù)總能表示成最小項(xiàng)之和的形而任一組合邏輯函數(shù)總能表示成最小項(xiàng)之和的形式，所以，由二進(jìn)制譯碼器加上或門即可實(shí)現(xiàn)任式，所以，由二進(jìn)制譯碼器加上或門即可實(shí)現(xiàn)任何組合邏輯函數(shù)。此外，用何組合邏輯函數(shù)。此外，用4 4線線-16-16線譯碼器還可線譯碼器還可實(shí)現(xiàn)實(shí)現(xiàn)BCDBCD碼到十進(jìn)制碼的變換。碼到十進(jìn)

31、制碼的變換。3.6 數(shù)據(jù)選擇器86A1A0YD1D2D3D487輸 入 D A1 A0輸 出 YD0 0 0D1 0 1D2 1 0D3 1 1 D0 D1 D2 D330013012011010iiimDAADAADAADAADY真值表真值表邏輯表達(dá)式邏輯表達(dá)式地地址址變變量量輸輸入入數(shù)數(shù)據(jù)據(jù)邏輯圖邏輯圖1111D0 D1 D2 D3A1A0&1Y 16 15 14 13 12 11 10 974LS153 1 2 3 4 5 6 7 8VCC 2S A0 2D3 2D2 2D1 2D0 2Y1S A1 1D3 1D2 1D1 1D0 1Y GND輸 入輸 出 S D A1 A0 Y1 0

32、D0 0 00 D1 0 10 D2 1 00 D3 1 1 0 D0 D1 D2 D3 16 15 14 13 12 11 10 974LS151 1 2 3 4 5 6 7 8VCC D4 D5 D6 D7 A0 A1 A2D3 D2 D1 D0 Y Y S GND70012701210120iiimDAAADAAADAAADY70012701210120iiimDAAADAAADAAADYS0時(shí)S1 時(shí)，選擇器被禁止，無(wú)論地址碼是什么，時(shí)，選擇器被禁止，無(wú)論地址碼是什么，Y總是等于總是等于 0輸 入輸 出D A2 A1 A0 SY Y 1D0 0 0 0 0D1 0 0 1 0D2 0

33、1 0 0D3 0 1 1 0D4 1 0 0 0D5 1 0 1 0D6 1 1 0 0D7 1 1 1 00 1D0 0DD1 1DD2 2DD3 3DD4 4DD5 5DD6 6DD7 7D Y Y74LS151(2)D7 D0 A2A1A0 EN Y Y74LS151(1)D7 D0 A2A1A0 EN11D15 D8D7 D0A3A2A1A0S2S1Y2Y1YY2Y1A30 時(shí)，1S0、2S1，片(2)禁止、片(1)工作A31時(shí)，1S1、2S0，片(1)禁止、片(2)工作3.6.3 3.6.3 用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)基本原理基本原理數(shù)據(jù)選擇器的主要特點(diǎn)：數(shù)據(jù)

34、選擇器的主要特點(diǎn)：120niiimDY（1 1）具有標(biāo)準(zhǔn)與或表達(dá)式的形式。即：）具有標(biāo)準(zhǔn)與或表達(dá)式的形式。即：（2 2）提供了地址變量的全部最小項(xiàng)。）提供了地址變量的全部最小項(xiàng)。（3 3）一般情況下，）一般情況下，DDi i可以當(dāng)作一個(gè)變量處理。可以當(dāng)作一個(gè)變量處理。因?yàn)槿魏谓M合邏輯函數(shù)總可以用最小項(xiàng)之和的因?yàn)槿魏谓M合邏輯函數(shù)總可以用最小項(xiàng)之和的標(biāo)準(zhǔn)形式構(gòu)成。所以，利用數(shù)據(jù)選擇器的輸入標(biāo)準(zhǔn)形式構(gòu)成。所以，利用數(shù)據(jù)選擇器的輸入D Di i來(lái)來(lái)選擇地址變量組成的最小項(xiàng)選擇地址變量組成的最小項(xiàng)mmi i，可以實(shí)現(xiàn)任何所需，可以實(shí)現(xiàn)任何所需的組合邏輯函數(shù)。的組合邏輯函數(shù)。ABCBACBAL103210

35、mmCmCmABCBACBAL33221100DmDmDmDmY103210DDCDCD、C C 0 1 A B 0Y74LS153D0 D1 D2 D3 A1 A0 ST L21求求Di的的方法方法（2）真值表法）真值表法miA B CLm00 0 00 0 101m10 1 00 1 110m21 0 01 0 100m31 1 01 1 111C=1時(shí)時(shí)L=1，故故D0=CL=0，故，故D2=0L=1，故，故D3=1C=0時(shí)時(shí)L=1，故故D1=C求求Di的的方法方法（3）圖形法）圖形法 AB C000111100011011010D0D1D3D2103210DDCDCD、)13,12,1

36、1,10, 9 , 5 , 4 , 3 , 0(),(mDCBAL ABCD00011110001110010111111001100001D D 1 0 D 1 1 0 A B C 0LY74LS151D0 D1 D2 D3 D4 D5 D6 D7 A2 A1 A0 EN本節(jié)小結(jié)數(shù)據(jù)選擇器是能夠從來(lái)自不同地址的多路數(shù)字信數(shù)據(jù)選擇器是能夠從來(lái)自不同地址的多路數(shù)字信息中任意選出所需要的一路信息作為輸出的組合電息中任意選出所需要的一路信息作為輸出的組合電路，至于選擇哪一路數(shù)據(jù)輸出，則完全由當(dāng)時(shí)的選路，至于選擇哪一路數(shù)據(jù)輸出，則完全由當(dāng)時(shí)的選擇控制信號(hào)決定。擇控制信號(hào)決定。數(shù)據(jù)選擇器具有標(biāo)準(zhǔn)與或表達(dá)式的形式，提供了數(shù)據(jù)選擇器具有標(biāo)準(zhǔn)與或表達(dá)式的形式，提供了地址變量的全部最小項(xiàng)，并且一般情況下，地址變量的全部最小項(xiàng)，