步進(jìn)電機(jī)控制系統(tǒng)優(yōu)化技術(shù)研究 設(shè)計論文

1、哈爾濱工業(yè)大學(xué)2006屆本科優(yōu)秀畢業(yè)設(shè)計（論文）選集步進(jìn)電機(jī)控制系統(tǒng)優(yōu)化技術(shù)研究電氣工程及自動化學(xué)院：宋 翔 指導(dǎo)教師：楊春玲摘 要：本文設(shè)計了一種基于fpga的正弦波可變細(xì)分步進(jìn)電機(jī)驅(qū)動器，可有效地解決步距角的高細(xì)分問題，從而提高電機(jī)的運(yùn)行力矩，提高轉(zhuǎn)角分辨率，使電機(jī)旋轉(zhuǎn)更加平滑。設(shè)計過程中采用自底向上的模塊化設(shè)計方法，用vhdl語言對電路進(jìn)行描述，采用xilinx的ise開發(fā)工具進(jìn)行了綜合和布局布線，使用modelsim軟件的pli仿真接口實(shí)現(xiàn)了行為仿真和門級仿真驗(yàn)證。經(jīng)測試表明，該驅(qū)動器具有調(diào)試方便，抗干擾能力較強(qiáng)，驅(qū)動能力較強(qiáng)，體積小，規(guī)?；杀镜偷膬?yōu)點(diǎn)。關(guān)鍵詞：步進(jìn)電機(jī)；可變細(xì)分；脈

2、寬調(diào)制；驅(qū)動；fpgaabstract：in this paper, a fpga-based step motor driver implementing adjustable subdivision and sine pulse width modulation is introduced. this driving system can solve the high subdivision problem, increase the driving torque and angle resolution, and smooth the motor angle. employing the

3、 bottom-top design method, the circuit was described by the vhdl language, synthesized by xilinx ise integrated environment, and simulated by modelsim in both behavior level and gate level through the pli interface. according to experiments result, this driver has the advantages of easy debugging, h

4、igh anti-interference ability, larger driving power, low volume and low cost in large scale production.key words：stepper motor adjustable subdivision pwm driving fpga1 引 言步進(jìn)電動機(jī)是工業(yè)控制中應(yīng)用十分廣泛的一種電動機(jī)，具有較高的定位精度，無位置積累誤差，并且能夠開環(huán)運(yùn)行。但是步進(jìn)電動機(jī)運(yùn)行工況存在許多不足之處，如低頻振蕩、噪聲大、分辨率不高及驅(qū)動系統(tǒng)可靠性差等，嚴(yán)重制約了步進(jìn)電動機(jī)的應(yīng)用范圍。如果步進(jìn)電機(jī)能夠克服低頻振蕩，降

5、低振動，提高分辨率，可以肯定步進(jìn)電機(jī)的應(yīng)用范圍將更大。目前市場上的主流驅(qū)動技術(shù)采用正弦波可變細(xì)分技術(shù)1，但是能夠?qū)崿F(xiàn)此功能的控制器成本較高，一些同類產(chǎn)品(基于單片機(jī))的步進(jìn)信號頻率不夠高，因此低成本，高性能的步進(jìn)電機(jī)驅(qū)動器很有市場前景。本課題是利用fpga為控制模塊，ir2175構(gòu)成電流反饋模塊，使用ipm集成功率模塊構(gòu)建步進(jìn)電機(jī)主電路，構(gòu)成低成本，高性能的步進(jìn)電機(jī)驅(qū)動器2。2 步進(jìn)電機(jī)驅(qū)動系統(tǒng)的設(shè)計2.1驅(qū)動器硬件總體設(shè)計步進(jìn)電機(jī)三相繞組的電流是階段性的正弦階梯波電流，通過改變給定電流的每一次變化的階梯數(shù)就可以實(shí)現(xiàn)可變細(xì)分功能。該驅(qū)動器的任務(wù)就是控制電機(jī)繞組的電流，使之按正弦階梯波的規(guī)律變化

6、。每給一個步進(jìn)脈沖，a/b/c三相繞組的電流沿正弦階梯波前進(jìn)一步，電機(jī)轉(zhuǎn)動一個步距角。為了控制繞組電流，在設(shè)計中引入電流反饋，驅(qū)動器的系統(tǒng)框圖如圖2-1所示。六路pwm輸出經(jīng)過光耦后輸入到ipm驅(qū)動模塊控制電機(jī)的繞組電流。電機(jī)的繞組電流被采樣后變成電壓信號，再經(jīng)濾波后輸入到電流傳感器ir2175中，ir2175輸出占空比變化的pwm波，經(jīng)過光耦后輸入到fpga中，fpga根據(jù)輸入的pwm波的占空比的值確定反饋電流的大小。圖2-1驅(qū)動器的系統(tǒng)框圖2.2 驅(qū)動器軟件設(shè)計系統(tǒng)采用層次化開發(fā)方式，頂層模塊由多個子模塊組合而成，采用自底向上的方式進(jìn)行開發(fā)3。fpga設(shè)計系統(tǒng)框圖如圖2-2所示。圖2-2f

7、pga設(shè)計系統(tǒng)總體框圖設(shè)計劃分為控制器和驅(qū)動器兩個部分，其中microblaze微處理器模塊和cp脈沖發(fā)生器模塊屬于控制器，剩下的模塊屬于驅(qū)動器?？刂破鹘邮苡脩糨斎?，根據(jù)命令計算當(dāng)前轉(zhuǎn)速和轉(zhuǎn)向，輸出cp、細(xì)分等級和轉(zhuǎn)向信號。這些信號進(jìn)入驅(qū)動器后，通過三相pi調(diào)節(jié)就能夠控制步進(jìn)電機(jī)的繞組電流按照正弦規(guī)律受控變化。具體工作過程是：用戶輸入在microblaze微處理器中進(jìn)行處理，并產(chǎn)生轉(zhuǎn)速和轉(zhuǎn)向信號，轉(zhuǎn)速信號送入cp脈沖發(fā)生器產(chǎn)生cp脈沖和細(xì)分等級數(shù)，同轉(zhuǎn)向信號ccw共同送入正弦表數(shù)據(jù)接口模塊中，通過內(nèi)部邏輯產(chǎn)生三相相電流給定數(shù)據(jù)。電流反饋模塊采樣相電流，產(chǎn)生相電流反饋數(shù)據(jù)。在pi模塊中，通過當(dāng)前

8、以及此前的給定數(shù)據(jù)/反饋數(shù)據(jù)，進(jìn)行pi調(diào)節(jié)，并產(chǎn)生控制信號送入pwm發(fā)生器中，pwm發(fā)生器模塊將輸出pwm控制信號4，控制三相逆變器的6個igbt通斷，實(shí)現(xiàn)電機(jī)控制。2.3 驅(qū)動器的優(yōu)化實(shí)現(xiàn)2.3.1 時鐘網(wǎng)絡(luò)與復(fù)位設(shè)計采用的fpga輸入的外部晶振產(chǎn)生的50mhz時鐘，經(jīng)過時鐘管理模塊的兩個dcm模塊進(jìn)行倍頻，得到50mhz時鐘clk50，100mhz時鐘clk100，200mhz時鐘clk200。其中控制器和控制精度無關(guān)，因此采用50mhz低頻時鐘，約束時較為容易。驅(qū)動器中數(shù)據(jù)流較為緩慢的模塊采用100mhz時鐘，也可以使約束易于實(shí)現(xiàn)。驅(qū)動器中的載波模塊、比較器模塊、電流計算模塊以及pwm模

9、塊與控制精度有關(guān)，所以采用200mhz時鐘。時鐘域交叉處的信號傳遞基本上采用的是擴(kuò)寬脈沖寬度的方法，因?yàn)檫@三個時鐘頻率有倍數(shù)關(guān)系，且同相位，因此能夠比較容易的解決跨時域數(shù)據(jù)傳輸問題。全局異步復(fù)位由clockmnger模塊產(chǎn)生，該信號在外部reset時置1，并在第二個dcm信號鎖定后置0，輸出時與clk100的上升沿同步，同時對于高頻時鐘或者高扇出復(fù)位模塊都設(shè)計了異步置位到模塊內(nèi)部的同步置位，減小復(fù)位信號扇出的同時消除了部分dff因?yàn)楫惒絩eset導(dǎo)致建立時間不夠的現(xiàn)象。2.3.2設(shè)計約束 (1)period約束通過周期約束，指導(dǎo)par工具必需盡量減小指定時鐘網(wǎng)絡(luò)上dff之間的純組合邏輯延遲，滿

10、足指定時鐘網(wǎng)絡(luò)上dff的建立時間和保持時間。約束輸入晶振時鐘的頻率為50mhz * 110%；并對時鐘管理模塊產(chǎn)生的clk50，clk100和clk200三條時鐘網(wǎng)絡(luò)分別施加比實(shí)際頻率高10%的period約束。由于clk200約束到220mhz比較難，降低為215mhz約束。(2)手動布局約束使用floorplanner手動布局時序等于比較器、block ram和mult18x18等資源，減小連線延遲，達(dá)到芯片性能。(4)區(qū)域約束使用區(qū)域約束限定各個模塊的布局范圍，指導(dǎo)par工具進(jìn)行外圍資源的布局布線，綜合控制interconnect的走線延遲。施加區(qū)域約束時，需要將功能相近的單元模塊放在一

11、起，同時遵循縱橫方向布局控制流、水平方向布局?jǐn)?shù)據(jù)流的準(zhǔn)則進(jìn)行布局。根據(jù)fpga的芯片結(jié)構(gòu)，按照上述準(zhǔn)則進(jìn)行布局規(guī)劃后，能夠較大提高器件性能。本設(shè)計中對各個模塊進(jìn)行了區(qū)域約束。通過靜態(tài)時序分析工具輸出的時序分析報告可以看出，經(jīng)過手動布局約束和區(qū)域約束后，設(shè)計滿足時序要求。2.4控制器的硬件設(shè)計控制器采用xilinx的32位軟cpu核。在xilinx的嵌入式開發(fā)軟件包edk中添加microblaze軟核、代碼rom、數(shù)據(jù)ram和外部i/o接口，如圖2-3所示。圖2-3microblaze部件配置部件說明：(1)microblaze：cpu內(nèi)核，實(shí)現(xiàn)了一個32位cpu。(2)lmb_bram_if_

12、cntrl：片內(nèi)存儲器控制層邏輯，本設(shè)計中使用了兩個實(shí)例，分別用于數(shù)據(jù)存儲器和指令存儲器的實(shí)現(xiàn)。(3)bram_block：片內(nèi)塊ram，作為指令和數(shù)據(jù)存儲區(qū)。(4)opb_gio：符合ibm的開放總線規(guī)范opb的標(biāo)準(zhǔn)io口，本設(shè)計中使用了多個實(shí)例，實(shí)現(xiàn)cpu核與外部模塊的數(shù)據(jù)交互。其中dip_switches用于撥碼按鈕的輸入，leds用于發(fā)光二級管的輸出，push_buttons用于按鈕的輸入，speedset用于設(shè)定cp pattern模塊的速度輸入寄存器，controlport控制片內(nèi)關(guān)鍵控制信號，oc_in來自外部過流信號的輸入，prob_monitor作為調(diào)試的通用預(yù)留管腳。(5)

13、opb_7segled：opb總線兼容的自定義驅(qū)動器，用于驅(qū)動7段數(shù)碼管的顯示。在程序中通過該驅(qū)動器能非常方便地控制數(shù)碼管顯示各類數(shù)字和符號。2.5控制器的c+程序設(shè)計本設(shè)計的軟件程序工作流程如圖2-4所示。圖2-4電機(jī)控制軟件流程圖在edk中開發(fā)microblaze嵌入式應(yīng)用程序可以使用c/c+語言，edk采用的編譯器是gcc，支持ansi c或者標(biāo)準(zhǔn)c+語法。本設(shè)計中采用了c+語言，并對電機(jī)的控制狀態(tài)建立類。通過電機(jī)的控制狀態(tài)對象的操作，即可輸出各種控制命令到接口模塊和cp脈沖發(fā)生模塊，控制電機(jī)狀態(tài)；同時在main函數(shù)的主循環(huán)中監(jiān)視用戶的各種輸入，更新電機(jī)的控制狀態(tài)對象的成員變量。2.6控

14、制器的軟硬協(xié)同設(shè)計用于控制器的軟件代碼其可能因?yàn)榭刂频囊鈭D的變化而頻繁改變，同時硬件電路并不需要改變。因此找到僅更新軟件的執(zhí)行代碼，而不需要重新進(jìn)行硬件綜合與實(shí)現(xiàn)的方法是很重要的。xilinx公司提供的data2mem輔助工具很好地解決了這一問題。圖2-5軟硬件協(xié)同設(shè)計流程圖本設(shè)計通過使用該輔助工具，實(shí)現(xiàn)了軟硬件協(xié)同設(shè)計的設(shè)計方法，流程如圖2-5所示。其中方框內(nèi)為設(shè)計步驟，括號內(nèi)為實(shí)現(xiàn)使用的軟件工具。每次編譯完成新的程序后，得到elf可執(zhí)行文件，使用data2mem輔助工具手動更新下載文件topflow.bit中的rom區(qū)。通過這個工具，下載文件不需要重新進(jìn)行十多分鐘的綜合實(shí)現(xiàn)，節(jié)省了調(diào)試時間

15、。3步進(jìn)電機(jī)的仿真建模3.1 步進(jìn)電機(jī)建模為了達(dá)到系統(tǒng)的仿真要求，使用pli技術(shù)用c語言對步進(jìn)電機(jī)建模。根據(jù)分析，步進(jìn)電機(jī)的繞組模型可以用一個電阻和一個電感表示，公式如(3-1)所示。 (3-1)在相電流較小時可以忽略反電動勢，即ea 0。圖3-1步進(jìn)電機(jī)繞組模型根據(jù)電路學(xué)中的三要素公式： (3-2)可以建立繞組的瞬態(tài)電路方程： (3-3)在inertia_engine.c文件中建立該瞬態(tài)電路模型，并提供接口函數(shù)供testbench調(diào)用，從而模擬步進(jìn)電機(jī)三相相電流的變化。接口函數(shù)有：(1)netdriverlink(para1,para2,para3,para4)該函數(shù)接收testbench傳

16、送過來的四個網(wǎng)絡(luò)信號ghpa，ghpb，ghpaoc和ghpboc，并綁定到程序內(nèi)部局柄上，用于設(shè)定這四條網(wǎng)絡(luò)的輸出信號。(2)motorsimulate (para1)輸入?yún)?shù)為合成的六個igbt橋臂的控制信號，根據(jù)6條信號的電平狀態(tài)解算相電壓大小，如圖3-2所示。圖3-2三相橋式pwm型逆變電路設(shè)直流電源中點(diǎn)為n，則相電壓計算公式為： (3-4)函數(shù)會比對上一次輸入的控制信號，如果控制信號變化則保存當(dāng)前的瞬態(tài)相電流，建立新的三要素方程式；如果控制信號沒有變化則繼續(xù)求解先前建立的三要素方程式，更新相電流數(shù)據(jù)。如果相電流超過額定值會報告警告信息。每隔固定時間，函數(shù)會報告當(dāng)前的a/b兩相相電流數(shù)

17、據(jù)，以提供參考。(3)pwm_gen (para1)根據(jù)motorsimulate函數(shù)更新后的相電流數(shù)據(jù)產(chǎn)生pwm波形，testbench會每隔10ns調(diào)用一次本函數(shù)。函數(shù)通過當(dāng)前相電流/額定相電流的比率產(chǎn)生占空比變化的pwm信號。3.2仿真結(jié)果通過pli技術(shù)用c語言對步進(jìn)電機(jī)建模后，經(jīng)過vc編譯后生成動態(tài)連接庫文件inertia_engine.dll，與modelsim聯(lián)合進(jìn)行仿真。部分仿真波形如圖3-3所示。圖3-3頂層時序仿真波形結(jié) 論本文詳細(xì)探討了開發(fā)研制的基于fpga的步進(jìn)電機(jī)正弦波可變細(xì)分驅(qū)動器的設(shè)計方法，通過對硬件和軟件的設(shè)計，實(shí)現(xiàn)了一種低成本、高性能的步進(jìn)電機(jī)驅(qū)動器，成功地將控制器和驅(qū)動器集成到單一fpga芯片中，大大提高了系統(tǒng)的可靠性，降低了設(shè)計成本。控制器采用了32位cpu軟核實(shí)現(xiàn)，可定制功能強(qiáng)，工作穩(wěn)定。實(shí)現(xiàn)了從16細(xì)分到4096細(xì)分之間階梯細(xì)分，全自動切換，無需用戶干預(yù)，使用方便。特別是低速下的4096超高細(xì)分設(shè)計消除了步進(jìn)電機(jī)存在的低頻振蕩問題。 硬件方面采用ir公司的線性電流傳感器ir