通信工程畢業(yè)設(shè)計(jì)（論文）基于VGA顯示的邏輯分析儀（顯示控制部分）

1、jiu jiang university 畢 業(yè) 論 文（設(shè) 計(jì)）題 目 基于vga顯示的邏輯分析儀 （顯示控制部分） 英文題目 the logic analyzer based on vga display（display control）院 系 電子工程學(xué)院 專(zhuān) 業(yè) 通信工程 姓 名 * 年 級(jí) 二零零六級(jí) 指導(dǎo)教師 二零一零年五月 摘 要邏輯分析儀是一種有效的、最具代表性的數(shù)字邏輯分析儀器，目前得到了廣泛的應(yīng)用，但其昂貴的價(jià)格和復(fù)雜的操作方式，限制了其在小型實(shí)驗(yàn)室或教育機(jī)構(gòu)的使用?；谂_(tái)式一體機(jī)的設(shè)計(jì)思想，本文提出了一種采用廉價(jià)fpga實(shí)現(xiàn)數(shù)字邏輯信號(hào)采集，處理，由通用vga顯示器顯示數(shù)

2、字信號(hào)的邏輯分析儀。vga顯示輸出具有兼容性強(qiáng)，顯示內(nèi)容豐富，不需要依靠計(jì)算機(jī)的優(yōu)勢(shì)?；谝惑w機(jī)的思路，系統(tǒng)硬件分為五大部分，分別為信號(hào)輸入單元、fpga核心處理單元、輸入控制單元和狀態(tài)顯示單元及vga接口單元。分別實(shí)現(xiàn)信號(hào)的輸入整形、采集處理、工作狀態(tài)顯示和顯示數(shù)據(jù)da轉(zhuǎn)換。本文采用電阻分壓的方式進(jìn)行色彩信號(hào)的da轉(zhuǎn)換，將二進(jìn)制rgb數(shù)據(jù)幀，轉(zhuǎn)換為對(duì)應(yīng)的模擬電壓信號(hào)。最終實(shí)現(xiàn)多路邏輯信號(hào)的采集、處理，最終將波形數(shù)據(jù)顯示于vga 顯示器上。邏輯處理部分，采用eda自上而下的設(shè)計(jì)思想，首先，按功能劃分模塊，分為采樣觸發(fā)控制模塊、采樣頻率控制模塊、雙口ram 存儲(chǔ)模塊、波形顯示控制模塊、vga 顯

3、示驅(qū)動(dòng)模塊、鍵盤(pán)顯示控制模塊六個(gè)模塊；然后，用vhdl語(yǔ)言設(shè)計(jì)對(duì)應(yīng)的模塊，本文詳細(xì)分析了vga逐行掃描的工作原理，并最終實(shí)現(xiàn)數(shù)據(jù)的顯示；最后，在系統(tǒng)級(jí)的層次，將各個(gè)模塊有機(jī)結(jié)合在一起，形成了一個(gè)具有十路輸入，六種觸發(fā)方式，采樣頻率可調(diào)，使用通用vga顯示器顯示的邏輯分析儀。本設(shè)計(jì)利用fpga芯片和eda設(shè)計(jì)方法，實(shí)現(xiàn)了廉價(jià)實(shí)用的邏輯分析儀，既能夠大大降低成本，又可以滿(mǎn)足生產(chǎn)實(shí)踐中不斷變化的需要。關(guān)鍵詞： vga；邏輯分析儀；eda；fpga display based on the logic analyzer designabstractlogic analyzer is an effect

4、ive, most representative of digital logic devices have been widely used at present, but its high price and complex mode of operation, limited in a small laboratory or educational institution use. desktop machine based on one design, the paper proposes a low-cost fpga using digital logic signal acqui

5、sition, processing, generic vga display by the digital signal of the logic analyzer. vga display output with the compatibility, display rich content and do not need to rely on the computers advantage. thinking on one machine, system hardware is divided into five parts, namely, the signal input unit,

6、 fpga core processing unit, input control unit and the status display unit and the vga interface unit. respectively, and the signal is input shaping, acquisition and processing, work status, and display data da conversion. this resistor divider with the way color signals da conversion, the binary rg

7、b data frame, converted to corresponding analog voltage signal. ultimately multiple logic signal acquisition, processing, waveform data will eventually be shown on the vga monitor. logic processing, we adopt the eda design from top to bottom, first, by function, module, trigger control module is div

8、ided into sampling, the sampling frequency control module, dual-port ram memory modules, waveform display control module, vga display driver module, keyboard display control module 6 module; then, the corresponding vhdl language design module, the paper analyzes the working principle of progressive

9、scan vga and, ultimately, the display of data; finally, the level at the system level, the combination of the various modules in together to form a 10-input, six trigger, the sampling frequency is adjustable using the universal vga display logic analyzer. this design using fpga chip and eda design,

10、cheap and practical realization of the logic analyzer, not only can greatly reduce the cost and production practices to meet changing needs. key words: vga; logic analyzer; eda; fpga目 錄摘 要iabstractii引 言11 緒論21.1 vga的背景21.2 vga的發(fā)展與應(yīng)用31.3 基于vga顯示的邏輯分析儀的優(yōu)勢(shì)31.4 論文的結(jié)構(gòu)42 基于vga顯示的邏輯分析儀的設(shè)計(jì)52.1 總體方案的設(shè)計(jì)52.2 硬

11、件設(shè)計(jì)的方案52.3 軟件設(shè)計(jì)的方案62.4 采用的主要技術(shù)72.4.1 fpga72.4.2 vhdl語(yǔ)言82.4.3 quartus ii 7.0開(kāi)發(fā)平臺(tái)93 系統(tǒng)硬件電路設(shè)計(jì)103.1 fpga最小系統(tǒng)103.1.1 配置電路103.1.2 時(shí)鐘及復(fù)位電路113.1.3 系統(tǒng)電源123.2 vga接口電路133.2.1 vga接口概述133.2.2 vga接口電路設(shè)計(jì)143.3 其他外圍電路153.3.1輸入控制電路153.3.2 狀態(tài)顯示電路164 系統(tǒng)軟件設(shè)計(jì)174.1 雙口ram存儲(chǔ)模塊174.2 vga驅(qū)動(dòng)模塊184.2.1 vga時(shí)序194.2.2 vga逐行掃描的工作原理19

12、4.3 波形顯示控制模塊214.3.1 波形數(shù)據(jù)存儲(chǔ)格式214.3.2 波形圖像顯示214.4 鍵盤(pán)控制顯示模塊234.5 其他模塊235功能調(diào)試與測(cè)試245.1 按鍵輸入與顯示245.2 系統(tǒng)測(cè)試256 總結(jié)及展望26參 考 文 獻(xiàn)27致 謝28引 言20 世紀(jì) 70 年代初研制出了微處理器，出現(xiàn)4位和 8 位總線(xiàn)，傳統(tǒng)示波器的雙通道輸入無(wú)法滿(mǎn)足8bit的觀(guān)察。微處理器和存儲(chǔ)器的應(yīng)用需要不同于時(shí)域和頻域的測(cè)試儀器，數(shù)域測(cè)試儀器邏輯分析儀應(yīng)運(yùn)而生。邏輯分析儀是利用時(shí)鐘從測(cè)試設(shè)備上采集和顯示數(shù)字信號(hào)的儀器，主要作用在于時(shí)序判定，以直觀(guān)的形式顯示出數(shù)字系統(tǒng)的運(yùn)行情況，以便對(duì)數(shù)字系統(tǒng)進(jìn)行分析和故障判

13、斷。按結(jié)構(gòu)劃分，邏輯分析儀大致上可分為獨(dú)立式（或單機(jī)型）邏輯分析儀和需結(jié)合計(jì)算機(jī)的pc-based卡式虛擬邏輯分析儀。獨(dú)立式邏輯分析儀是將所有的測(cè)試軟件、運(yùn)算管理元件以及顯示單元，整合在一臺(tái)儀器之中。獨(dú)立式邏輯分析儀功能豐富，使用簡(jiǎn)便，但價(jià)格卻比較昂貴?；谟?jì)算機(jī)接口的卡式虛擬邏輯分析儀，使用中需要搭配計(jì)算機(jī)一起使用，顯示屏也與主機(jī)分開(kāi)。虛擬邏輯分析儀雖然以較小的成本提供了相應(yīng)的性能，但是卡式虛擬邏輯分析儀也有很大缺點(diǎn)，它需要搭配計(jì)算機(jī)才能使用，操作方式復(fù)雜，使虛擬邏輯分析儀的應(yīng)用難以展開(kāi)。在邏輯分析儀的設(shè)計(jì)開(kāi)發(fā)中，也有一些基于單片機(jī)，fpga或dsp芯片設(shè)計(jì)的邏輯分析儀，其設(shè)計(jì)思路，基本上采

14、用的是以虛擬邏輯分析儀的模式進(jìn)行設(shè)計(jì)。由控制端完成數(shù)據(jù)的采集，將采集到的數(shù)據(jù)，上傳到計(jì)算機(jī)，由計(jì)算機(jī)進(jìn)行處理和顯示。這種設(shè)計(jì)方案，設(shè)計(jì)復(fù)雜，系統(tǒng)龐大，難以解決系統(tǒng)資源占用多，操作復(fù)雜的瓶頸。另外，邏輯分析儀的一些復(fù)雜功能，如位數(shù)眾多的通道、高級(jí)協(xié)議觸發(fā)方式、大存儲(chǔ)深度，在一般的應(yīng)用，如51單片機(jī)開(kāi)發(fā)、簡(jiǎn)單的嵌入式系統(tǒng)學(xué)習(xí)中，很少用到。設(shè)計(jì)一款性能適中，價(jià)格便宜，操作方便的邏輯分析儀，成為目前一個(gè)實(shí)用的研究方向。vga顯示接口是視頻圖形陣列（video graphics array）接口的簡(jiǎn)稱(chēng)，是微機(jī)系統(tǒng)使用的一種通用顯示接口。對(duì)于由嵌入式微處理器構(gòu)成的圖像處理系統(tǒng)來(lái)說(shuō)，采用vga顯示輸出具有兼

15、容性強(qiáng)，顯示內(nèi)容豐富的優(yōu)勢(shì)，而且vga顯示接口具有結(jié)構(gòu)簡(jiǎn)單，性能可靠，兼容性強(qiáng)，時(shí)序容易由微處理器實(shí)現(xiàn)的特點(diǎn)。因此，結(jié)合vga顯示的邏輯分析儀在嵌入式的數(shù)字圖像處理系統(tǒng)中有廣泛的應(yīng)用前景。1 緒論邏輯分析儀作為一種分析數(shù)字系統(tǒng)邏輯關(guān)系的工具，是現(xiàn)今測(cè)試儀器中最有效、最具代表性的儀器。但其相對(duì)昂貴的價(jià)格，限制了其在普通用戶(hù)領(lǐng)域中的使用，因而設(shè)計(jì)一種廉價(jià)的，便于實(shí)現(xiàn)的邏輯分析儀，支持一般的小型實(shí)驗(yàn)室或教育機(jī)構(gòu)進(jìn)行數(shù)字系統(tǒng)的開(kāi)發(fā)、科研活動(dòng)，具有很大的現(xiàn)實(shí)意義。本設(shè)計(jì)是以滿(mǎn)足普通用戶(hù)或者小型實(shí)驗(yàn)室需求為目的，因此，該設(shè)計(jì)考慮的主要因素就是易于實(shí)現(xiàn)和成本的問(wèn)題，然后再考慮保證滿(mǎn)足常用功能的前提下，拓展設(shè)

16、計(jì)功能，確保使用方便。結(jié)合成品邏輯分析儀的特點(diǎn)及日常系統(tǒng)設(shè)計(jì)開(kāi)發(fā)的需求，本文提出了如下設(shè)計(jì)方案。本方案不采用常用的基于虛擬邏輯儀的設(shè)計(jì)方法，而是以臺(tái)式一體機(jī)為設(shè)計(jì)思路，將信號(hào)采集，信號(hào)處理，信號(hào)顯示做成一個(gè)系統(tǒng)，特別是數(shù)據(jù)的顯示，采用vga接口的顯示器來(lái)完成。邏輯控制，數(shù)據(jù)處理部分，則由fpga來(lái)完成。而vga顯示器，作為目前最常用的一種顯示載體，其功能豐富，應(yīng)用非常廣泛，價(jià)格也比較低，用vga作為顯示單元，是一種比較實(shí)用和廉價(jià)的方案。1.1 vga的背景vga(video graphics array)是ibm在1987年隨ps2機(jī)一起推出的一種視頻傳輸標(biāo)準(zhǔn)，具有分辨率高、顯示速率快、顏色豐

17、富等優(yōu)點(diǎn)，在彩色顯示器領(lǐng)域得到了廣泛的應(yīng)用。vga這個(gè)術(shù)語(yǔ)常常不論其圖形裝置，而直接用于指稱(chēng)640480的分辨率。vga裝置可以同時(shí)儲(chǔ)存4個(gè)完整的ega色版，并且它們之間可以快速轉(zhuǎn)換，在畫(huà)面上看起來(lái)就像是即時(shí)的變色。 除了擴(kuò)充為256色的ega式色版，這256種色彩其實(shí)可以透過(guò)vga dac（digital-to-analog converter），任意的指定為任何一種顏色。這就程度上改變了原本ega的色版規(guī)則，因?yàn)樵驹趀ga上，這只是一個(gè)讓程式可以在每個(gè)頻道（即紅綠藍(lán)）在2bit以下選擇最多種顏色的方式。但在vga下它只是簡(jiǎn)單的64種顏色一組的表格，每一種都可以單獨(dú)改變例如ega顏色的首兩

18、個(gè)bit代表紅色的數(shù)量，在vga中就不一定如此了。vga在指定色版顏色時(shí)，一個(gè)顏色頻道有6個(gè)bit，紅、綠、藍(lán)各有64種不同的變化，因此總共有262,144種顏色。在這其中的任何256種顏色可以被選為色版顏色（而這256種的任何16種可以用來(lái)顯示 cga 模式的色彩）。 這個(gè)方法最終仍然使了vga模式在顯示ega和cga模式時(shí)，能夠使用前所未有的色彩，因?yàn)関ga是使用模擬的方式來(lái)繪出ega和cga畫(huà)面。 總結(jié)來(lái)說(shuō)，cga 和 ega 同時(shí)只能顯示 16 種色彩，而 vga 因?yàn)槭褂昧?mode 13h 而可以一次顯示 256 色版中的所有色彩，而這 256 種顏色又是從 262,144 種顏色

19、中挑出的。1.2 vga的發(fā)展與應(yīng)用顯卡所處理的信息最終都要輸出到顯示器上，顯卡的輸出接口就是電腦與顯示器之間的橋梁，它負(fù)責(zé)向顯示器輸出相應(yīng)的圖像信號(hào)。crt顯示器因?yàn)樵O(shè)計(jì)制造上的原因，只能接受模擬信號(hào)輸入，這就需要顯卡能輸入模擬信號(hào)。vga接口就是顯卡上輸出模擬信號(hào)的接口。雖然液晶顯示器可以直接接收數(shù)字信號(hào)，但很多低端產(chǎn)品為了與vga接口顯卡相匹配，因而采用vga接口。目前大多數(shù)計(jì)算機(jī)與外部顯示設(shè)備之間都是通過(guò)模擬vga接口連接，計(jì)算機(jī)內(nèi)部以數(shù)字方式生成的顯示圖像信息，被顯卡中的數(shù)字/模擬轉(zhuǎn)換器轉(zhuǎn)變?yōu)閞、g、三原色信號(hào)和行、場(chǎng)同步信號(hào)，信號(hào)通過(guò)電纜傳輸?shù)斤@示設(shè)備中。對(duì)于模擬顯示設(shè)備，如模擬c

20、rt顯示器，信號(hào)被直接送到相應(yīng)的處理電路，驅(qū)動(dòng)控制顯像管生成圖像。而對(duì)于lcd、dlp等數(shù)字顯示設(shè)備，顯示設(shè)備中需配置相應(yīng)的/（模擬/數(shù)字）轉(zhuǎn)換器，將模擬信號(hào)轉(zhuǎn)變?yōu)閿?shù)字信號(hào)。在經(jīng)過(guò)/和/2次轉(zhuǎn)換后，不可避免地造成了一些圖像細(xì)節(jié)的損失。vga接口應(yīng)用于crt顯示器無(wú)可厚非，但用于連接液晶之類(lèi)的顯示設(shè)備，則轉(zhuǎn)換過(guò)程的圖像損失會(huì)使顯示效果略微下降。目前vga顯示器應(yīng)用已經(jīng)很普遍，vga的顯示能力，分辨率亦較高。設(shè)計(jì)一款用vga作為顯示載體的邏輯分析儀，是一個(gè)比較理想的設(shè)計(jì)方案。1.3 基于vga顯示的邏輯分析儀的優(yōu)勢(shì)小型實(shí)驗(yàn)室或者教育機(jī)構(gòu)，在進(jìn)行研發(fā)或者教學(xué)的過(guò)程中，對(duì)邏輯分析儀有很強(qiáng)的需求，但是成

21、品臺(tái)式邏輯分析儀價(jià)格高昂，基于計(jì)算機(jī)的虛擬邏輯分析儀操作又比較復(fù)雜，使邏輯分析儀的應(yīng)用受到很大限制。目前，在處理速度及多輸入通道方面，fpga芯片有著很大的優(yōu)勢(shì)，基于fpga的邏輯分析儀設(shè)計(jì)方法，有著廣泛的應(yīng)用前景，這也是目前邏輯分析儀的一個(gè)主要發(fā)展方向。但在數(shù)據(jù)顯示方面，大多數(shù)設(shè)計(jì)采用的是虛擬邏輯分析儀的設(shè)計(jì)方案，數(shù)據(jù)需上傳到計(jì)算機(jī)后，由計(jì)算機(jī)進(jìn)行處理，這使得該方案設(shè)計(jì)的邏輯分析儀，操作復(fù)雜，資源占用巨大?；谝陨峡紤]，以臺(tái)式邏輯分析儀設(shè)計(jì)思路為方向，結(jié)合虛擬邏輯分析儀的設(shè)計(jì)方法，設(shè)計(jì)一種能直接顯示采樣到的數(shù)據(jù)，功能實(shí)用，操作方便，滿(mǎn)足普通用戶(hù)實(shí)驗(yàn)教學(xué)或開(kāi)發(fā)需求的，易于實(shí)現(xiàn)，成本較低的邏輯分

22、析儀，是一個(gè)需要解決的問(wèn)題?？紤]到目前vga顯示器應(yīng)用已經(jīng)很普遍，vga的顯示能力，分辨率亦較高。結(jié)合以上情況，設(shè)計(jì)一款基于fpga，用vga作為顯示載體的邏輯分析儀，就是一個(gè)比較理想的設(shè)計(jì)方案。1.4 論文的結(jié)構(gòu)本文介紹了一種利用可編程器件 fpga 實(shí)現(xiàn) vga 接口顯示器的 vhdl 設(shè)計(jì)方案，利用 fpga 設(shè)計(jì) vga 接口，其vga接口是將二進(jìn)制rgb數(shù)據(jù)幀，轉(zhuǎn)換為對(duì)應(yīng)的模擬電壓信號(hào)。本文設(shè)計(jì)了一種采用電阻分壓的方式進(jìn)行色彩信號(hào)的da轉(zhuǎn)換，整體分為信號(hào)緩沖、電阻分壓、端口保護(hù)等部分。vga 接口最終可以將要顯示的數(shù)據(jù)直接送到顯示器上顯示，省去了計(jì)算機(jī)的處理過(guò)程，能加快數(shù)據(jù)的處理速度

23、和節(jié)約硬件成本。本文還詳細(xì)討論了用 vhdl 設(shè)計(jì)vga掃描時(shí)序的方法，使圖像能夠在屏幕上任意位置顯示，并使之在ps/2接口的鍵盤(pán)的按鍵控制下移動(dòng)。本論文的具體內(nèi)容安排如下：（1）第1章：緒論。介紹了vga的背景及發(fā)展與應(yīng)用，簡(jiǎn)述了基于vga顯示的邏輯分析儀的優(yōu)勢(shì)，介紹了本設(shè)計(jì)的研究?jī)?nèi)容和論文結(jié)構(gòu)。（2）第2章：基于vga顯示的邏輯分析儀的設(shè)計(jì)。針對(duì)一體思想，結(jié)合本設(shè)計(jì)的設(shè)計(jì)思路，提出了基于vga顯示的邏輯分析儀的軟硬件設(shè)計(jì)思路，并就一些與設(shè)計(jì)相關(guān)的技術(shù)，進(jìn)行了深入的介紹。（3）第3章：系統(tǒng)硬件電路設(shè)計(jì)。講述了系統(tǒng)的硬件框架，單元電路設(shè)計(jì)與實(shí)現(xiàn)方案。重點(diǎn)介紹了fpga最小系統(tǒng)、vga接口電路。

24、（4）第4章：系統(tǒng)軟件設(shè)計(jì)。介紹了系統(tǒng)的軟件結(jié)構(gòu)框圖，各個(gè)模塊的設(shè)計(jì)及開(kāi)發(fā)流程。這些模塊包括采樣觸發(fā)控制模塊、采樣頻率控制模塊、雙口ram存儲(chǔ)模塊、鍵盤(pán)顯示控制模塊、波形顯示控制模塊和vga顯示驅(qū)動(dòng)模塊。（5）第5章：功能調(diào)試。介紹了裝置的人機(jī)交互界面，控制方法和工作方式。（6）第6章：總結(jié)與展望?？偨Y(jié)了設(shè)計(jì)過(guò)程的心得與體會(huì)，提出了一些設(shè)計(jì)擴(kuò)展想法和思路。2 基于vga顯示的邏輯分析儀的設(shè)計(jì)2.1 總體方案的設(shè)計(jì)根據(jù)一體化的設(shè)計(jì)思路，可以得出本設(shè)計(jì)基于vga顯示的邏輯分析儀的總體結(jié)構(gòu)框圖如圖2.1所示。主要包括數(shù)據(jù)采樣存儲(chǔ)、數(shù)據(jù)顯示處理和接口三大單元。電源、時(shí)鐘信號(hào)輸入fpgavga接口vga

25、顯示器外圍電路數(shù)據(jù)采樣存儲(chǔ)數(shù)據(jù)顯示處理接口圖2.1 基于vga顯示的邏輯分析儀的總體結(jié)構(gòu)框圖fig 2.1 vga display based on the overall structure of the logic analyzer block diagram本方案不采用常用的基于虛擬邏輯儀的設(shè)計(jì)方法，而是以臺(tái)式一體機(jī)為設(shè)計(jì)思路，將信號(hào)采集，信號(hào)處理，信號(hào)顯示做成一個(gè)系統(tǒng)，特別是數(shù)據(jù)的顯示，采用vga接口的顯示器來(lái)完成。數(shù)據(jù)處理采集部分，則由fpga來(lái)完成。主芯片時(shí)鐘由外部提供，由一片晶振提供 50 mhz 頻率的時(shí)鐘源 。fpga 是整個(gè)系統(tǒng)的核心，通過(guò)對(duì)其編程可輸出紅、綠、藍(lán)三基色信號(hào)

26、和hs、vs行場(chǎng)掃描同步信號(hào)。當(dāng) fpga 接受輸出的控制信號(hào)后，內(nèi)部的數(shù)據(jù)選擇器模塊根據(jù)控制信號(hào)選擇相應(yīng)的圖像生成模塊，輸出圖像信號(hào)， 與行場(chǎng)掃描時(shí)序信號(hào)一起通過(guò) vga 接口電路送入顯示器， 在 vga 顯示器上便可看到對(duì)應(yīng)的彩色圖像。 2.2 硬件設(shè)計(jì)的方案基于一體化思想，將系統(tǒng)硬件分成fpga、da轉(zhuǎn)換、vga接口、vga顯示器、以及一些外圍電路。組成框圖如圖2.2所示。d/a轉(zhuǎn)換器vga顯示控制器（fpga）vga接口rgbhsvsclkconvga顯示器外圍控制電路圖2.2 系統(tǒng)硬件組成框圖fig.2.2 system hardware block diagram 通常vga顯示器

27、顯示的圖像數(shù)據(jù)量較大，例如采用單片機(jī)進(jìn)行系統(tǒng)設(shè)計(jì)，需要外接ram來(lái)存儲(chǔ)這些數(shù)據(jù)。而fpga內(nèi)置配置芯片為 epcs16 ，16 mb的存儲(chǔ)單元足以滿(mǎn)足我們所需要的1mb，所以fpga不需要外接ram來(lái)存儲(chǔ)這些數(shù)據(jù)。通過(guò)對(duì)fpga進(jìn)行編程，輸出標(biāo)準(zhǔn)的vga 信號(hào)（紅、綠、藍(lán)三色信號(hào)和行、幀同步信號(hào)），通過(guò)15 針vga 接口輸出至顯示器，可具有顯示驅(qū)動(dòng)程序的能力，驅(qū)動(dòng)顯示器顯示圖像信號(hào)。除此之外，一些外圍電路對(duì)fpga的控制是必要的。vga顯示器的輸入是模擬信號(hào),所以由vga顯示控制器產(chǎn)生的rgb信號(hào)在進(jìn)入vga接口前要經(jīng)過(guò)一個(gè)d/a轉(zhuǎn)換器，將數(shù)字信號(hào)轉(zhuǎn)化為模擬信號(hào)，最終才在vga顯示器上顯示出

28、來(lái)。2.3 軟件設(shè)計(jì)的方案整個(gè)系統(tǒng)的核心是fpga。以fpga為載體，得出基于vga顯示的邏輯分析儀的組成部分，主要包括邏輯處理部分、存儲(chǔ)部分、波形顯示部分、vga 顯示驅(qū)動(dòng)部分及鍵盤(pán)顯示控制部分五個(gè)組成部分。結(jié)構(gòu)框圖如圖2.3所示。邏輯處理部分鍵盤(pán)顯示控制存儲(chǔ)模塊波形顯示vga顯示驅(qū)動(dòng)信號(hào)輸入圖2.3 基于vga顯示的邏輯分析儀的組成結(jié)構(gòu)框圖fig. 2.3 vga display based on the logic analyzer block diagram按功能也可以劃分為三個(gè)部分，信號(hào)采樣部分、波形顯示部分和鍵盤(pán)控制部分。當(dāng)邏輯分析儀的觸發(fā)條件滿(mǎn)足時(shí)，信號(hào)采樣部分會(huì)對(duì)輸入信號(hào)進(jìn)行采

29、樣并存儲(chǔ)；波形顯示部分只管從雙口ram 讀數(shù)據(jù)并送往vga 接口顯示；鍵盤(pán)控制部分主要是控制更改觸發(fā)條件、采樣頻率及數(shù)碼顯示等操作。2.4 采用的主要技術(shù)本設(shè)計(jì)采用了altera公司的eda軟件quartus ii，并以cylone系列fpga器件為系統(tǒng)硬件平臺(tái)。在eda 軟件工具平臺(tái)上, 采用自上而下的設(shè)計(jì)方法,以硬件描述語(yǔ)言vhdl為系統(tǒng)邏輯描述的主要手段完成系統(tǒng)設(shè)計(jì)。2.4.1 fpgafpga是英文fieldprogrammable gate array的縮寫(xiě)，即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在pal、gal、epld等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路（asic）領(lǐng)域中

30、的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。本設(shè)計(jì)所用的fpga為altera公司cyclone ii系列的ep2c35f672，包含 33216個(gè)邏輯單元 (les) ，483840bits 的片上 ram，還有 475 個(gè)用戶(hù)可用 i/o口，封裝為 672-pin fbga。ep2c35f672 的特性如表 1.1。fpga的資源十分豐富，可以拓展進(jìn)行一系列的基于fpga的系統(tǒng)設(shè)計(jì)。表2.1 ep2c35f672器件特性tab. 2.1 ep2c35f672 device characteristics特性ep2c35f672邏輯單元（le）

31、33216ram總量（bit）483840m4k ram塊（4kbit+奇偶校驗(yàn)）105plls（個(gè)）4時(shí)鐘輸入管腳（個(gè)）8全局時(shí)鐘網(wǎng)格（個(gè)）16最大用戶(hù)i/o數(shù)（個(gè)）475配置二進(jìn)制文件（.rbf）大?。╞it）6858656可選串行主動(dòng)配置器件epcs16由于fpga 內(nèi)部沒(méi)有振蕩電路，使用有源晶振是比較理想的選擇。ep2c35f672 的輸入的時(shí)鐘頻率范圍為10mhz-360mhz， 經(jīng)過(guò)內(nèi)部pll電路后可輸出10mhz-402.5mhz的系統(tǒng)時(shí)鐘。2.4.2 vhdl語(yǔ)言本設(shè)計(jì)采用vhdl語(yǔ)言。vhdl主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語(yǔ)句外，vh

32、dl的語(yǔ)言形式和描述風(fēng)格與句法是十分類(lèi)似于一般的計(jì)算機(jī)高級(jí)語(yǔ)言。vhdl的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱(chēng)設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱(chēng)可是部分,及端口)和內(nèi)部（或稱(chēng)不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開(kāi)發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是vhdl系統(tǒng)設(shè)計(jì)的基本點(diǎn)。與傳統(tǒng)設(shè)計(jì)方法相比，vhdl描述電路行為的算法有很多優(yōu)點(diǎn)： (1) 設(shè)計(jì)層次較高、用于較復(fù)雜的計(jì)算時(shí)，能盡早發(fā)現(xiàn)存在的問(wèn)題，縮短設(shè)計(jì)周期。 (2) 獨(dú)立實(shí)現(xiàn)，修改方便，系統(tǒng)硬件描述能力強(qiáng)。 (3)

33、可讀性好，有利于交流，適合于文檔保存。 (4) vhdl語(yǔ)言標(biāo)準(zhǔn)、規(guī)范、移植性強(qiáng)。 (5) vhdl類(lèi)型眾多而且支持用戶(hù)自定義類(lèi)型，支持自頂而下的設(shè)計(jì)方法和多種電路的設(shè)計(jì)。2.4.3 quartus ii 7.0開(kāi)發(fā)平臺(tái)quartus ii軟件，根據(jù)設(shè)計(jì)者需要，提供了一個(gè)完整的多平臺(tái)設(shè)計(jì)環(huán)境，它包含整個(gè)fpga和cpld設(shè)計(jì)階段的解決方案，同時(shí)該軟件提供了編程系統(tǒng)設(shè)計(jì)的一個(gè)綜合開(kāi)發(fā)環(huán)境，是進(jìn)行sopc設(shè)計(jì)的基礎(chǔ)quartus ii設(shè)計(jì)環(huán)境包括：系統(tǒng)級(jí)設(shè)計(jì)，嵌入式軟件開(kāi)發(fā)，可編程邏輯器件pld綜合，布局和布線(xiàn)，驗(yàn)證和仿真。quartus ii軟件的工程文件由所有的設(shè)計(jì)文件、軟件源文件以及完成其所

34、需的相關(guān)文件組成。quartus ii軟件設(shè)計(jì)文件的輸入方法有原理圖式的圖形輸入、文本內(nèi)存編輯以及由第三方eda工具產(chǎn)生的edif網(wǎng)表輸入、vqm格式輸入等文本輸入方式，支持ahdl、vhdl、verilog hdl等語(yǔ)言。altera quartus ii 作為一種可編程邏輯的設(shè)計(jì)環(huán)境, 由于其強(qiáng)大的設(shè)計(jì)能力和直觀(guān)易用的接口，越來(lái)越受到數(shù)字系統(tǒng)設(shè)計(jì)者的歡迎。3 系統(tǒng)硬件電路設(shè)計(jì)系統(tǒng)配置電路ep2c35f672in9.0in9.0輸入控制電路時(shí)鐘電源及復(fù)位電路（動(dòng)態(tài)掃描）d a轉(zhuǎn)換端口保護(hù)vga接口電路rgbvshsfpga基準(zhǔn)源+-信號(hào)輸入狀態(tài)顯示電路根據(jù)一體化的設(shè)計(jì)思想，在設(shè)計(jì)硬件電路時(shí)，

35、根據(jù)圖2.2的規(guī)劃和電路要實(shí)現(xiàn)的功能，將系統(tǒng)的硬件電路進(jìn)一步細(xì)分為五部分，分別為：信號(hào)輸入電路、vga接口電路、fpga核心及配置電路、輸入控制電路和狀態(tài)顯示電路。由這五部分電路，完成信號(hào)的采集、處理和顯示，本章著重講fpga最小系統(tǒng)和vga接口電路。系統(tǒng)硬件結(jié)構(gòu)如圖3.1所示。圖3.1 系統(tǒng)硬件結(jié)構(gòu)fig. 3.1 system hardware architecture3.1 fpga最小系統(tǒng)fpga最小系統(tǒng)是能夠獨(dú)立工作的最基本電路。本設(shè)計(jì)采用的fpga為cyclone ii系列的ep2c35f672，作為主處理單元。其最小系統(tǒng)包括配置電路、時(shí)鐘及復(fù)位電路和電源部分。3.1.1 配置電路

36、 fpga的運(yùn)行，分為調(diào)試模式和自運(yùn)行模式。調(diào)試模式，通過(guò)jtag口，將配置代碼直接下載到fpga中；自運(yùn)行模式，則需要將代碼寫(xiě)入代碼配置芯片，在系統(tǒng)上電的時(shí)候，將存儲(chǔ)在配置芯片中的代碼寫(xiě)入fpga中，由fpga運(yùn)行代碼。本設(shè)計(jì)中，設(shè)置了上述兩種配置方式。自運(yùn)行模式采用的串行配置芯片為epcs16。配置電路原理圖如圖3.2所示。系統(tǒng)若配置成功，則發(fā)光二極管變亮。圖3.2 配置電路原理圖fig. 3.2 configuring the circuit diagram3.1.2 時(shí)鐘及復(fù)位電路復(fù)位有兩種形式。一種是如圖3.3中按鍵s2，用于手動(dòng)復(fù)位，作為調(diào)試程序時(shí)使用。另外一種是配置復(fù)位，如圖3.

37、3中按鍵s1所示。ep2c35f672的輸入時(shí)鐘范圍為10m到360mhz，系統(tǒng)外部輸入頻率太低，則影響系統(tǒng)性能的發(fā)揮；頻率太高，穩(wěn)定性又變差。因此在設(shè)計(jì)中，選擇外部輸入時(shí)鐘頻率為50mhz，采用有源晶振。為增加頻率的穩(wěn)定性，晶振供電電源增加了lc濾波電路。設(shè)計(jì)中若需要更高頻率，則經(jīng)過(guò)內(nèi)部的pll輸出。其中，復(fù)位電路與fpga的接口為cfg_nconfug和nrst_in，晶振的接口為fpga的信號(hào)輸入引腳b13，n25，p2。 圖3.3 系統(tǒng)復(fù)位及時(shí)鐘電路fig.3.3 system reset and clock circuit3.1.3 系統(tǒng)電源fpga工作于高速狀態(tài)，對(duì)電源的要求比較高

38、。其中，控制系統(tǒng)部分的輸入電壓為5v，fpga正常工作時(shí)，需要的電壓有3.3v，2.5v和1.2v三種，因此，需要將輸入的5v電壓進(jìn)行直流轉(zhuǎn)換。為了提高系統(tǒng)的穩(wěn)定性，還需要對(duì)轉(zhuǎn)換的電壓進(jìn)行濾波。本設(shè)計(jì)中，為了節(jié)約成本，采用了電壓串聯(lián)供電的方式。3.3v電源直接由系統(tǒng)提供的5v 電源，經(jīng)過(guò)3.3v ldo 芯片spx1587-3.3穩(wěn)壓和濾波得到。2.5v 電源由5v電源經(jīng)過(guò)2.5vldo 芯片spx1587-2.5穩(wěn)壓得到，fpga 的內(nèi)核電壓需要的1.2v，則由2.5v電源經(jīng)lp2996 穩(wěn)壓而得。具體電路如圖3.4所示。 圖3.4 系統(tǒng)電源電路fig.3.4 system power su

39、pply circuit3.2 vga接口電路3.2.1 vga接口概述常見(jiàn)的vga接口的彩色顯示器，一般由crt（陰極射線(xiàn)管）構(gòu)成，色彩由r、g、b（紅：red，綠：green，藍(lán)：blue）三基色組成。顯示采用逐行掃描的方式進(jìn)行，陰極射線(xiàn)槍發(fā)出電子束打在涂有熒光粉的熒光屏上，產(chǎn)生rgb 三基色，合成一個(gè)彩色像素。對(duì)于普通的vga 接口，共有5個(gè)信號(hào)：r、g、b 三基色信號(hào)；hs：行同步信號(hào)；vs：場(chǎng)同步信號(hào)。vga 顯示器的驅(qū)動(dòng)時(shí)序，要嚴(yán)格遵循“vga 工業(yè)標(biāo)準(zhǔn)”，即64048060hz模式，對(duì)應(yīng)的頻率要求如表3.5所示，否則可能會(huì)損壞vga 顯示器。表3.5 vga工業(yè)標(biāo)準(zhǔn)頻率tab.

40、3.5 vga industry standard frequency時(shí)鐘頻率(clock frequency)25.175mhz(像素輸出頻率)行頻(line frequency)31496hz場(chǎng)頻(field ferquency)59.94hz(每秒圖像刷新頻率)vga 顯示接口總共有15條線(xiàn)，引腳分布如圖3.5所示。圖3.5 vga接口引腳圖fig.3.5 vga connector pin diagram引腳分為三組：一是rgb三色模擬信號(hào)輸入線(xiàn)，輸入信號(hào)為00.7vp-p；二是rgb三色地線(xiàn)，使用過(guò)程中，需要做接地處理；三是時(shí)序信號(hào)線(xiàn)，分別是行同步線(xiàn)( horizon synchro

41、nizing，hs)，場(chǎng)同步線(xiàn)(vertical synchronizing，vs) ，這兩條線(xiàn)控制了vga的顯示時(shí)序；其他為輔助信號(hào)線(xiàn)，具體如表3.6所示表3.6 vga接口引腳分配表tab.3.6 vga connector pin allocation table引腳名稱(chēng)注釋引腳名稱(chēng)注釋1red紅基色（75，0.7vp-p）9key保留2green綠基色（75，0.7vp-p）10sgnd同步信號(hào)地3blue藍(lán)基色（75，0.7vp-p）11id0顯示器標(biāo)識(shí)位04id2顯示器標(biāo)識(shí)位212id1顯示器標(biāo)識(shí)位15gnd地13hsync行同步6rgnd紅色地14vsync場(chǎng)同步7ggnd綠色地

42、15id3顯示器標(biāo)識(shí)位38bgnd藍(lán)色地3.2.2 vga接口電路設(shè)計(jì)（1）vga接口電路的結(jié)構(gòu)vga接口電路作用是將二進(jìn)制rgb數(shù)據(jù)幀，轉(zhuǎn)換為對(duì)應(yīng)的模擬電壓信號(hào)，一般vga接口電路設(shè)計(jì)時(shí)，多采用專(zhuān)用的vga接口da轉(zhuǎn)換芯片，如sda7123。本文設(shè)計(jì)了一種采用電阻分壓的方式進(jìn)行色彩信號(hào)的da轉(zhuǎn)換。vga顯示接口電路的結(jié)構(gòu)如圖3.6所示，整體分為信號(hào)緩沖、電阻分壓、端口保護(hù)等部分。圖3.6 vga接口電路圖fig.3.6 vga interface circuit diagram信號(hào)緩沖采用74als573，3.3v供電的八位三態(tài)輸出觸發(fā)器；rgb信號(hào)，運(yùn)用了三個(gè)電阻，阻值分別為512、1k、

43、2k和一個(gè)接地的75電阻進(jìn)行分壓，將rgb顏色編碼信號(hào)轉(zhuǎn)換為00.7vp-p的模擬信號(hào)。以r為例，這三個(gè)電阻分別對(duì)應(yīng)r2,r1,r0進(jìn)行加權(quán)。b信號(hào)對(duì)應(yīng)兩個(gè)電阻，b1對(duì)應(yīng)512，b0對(duì)應(yīng)1k的電阻。端口保護(hù)電路，在每一個(gè)輸出信號(hào)線(xiàn)上，采用兩個(gè)二極管in4148,分別接3.3v的電源和地，固定該點(diǎn)的電壓在00.7v之間。（2）信號(hào)與輸出電壓的關(guān)系在電路中，權(quán)值電阻為512、1k、2k，分壓電阻為一個(gè)接地的75電阻，74als573的端口輸出電壓為3.3v，通過(guò)如圖2-5所示的結(jié)構(gòu)進(jìn)行分壓后，8位二進(jìn)制rgb顏色編碼，對(duì)應(yīng)的輸出模擬電壓值，如表3.7所示。表3.7 rgb信號(hào)編碼與輸出電壓關(guān)系ta

44、b.3.7 rgb signal encoding and output voltage relationship信號(hào)編碼電壓值信號(hào)編碼電壓值r、g0000vb000v00198mv01203mv010197mv10396mv011295mv11598mv100384mv101482mv110580mv111679mv3.3 其他外圍電路3.3.1輸入控制電路邏輯分析儀應(yīng)用過(guò)程中，通常需要選擇觸發(fā)通道、觸發(fā)方式、觸發(fā)頻率等一系列信息，還需要啟動(dòng)觸發(fā)或結(jié)束觸發(fā)。此時(shí)，就必須建立控制信號(hào)的輸入通道。在本設(shè)計(jì)中，輸入部分電路如圖4-3所示，采用8個(gè)獨(dú)立按鍵，每個(gè)按鍵外接一個(gè)10 k的上拉電阻，在fp

45、ga與端口之間，接入一個(gè)220的電阻，在低電位輸入時(shí)，起限流的作用。采用該結(jié)構(gòu)，就形成了一個(gè)簡(jiǎn)單實(shí)用的控制信號(hào)輸入通道。圖3.7 八路按鍵輸入電路fig.3.7 octal key input circuit3.3.2 狀態(tài)顯示電路在設(shè)計(jì)過(guò)程中，可以采取用vga顯示邏輯分析儀當(dāng)前工作狀態(tài)方法。不過(guò)，如果采用vga顯示狀態(tài)信息，編程復(fù)雜，對(duì)功能擴(kuò)展是一個(gè)障礙，對(duì)fpga的要求，相應(yīng)的提高許多，成本的優(yōu)勢(shì)難以體現(xiàn)。因此，本設(shè)計(jì)將狀態(tài)顯示電路單獨(dú)出來(lái)，用八位共陽(yáng)led數(shù)碼管，采用動(dòng)態(tài)掃描的方式，顯示系統(tǒng)的工作狀態(tài)。系統(tǒng)該部分電路如圖4-4所示。采用兩個(gè)共陽(yáng)數(shù)碼管3461bs，位驅(qū)動(dòng)部分則采用pnp型

46、晶體管8550。其中與fpga接口為dig7.0和seg7.0。圖3.8 狀態(tài)顯示電路fig.3.8 status display circuit4 系統(tǒng)軟件設(shè)計(jì)本設(shè)計(jì)采用自上而下的設(shè)計(jì)思路，可以將基于vga顯示的邏輯分析儀的模塊細(xì)分為：采樣觸發(fā)控制模塊(sample)、采樣頻率控制模塊(div_freq) 、雙口ram 存儲(chǔ)模塊(dpram)、波形顯示控制模塊(disp_controller)、vga 顯示驅(qū)動(dòng)模塊(vga)、鍵盤(pán)顯示控制模塊(key_board) 六個(gè)模塊。組成的框圖如圖4.1。其中虛線(xiàn)以?xún)?nèi)的模塊屬于邏輯分析，本文處理虛線(xiàn)以外的其他模塊。按功能來(lái)說(shuō)，采樣觸發(fā)控制模塊負(fù)責(zé)對(duì)信

47、號(hào)的采樣；然后進(jìn)入雙口ram存儲(chǔ)模塊對(duì)信號(hào)進(jìn)行存儲(chǔ)；波形顯示控制模塊只管從雙口ram中讀數(shù)據(jù)并送往vga顯示驅(qū)動(dòng)模塊；最后將信號(hào)送往vga 接口顯示。鍵盤(pán)顯示控制模塊主要是控制更改觸發(fā)條件、采樣頻率及數(shù)碼顯示等操作。下面將對(duì)各個(gè)功能模塊進(jìn)行簡(jiǎn)單的介紹。采樣頻率控制模塊div_freq鍵盤(pán)顯示控制模塊key_board采樣觸發(fā)控制模塊sample雙口ram存儲(chǔ)模塊dpram波形顯示控制模塊disp_controllervga顯示驅(qū)動(dòng)模塊vgaclock100 mhzdata_invga_clkwr_datawr_addrwrenrd_datard_addrdisp_datadisp_datohs

48、yncvsyncvcounthcountwr_clkmarketoffset信號(hào)輸入actmode_selchannel_setfreq_selclkenkeyled25mhzfpga至vga接口電路圖4.1 基于vga顯示的邏輯分析儀的模塊組成的框圖fig.4.1 vga display based on the logic analyzer module block diagram4.1 雙口ram存儲(chǔ)模塊雙口ram是在1個(gè)sram存儲(chǔ)器上具有兩套完全獨(dú)立的數(shù)據(jù)線(xiàn)、地址線(xiàn)和讀寫(xiě)控制線(xiàn)，并允許兩個(gè)獨(dú)立的系統(tǒng)同時(shí)對(duì)其進(jìn)行隨機(jī)性訪(fǎng)問(wèn)的存儲(chǔ)器，即共享式多端口存儲(chǔ)器。雙口ram最大的特點(diǎn)是存儲(chǔ)數(shù)據(jù)共

49、享。1個(gè)存儲(chǔ)器配備兩套獨(dú)立的地址、數(shù)據(jù)和控制線(xiàn)，允許兩個(gè)獨(dú)立的cpu或控制器同時(shí)異步地訪(fǎng)問(wèn)存儲(chǔ)單元。雙口ram可用于提高ram的吞吐率，適用于實(shí)時(shí)數(shù)據(jù)緩存。（1）模塊設(shè)計(jì)要求系統(tǒng)工作時(shí)，采集到的數(shù)據(jù)需要及時(shí)存儲(chǔ)?？衫胑p2c35f672內(nèi)部的ram作為存儲(chǔ)單元。根據(jù)功能的要求，將數(shù)據(jù)的存儲(chǔ)寬度設(shè)為10位，存儲(chǔ)的深度設(shè)定為1024。采樣到的數(shù)據(jù)，在信號(hào)的控制下，存儲(chǔ)在ram中。顯示采樣數(shù)據(jù)的時(shí)候，則根據(jù)行場(chǎng)掃描的情況，從相應(yīng)的地址單元讀出在ram中存儲(chǔ)的數(shù)據(jù)。（2）模塊設(shè)計(jì)方法由設(shè)計(jì)要求可知，在設(shè)計(jì)過(guò)程中，既要存儲(chǔ)，又要讀取數(shù)據(jù)，因此，必須設(shè)計(jì)一個(gè)雙口ram。對(duì)應(yīng)含10位的輸入輸出數(shù)據(jù)通道；寫(xiě)

50、地址和寫(xiě)時(shí)鐘及控制信號(hào)；讀地址和讀時(shí)鐘及控制信號(hào)。運(yùn)用quartus ii中兆模塊的生成方式，生成該模塊。生成模塊如圖4.2所示。其中，data9.0和q9.0為存儲(chǔ)數(shù)據(jù)的輸入及輸出端口；rd_address和rdclock，rdclocken為讀地址和讀使能信號(hào)；wraddress9.0和wrclock，wrclocken，wren為寫(xiě)地址、寫(xiě)時(shí)鐘及寫(xiě)使能信號(hào)。 圖4.2 雙口ram存儲(chǔ)模塊fig. 4.2 dual-port ram memory module4.2 vga驅(qū)動(dòng)模塊vga驅(qū)動(dòng)模塊的設(shè)計(jì),實(shí)質(zhì)就是完成 vga 顯示的功能:：(1)在一定的工作頻率下,產(chǎn)生正確的時(shí)序關(guān)系(工作時(shí)

51、鐘信號(hào)，hsyn - 水平同步信號(hào)，vsyn - 垂直同步信號(hào)，消隱信號(hào)之間的關(guān)系) ；(2)在正確時(shí)序的控制下讀出幀緩存中的像素?cái)?shù)據(jù),同時(shí)在當(dāng)前幀顯示完畢時(shí),向 dpram控制器發(fā)信號(hào),使 dpram 控制器能夠及時(shí)刷新幀緩存中的像素?cái)?shù)據(jù)。4.2.1 vga時(shí)序vga的時(shí)序包括水平時(shí)序和垂直時(shí)序，且兩者都包含的時(shí)序參數(shù)有： 水平(垂直)同步脈沖、水平(垂直)同步脈沖結(jié)束到有效顯示數(shù)據(jù)區(qū)開(kāi)始之間的寬度(后沿)、有效顯示區(qū)寬度、有效數(shù)據(jù)顯示區(qū)結(jié)束到水平(垂直)同步脈沖寬度開(kāi)始之間的寬度(前沿)。水平有效顯示區(qū)寬度與垂直有效顯示區(qū)寬度邏輯與的區(qū)域?yàn)榭梢晠^(qū)域，其他區(qū)域?yàn)橄[區(qū)。4.2.2 vga逐行

52、掃描的工作原理vga采用逐行掃描的工作方式。掃描從屏幕的左上方開(kāi)始，從左到右，從上到下進(jìn)行，每掃完一行，電子束回到屏幕的左邊下一行的起始位置，在這期間，crt 對(duì)電子束進(jìn)行消隱。每行結(jié)束時(shí)，用行同步信號(hào)進(jìn)行行同步；掃描完所有行，用場(chǎng)同步信號(hào)進(jìn)行場(chǎng)同步，并使掃描回到屏幕的左上方，進(jìn)行場(chǎng)消隱，預(yù)備下一場(chǎng)的掃描。（1）掃描的方式行掃描從每一行的左邊開(kāi)始，采用的掃描時(shí)鐘為25.175mhz，每一個(gè)時(shí)鐘周期，對(duì)應(yīng)該行上的一個(gè)像素點(diǎn)。從左到右的掃描過(guò)程中，包括行消隱、行圖像輸出兩個(gè)過(guò)程，每完成一次從左到右的行掃描，則顯示一行的像素點(diǎn)。行掃描時(shí)序如圖4.3所示。圖4.3 行掃描時(shí)序fig. 4.3 line scan timing行掃描過(guò)程中，每個(gè)時(shí)隙，對(duì)應(yīng)的時(shí)鐘間隔（像素?cái)?shù)量），如表4.1所示。表4.1 行掃描的時(shí)序（單位：像素）tab.4.1 lline scan timing (unit: pixels)ta(行同步頭)tbtctd(行圖像)tftg(行周期)964086408800場(chǎng)掃描從屏幕最上端一行開(kāi)始，從上到下進(jìn)行。當(dāng)行掃描完成一次時(shí)，以行掃描的溢出信號(hào)作為時(shí)鐘，每一個(gè)時(shí)鐘周期，對(duì)應(yīng)屏幕上的一行。場(chǎng)掃描的過(guò)程，包括場(chǎng)消隱、場(chǎng)圖像輸出兩個(gè)過(guò)程，每完成一次從上到下的場(chǎng)掃描過(guò)程，則完成一幀圖像的輸出，場(chǎng)掃描時(shí)序如圖4.4