時序電路的與設(shè)計

1、第 6 章 時序電路的分析與設(shè)計 第第 6 章章 時序電路的分析與設(shè)計時序電路的分析與設(shè)計 6.1 同步時序邏輯電路的分析同步時序邏輯電路的分析 6.2 同步時序電路的設(shè)計方法同步時序電路的設(shè)計方法 6.3 計數(shù)器計數(shù)器 6.4 寄存器寄存器 第 6 章 時序電路的分析與設(shè)計 6.1 同步時序邏輯電路的分析同步時序邏輯電路的分析 同步時序邏輯電路的分析步驟：同步時序邏輯電路的分析步驟： 求時序電路的求時序電路的次態(tài)方程次態(tài)方程，激勵（輸入）方程，激勵（輸入）方程， 輸出方程。輸出方程。 畫出畫出真值表，狀態(tài)表，狀態(tài)圖，波形圖真值表，狀態(tài)表，狀態(tài)圖，波形圖。(沒沒 有輸入的時候有輸入的時候, 不

2、畫狀態(tài)表不畫狀態(tài)表) 分析邏輯功能分析邏輯功能(不要求不要求)。 第 6 章 時序電路的分析與設(shè)計 例例 1 分析下圖邏輯功能。分析下圖邏輯功能。(要求記筆記要求記筆記) 1J C1 1K 1J C1 1K FF1FF0 CP =1 X )( ;)( 1 0 1 1 Q1Q0 X 01 00 01 1 01 0 01 (a) 11 10 Q1Q0 X 01 00 01 0 01 0 01 (b) 11 10 Q1Q0 X 01 00 01 0 00 0 01 (c) 11 10 第 6 章 時序電路的分析與設(shè)計 Z=XQ0 次態(tài)方程為：次態(tài)方程為： Q1n+1=X Q0n+1=XQ1n 第 6

3、 章 時序電路的分析與設(shè)計 將卡諾圖化簡后的結(jié)果與將卡諾圖化簡后的結(jié)果與JK觸發(fā)器的標(biāo)準(zhǔn)方程對比，可得到：觸發(fā)器的標(biāo)準(zhǔn)方程對比，可得到： 001 1 0 11 1 1 XQQXQQ XQQXQ n n 最后的激勵方程：最后的激勵方程： 輸出方程為輸出方程為： 0 0010 11 )0(_, , XQZ JXKXQJ XKXJ 或者 11 1 1 QKQJQ n 第 6 章 時序電路的分析與設(shè)計 自啟動檢查。（自啟動檢查。（舍舍） 圖 6-38 例6-6 狀態(tài)圖 0010 1101 1/1 0/0 1/0 X/Z Q1Q0 0/0 0/0 1/1 0/0 1/0 第 6 章 時序電路的分析與設(shè)計

4、 表 6-23 完全狀態(tài)表 第 6 章 時序電路的分析與設(shè)計 3. 畫出邏輯圖畫出邏輯圖 圖 6-39 “111”序列檢測器邏輯圖 1J C1 1K 1J C1 1K 次態(tài)交錯; 次態(tài)互為隱含條件。 第 6 章 時序電路的分析與設(shè)計 表 6-16 原始狀態(tài)表 第 6 章 時序電路的分析與設(shè)計 例如，在表6-16 所示的原始狀態(tài)表中，對于狀態(tài)S2和S5， 當(dāng)輸入X=0時，輸出相同（輸出都為1），次態(tài)也相同（次態(tài)都 為S5）；當(dāng)輸入X=1時，輸出相同（輸出都為0），次態(tài)也相同 （次態(tài)都為S3）。即可以確定，若分別以S2和S5為初始狀態(tài)， 加入任意的輸入序列，電路均產(chǎn)生相同的輸出序列。因此，狀 態(tài)S

5、2和S5為等價狀態(tài)，記作S2S5。 再看S6和S7 兩個狀態(tài)。當(dāng)輸入X=1時，輸出相同，次態(tài)也 相同；當(dāng)輸入X=0時，次態(tài)交錯。這說明無論以S6還是以S7為初 始狀態(tài)，在接收到輸入1以前將不斷地在S6和S7之間相互轉(zhuǎn)換， 且保持輸出為1；一旦收到了輸入1，則都轉(zhuǎn)向S5。 因此，從轉(zhuǎn) 移效果來看它們是相同的，這兩個狀態(tài)等價， 記作S6S7 第 6 章 時序電路的分析與設(shè)計 對于S1和S3這兩個狀態(tài)，當(dāng)輸入X=1時，輸出相同， 次態(tài)交錯；當(dāng)輸入X=0時，輸出相同，次態(tài)分別是S2和S4， 而S2和S4是否等價的隱含條件是S1和S3等價，這就是互為 隱含條件的情況，其轉(zhuǎn)移效果也是相同的，所以S1和S3

6、 等價，S2和S4也等價，記作S1S3、 S2S4。 第 6 章 時序電路的分析與設(shè)計 等價狀態(tài)具有傳遞性：若Si和Sj等價，Si和Sk等價，則Sj 和Sk也等價，記作SjSk。相互等價狀態(tài)的集合稱為等價 類， 凡不被其它等價類所包含的等價類稱為最大等價類。 例如， 根據(jù)等價狀態(tài)的傳遞性可知，若有S iSj和 SiSk，則有SjSk，它們都稱為等價類，而只有 SiSjSk才是最大等價類。另外，在狀態(tài)表中，若某一狀 態(tài)和其它狀態(tài)都不等價，則其本身就是一個最大等價類。 狀態(tài)表的化簡， 實際就是尋找所有最大等價類，并將最大 等價類合并，最后得到最簡狀態(tài)表。所以，表6-16中所有 最大等價類為S1S3

7、S2S4S5S6S7，化簡后的狀態(tài) 表如表6-17所示。 第 6 章 時序電路的分析與設(shè)計 表 6-17 最簡狀態(tài)表 第 6 章 時序電路的分析與設(shè)計 表 6-18 原始狀態(tài)表 第 6 章 時序電路的分析與設(shè)計 2. 隱含表化簡隱含表化簡 1) 作隱含表 隱含表格是一種兩項比較的直角三角形表格，對于表6 18的原始狀態(tài)表其隱含表如圖6-34（a）所示。隱含表的縱 坐標(biāo)為B、C、D、E、F、G六個狀態(tài)（缺頭），橫坐標(biāo)為A、 B、C、D、E、F六個狀態(tài)（少尾），表中的每一個小格用 來表示一個狀態(tài)對的等價比較情況。這種表格能保證每兩 個狀態(tài)進(jìn)行比較，而且可以逐步確定所有的等價狀態(tài)，使 用方便。 第

8、6 章 時序電路的分析與設(shè)計 2) 順序比較 對原始狀態(tài)表中的每一對狀態(tài)逐一比較， 結(jié)果有三種 情況： 狀態(tài)對肯定不等價， 在小格內(nèi)填。 狀態(tài)對肯定等價， 在小格內(nèi)填。 狀態(tài)是否等價取決于隱含條件的， 則把隱含狀態(tài)對 填入， 需作進(jìn)一步比較。 按上述規(guī)則將表6 18順序比較后， 所得的隱含表如圖6- 34（b）所示。 第 6 章 時序電路的分析與設(shè)計 圖 6-34 隱含表簡化狀態(tài) B C D E F G ABCD EF (a) C F B C D E F G AB CDEF (b) BE C F AE C D DE B C D E F G AB CDE F (c) 第 6 章 時序電路的分析與

9、設(shè)計 3) 關(guān)連比較對順序比較中需要進(jìn)一步比較的狀態(tài)對進(jìn)行 比較 從圖6-34（b）可見，順序比較后只有C和F已確定是等價狀 態(tài)對，記為CF。但AB、AE、BE、DG是否為等價狀態(tài)對還 需要檢查其隱含狀態(tài)對，其余狀態(tài)均不等價。 狀態(tài)A和B是否等價決定于隱含狀態(tài)對C、F。因為C、F為等 價，所以狀態(tài)A和B為等價狀態(tài)對，記為AB。 狀態(tài)A和E 是否等價決定于隱含狀態(tài)對B、E，而狀態(tài)B和E是否等價決定于 隱含狀態(tài)對C、F和A、E，而已有CF，故又回到了自身，所 以有AE和BE。 狀態(tài)D和G是否等價決定于隱含狀態(tài)對C、D 和D、E，而狀 態(tài)對C、 D 和D、 E不等價， 所以狀態(tài)D和G不等價。 第 6

10、 章 時序電路的分析與設(shè)計 4) 找出最大等價類 根據(jù)以上求得的全部等價狀態(tài)對，可求得該狀態(tài)表的 最大等價類為 ABE 、 CF 、 D和G。 5) 列出最簡狀態(tài)表 從每一個最大等價類中選出一個為代表，現(xiàn)分別從最 大等價類ABE 、 CF 、 D和G中選出A 、 C 、D 和G，作為簡化后的四個狀態(tài)， 最后可作出最簡狀 態(tài)表如表6 - 19所示。 第 6 章 時序電路的分析與設(shè)計 表 6-19 最簡狀態(tài)表 第 6 章 時序電路的分析與設(shè)計 6.4.3 狀態(tài)分配狀態(tài)分配 狀態(tài)分配是指將狀態(tài)表中每一個字符表示的狀態(tài)賦以適當(dāng) 的二進(jìn)制代碼，得到代碼形式的狀態(tài)表（二進(jìn)制狀態(tài)表），以 便求出激勵函數(shù)和輸

11、出函數(shù)， 最后完成時序電路的設(shè)計。狀態(tài) 分配合適與否，雖然不影響觸發(fā)器的級數(shù)，但對所設(shè)計的時序 電路的復(fù)雜程度有一定的影響。然而，要得到最佳分配方案是 很困難的。這首先是因為編碼的方案太多，如果觸發(fā)器的個數(shù) 為n，實際狀態(tài)數(shù)為M，則一共有2n種不同代碼。 若要將2n種代 碼分配到M個狀態(tài)中去，并考慮到一些實際情況，有效的分配 方案數(shù)為 !)!2( )!12( nM N n n 第 6 章 時序電路的分析與設(shè)計 可見，當(dāng)M增大時，N值將急劇增加，要尋找一個最佳方案 很困難。此外，雖然人們已提出了許多算法，但也都還不成 熟，因此在理論上這個問題還沒解決。 在眾多算法中，相鄰法比較直觀、簡單，便于采

12、用。它 有三條原則，即符合下列條件的狀態(tài)應(yīng)盡可能分配相鄰的二 進(jìn)制代碼： 具有相同次態(tài)的現(xiàn)態(tài)。 同一現(xiàn)態(tài)下的次態(tài)。 具有相同輸出的現(xiàn)態(tài)。 三條原則以第一條為主， 兼顧第二、 第三條。 第 6 章 時序電路的分析與設(shè)計 6.3 計數(shù)器計數(shù)器 計數(shù)器的主要功能是累計輸入脈沖的個數(shù)。它不僅可以用來計 數(shù)、 分頻， 還可以對系統(tǒng)進(jìn)行定時、順序控制等， 是數(shù)字系統(tǒng)中 應(yīng)用最廣泛的時序邏輯部件之一。計數(shù)器是一個周期性的時序電 路，其狀態(tài)圖有一個閉合環(huán)，閉合環(huán)循環(huán)一次所需要的時鐘脈沖其狀態(tài)圖有一個閉合環(huán)，閉合環(huán)循環(huán)一次所需要的時鐘脈沖 的個數(shù)稱為計數(shù)器的模值的個數(shù)稱為計數(shù)器的模值M。由。由n個觸發(fā)器構(gòu)成的計

13、數(shù)器，其模值個觸發(fā)器構(gòu)成的計數(shù)器，其模值 M一般應(yīng)滿足一般應(yīng)滿足2n-1M2n。 計數(shù)器有許多不同的類型。按時鐘控制方式來分，有異步、 同步兩大類； 按計數(shù)過程中數(shù)值的增減來分，有加法、減法、可 逆計數(shù)器三類；按模值來分，有二進(jìn)制、十進(jìn)值和任意進(jìn)制計數(shù) 器。 第 6 章 時序電路的分析與設(shè)計 表表 6-7 計數(shù)器分類計數(shù)器分類 第 6 章 時序電路的分析與設(shè)計 1) 同步二進(jìn)制加法計數(shù)器同步二進(jìn)制加法計數(shù)器 圖圖 6-19 同步二進(jìn)制加法計數(shù)器同步二進(jìn)制加法計數(shù)器 1J C1 1K 1J C1 1K 1J C1 1K )( ;)( nnn QcQbQa 確定激勵函數(shù)和輸出函數(shù)。確定激勵函數(shù)和輸

14、出函數(shù)。 0 1 0 Q2Q1 Q0 00011110 0 101 (a) 0 0 0 Q2Q1 Q0 00011110 0 111 (b) 0 1 1 Q2Q1 Q0 00011110 0 110 (c) 第 6 章 時序電路的分析與設(shè)計 由次態(tài)卡諾圖求出其狀態(tài)方程和激勵函數(shù)如下： 20200202 1 0 10110 1 1 12122121 1 2 , 1, , QKQJQQQQQ KQJQQQ QKQJQQQQQ n n n 自啟動檢查。 根據(jù)以上狀態(tài)方程，檢查多余狀態(tài)的轉(zhuǎn)移情況如表6-25 所示，其完整的狀態(tài)圖如圖6-41所示。 第 6 章 時序電路的分析與設(shè)計 表表 6-25 多余

15、狀態(tài)轉(zhuǎn)移表多余狀態(tài)轉(zhuǎn)移表 第 6 章 時序電路的分析與設(shè)計 圖 6-41 例 6-7 狀態(tài)圖 111 001110 011101010 Q2Q1Q0 100000 第 6 章 時序電路的分析與設(shè)計 從圖6-41可以看出，該電路一旦進(jìn)入狀態(tài)100，就不能 進(jìn)入計數(shù)主循環(huán)，因而該電路不能實現(xiàn)自啟動，需要修改 設(shè)計。 在非完全描述時序電路中，由于存在無效狀態(tài)，使得 在激勵函數(shù)的獲取過程中出現(xiàn)了任意項。在求取激勵函數(shù) 時，如果某任意項被圈入，則該任意項被確認(rèn)為1，否則 被確認(rèn)為0。 由于圈法的隨意性，故無效狀態(tài)的轉(zhuǎn)移可能 出現(xiàn)死循環(huán)而使電路不能自啟動。當(dāng)電路不能自啟動時， 解決的方法有多種。 第 6

16、章 時序電路的分析與設(shè)計 第一種方法，將原來的非完全描述時序電路中沒有描述 的狀態(tài)的轉(zhuǎn)移情況加以定義，使其成為完全描述時序電路。 如將表6-24狀態(tài)表中的無效狀態(tài)的轉(zhuǎn)移方向均定義為000，則 可得到一個完全描述時序電路的狀態(tài)表如表6-26。顯然，按照 表6-26設(shè)計的時序電路，不存在死循環(huán)問題，因為它是完全描 述的。這種方法由于失去了任意項，會增加電路的復(fù)雜程度。 第 6 章 時序電路的分析與設(shè)計 第二種方法，改變原來的圈法。如果盲目地改變所有激 勵函數(shù)的圈法，則其工作量大，效果差。若在分析觀察的基 礎(chǔ)上改變某激勵函數(shù)的圈法，則能獲得較滿意的效果。觀察 圖6-40 次態(tài)卡諾圖，如果希望能盡量使

17、用任意項，只能對 (a)和(c)的圈法作修改?，F(xiàn)對(c)的圈法作修改，它僅改變Q0 的轉(zhuǎn)移，新的圈法如圖6 - 42所示。 分析新圈法可知：狀態(tài)010將轉(zhuǎn)移到100（原轉(zhuǎn)移到101， 現(xiàn)在最后一位Q0轉(zhuǎn)為0），狀態(tài)100將轉(zhuǎn)移到101（原轉(zhuǎn)移到 100，現(xiàn)最后一位Q0轉(zhuǎn)為1）。 由分析可以看出，新圈法將 克服死循環(huán)，也不增加激勵函數(shù)的復(fù)雜程度。 第 6 章 時序電路的分析與設(shè)計 圖 6-42 修整后圈法 由新圈法得 2010 0201 1 0 ,QKQJ QQQQQ n 0 1 1 Q2Q1 Q0 00011110 0 110 (c) Qn+1 0 第 6 章 時序電路的分析與設(shè)計 表 6-2

18、7 多余狀態(tài)轉(zhuǎn)移表 重新檢查多余狀態(tài)的轉(zhuǎn)移情況如表6-27所示，其狀態(tài)圖 如圖6-43所示，可以看到該電路具有自啟動能力。如果修改 6- 40(a)的圈法，可以得到同樣的效果。 第 6 章 時序電路的分析與設(shè)計 111 001110 011101100 Q2Q1Q0 000 圖 6-43 010 第 6 章 時序電路的分析與設(shè)計 畫邏輯圖。 圖 6-44 例 6-7 邏輯圖 1J C1 1J C1 FF1FF0 1J C1 FF2 CP Q0 Q2 1K1K1K Q1 第 6 章 時序電路的分析與設(shè)計 【 例例 6-8 】用用D觸發(fā)器設(shè)計一個模七同步加法計數(shù)器觸發(fā)器設(shè)計一個模七同步加法計數(shù)器。

19、 解：解： 本例屬于給定狀態(tài)時序電路設(shè)計問題。本例屬于給定狀態(tài)時序電路設(shè)計問題。 列狀態(tài)表。列狀態(tài)表。 根據(jù)題意，該時序電路有三個狀態(tài)變量。設(shè)狀態(tài)變量為根據(jù)題意，該時序電路有三個狀態(tài)變量。設(shè)狀態(tài)變量為Q2、 Q1、Q0，可作出二進(jìn)制狀態(tài)表如表，可作出二進(jìn)制狀態(tài)表如表6-28所示，它是一個非完全所示，它是一個非完全 描述時序電路的設(shè)計。描述時序電路的設(shè)計。 確定激勵函數(shù)和輸出函數(shù)。確定激勵函數(shù)和輸出函數(shù)。 由表由表6-28狀態(tài)表分別畫出狀態(tài)表分別畫出Q2、Q1、Q0的次態(tài)卡諾圖如圖的次態(tài)卡諾圖如圖6- 45(a)、(b)、 (c)所示。所示。 第 6 章 時序電路的分析與設(shè)計 表 6-28 例

20、6-8 狀態(tài)表 第 6 章 時序電路的分析與設(shè)計 圖 6-45 例 6-8 次態(tài)卡諾圖 1 0 1 1 1 2 )( ;)( ;)( nnn QcQbQa 0 00 1 0 Q2Q1 Q0 00011110 0 10 1 1 (a) 01 0 0 Q2Q1 Q0 00011110 0 111 (b) 101 0 1 Q2Q1 Q0 00011110 0 100 (c) 第 6 章 時序電路的分析與設(shè)計 當(dāng)使用D觸發(fā)器實現(xiàn)時序電路時，由于D觸發(fā)器的特征 方程為Qn+1=D，因此，可從次態(tài)卡諾圖直接求出D觸發(fā)器 的激勵函數(shù)： 01020 010121 12012 QQQQD QQQQQD QQQQ

21、D 第 6 章 時序電路的分析與設(shè)計 自啟動檢查。 觀察次態(tài)卡諾圖激勵函數(shù)的圈法，多余狀態(tài)111的新狀態(tài) 為100，電路的狀態(tài)圖如圖6-46所示，該電路具有自啟動能力。 圖 6-46 例 6-8 狀態(tài)圖 000001011010100101110 111 Q2Q1Q0 第 6 章 時序電路的分析與設(shè)計 畫邏輯圖。 圖 6-47 例 6-8 邏輯圖 FF0FF1FF2 1D C1 &1 1D C1 & 1 1D C1 & 1 CP Q0Q1 第 6 章 時序電路的分析與設(shè)計 第 6 章 時序電路的分析與設(shè)計 第 6 章 時序電路的分析與設(shè)計 第 6 章 時序電路的分析與設(shè)計 第 6 章 時序電路

22、的分析與設(shè)計 第 6 章 時序電路的分析與設(shè)計 第 6 章 時序電路的分析與設(shè)計 6.4 寄存器寄存器 1. 寄存器和移位寄存器寄存器和移位寄存器 1) 寄存器 寄存器用于寄存一組二進(jìn)制代碼，它被廣泛用于各類數(shù) 字系統(tǒng)和數(shù)字計算機(jī)中。因為一個觸發(fā)器能存儲一位二進(jìn)制 代碼， 所以用n個觸發(fā)器組成的寄存器能存儲一組n位二進(jìn)制 代碼。對寄存器中使用的觸發(fā)器只要求具有置1、置0的功能 即可， 因而無論是用基本RS結(jié)構(gòu)的觸發(fā)器，還是用數(shù)據(jù)鎖存 器、主從結(jié)構(gòu)或邊沿觸發(fā)結(jié)構(gòu)的觸發(fā)器，都能組成寄存器。 第 6 章 時序電路的分析與設(shè)計 (1) 二拍接收四位數(shù)據(jù)寄存器 圖6-14是由基本RS觸發(fā)器構(gòu)成的二拍接收

23、四位數(shù)據(jù)寄存 器。當(dāng)清0端為邏輯1，接收端為邏輯0時，寄存器保持原狀態(tài)。 當(dāng)需將四位二進(jìn)制數(shù)據(jù)存入數(shù)據(jù)寄存器時，需二拍完成：第 一拍，發(fā)清0信號（一個負(fù)向脈沖），使寄存器狀態(tài)為0 （Q3Q2Q1Q0=0000）；第二拍，將要保存的數(shù)據(jù)D3D2D1D0送 數(shù)據(jù)輸入端（如D3D2D1D0=1101），再送接收信號（一個正 向 脈 沖 ） ， 要 保 存 的 數(shù) 據(jù) 將 被 保 存 在 數(shù) 據(jù) 寄 存 器 中 （Q3Q2Q1Q0=1101）。從該數(shù)據(jù)寄存器的輸出端Q3Q2Q1Q0可 獲得被保存的數(shù)據(jù)。 第 6 章 時序電路的分析與設(shè)計 圖 6-14 二拍接收四位數(shù)據(jù)寄存器 RSRSRSRS & &

24、& 清0 接收 Q3Q2Q1Q0 D0D1D2D3 & 第 6 章 時序電路的分析與設(shè)計 (2) 單拍接收四位數(shù)據(jù)寄存器 圖6-15是由數(shù)據(jù)鎖存器構(gòu)成的單拍接收四位數(shù)據(jù)寄存器。 當(dāng)接收端為邏輯0時，寄存器保持原狀態(tài)；當(dāng)需將四位二進(jìn) 制數(shù)據(jù)存入數(shù)據(jù)寄存器時，單拍即能完成將要保存的數(shù)據(jù) D3D2D1D0送數(shù)據(jù)輸入端（如D3D2D1D0=1101），再送接收信 號（一個正向脈沖），要保存的數(shù)據(jù)將被保存在數(shù)據(jù)寄存器 中（Q 3Q2Q1Q0=1101）。同樣從數(shù)據(jù)寄存器的輸出端 Q3Q2Q1Q0可獲得被保存的數(shù)據(jù)。 對于功能完善的觸發(fā)器，如主從JK觸發(fā)器、維持阻塞 式D觸發(fā)器等，都可構(gòu)成這類數(shù)據(jù)寄存器。

25、 第 6 章 時序電路的分析與設(shè)計 圖 6-15 單拍接收四位數(shù)據(jù)寄存器 C11D 接收 Q3Q2Q1Q0 D0D1D2D3 C11DC11DC11D 第 6 章 時序電路的分析與設(shè)計 2) 移位寄存器 對于串行數(shù)據(jù)，則采用移位寄存器輸入并加以保存。 移位寄存器的功能和電路形式較多，按移位方向來分有 左向移位寄存器、右向移位寄存器和雙向移位寄存器； 按接收數(shù)據(jù)的方式可分串行輸入和并行輸入；按輸出方 式可分串行輸出和并行輸出。 第 6 章 時序電路的分析與設(shè)計 (1) 單向移位寄存器 圖6-16所示電路是由維持阻塞式D觸發(fā)器組成的四位 單向移位（右移）寄存器。在該電路中，Ri為外部串行數(shù) 據(jù)輸入（或稱右移輸入），Ro為外部輸出（或稱移位輸 出），輸出端Q3Q2Q1Q0為外部并行輸出，CP為時鐘脈沖輸 入端（或稱移位脈沖輸入端，也稱位同步脈沖輸入端）， 清0端信號將使寄存器清0（ Q3Q2Q1Q0 =0000）。 在該電路中， 各觸發(fā)器的激勵方程為 )2 , 1 , 0(, , 13 1021323 nQDRD QDQDQDRD nni i 或 第 6 章 時序電路的分析與設(shè)計 圖 6-16 四位單向移位(右移)寄存器 1D C1 R