DSP課程設(shè)計報告

1、摘 要本次課程設(shè)計介紹了數(shù)字信號處理的最小系統(tǒng)的整個設(shè)計過程，該最小系統(tǒng)的硬件由主控芯片TWS320VC5402、電源電路、時鐘電路、復(fù)位電路、JTAG接口、外部存儲器構(gòu)成。DSP 芯片是一種獨特的微處理器，是以數(shù)字信號來處理大量信息的器件，其工作原理是接收模擬信號，轉(zhuǎn)換為0或1的數(shù)字信號。再對數(shù)字信號進行修改、刪除、強化，并在其他系統(tǒng)芯片中把數(shù)字?jǐn)?shù)據(jù)解譯回模擬數(shù)據(jù)或?qū)嶋H環(huán)境格式，而且具有可編程性。所以本次課程設(shè)計的過程是ADC0809完成數(shù)據(jù)的采樣及 A/D轉(zhuǎn)換后 ,數(shù)字信號通過 TMS320VC5402處理后 ,由 DAC0832完成 D/A轉(zhuǎn)換并輸出;外部存儲器采用通用 EPROM, T

2、MS320VC5402采用 8位并行EPROM引導(dǎo)方式;并加入了標(biāo)準(zhǔn)的 14針 JTAG接口 ,便于系統(tǒng)的調(diào)試與仿真。AbstractThe course design introduces the smallest system of DSP and its design process. The smallest system consists of main control chip that is TMS320VC5402, power circuit, clock circuit, reset circuit, JTAG interface circuit and external

3、memory constitute.The chip of DSP is a unique microprocessor which is mainly dealing with digital signal, so it transforms analog signal to digital signal including 0 and 1. And then chip modifies, deletes and strengths digital signal that it can be transformed into analog signal through other chips

4、. The chip of DSP can be programmed. Next, the process is following. The chip deals with digital signal after ADC0809 chip finishes data collection and transformation, and DAC0832 transforms digital signal to analog signal and outputs the analog signal. The external memory adopts EPROM. In order to

5、debug and simulate , it adds the standard JTAG interface of 14 pins.1緒論在近 20 多年時間里，DSP 芯片的應(yīng)用已經(jīng)從軍事、航空航天領(lǐng)域擴大到信號處理、通信、雷達、消費等許多領(lǐng)域 。主要應(yīng)用有信號處理、通信、語音、圖形、圖像、軍事、儀器儀表、自動控制、醫(yī)療、家用電器等。DSP 主要應(yīng)用市場為3C 領(lǐng)域，占整個市場需求的 90%。 數(shù)字蜂窩電話是 DSP最為重要的應(yīng)用領(lǐng)域之一。由于 DSP 具有強大的計算能力，使得移動通信的蜂窩電話重新崛起，并創(chuàng)造了一批諸如 GSM、CDMA 等全數(shù)字蜂窩電話網(wǎng)。在Modem 器件中，DSP

6、 更是成效卓著，不僅大幅度提高了傳輸速率，且具有接收動態(tài)圖像能力。另外，可編程多媒體 DSP 是 PC 領(lǐng)域的主流產(chǎn)品。以XDSL Modem為代表的高速通信技術(shù)與 MPEG 圖像技術(shù)相結(jié)合，使得高品位的音頻和視頻形式的計算機數(shù)據(jù)有可能實現(xiàn)實時交換。目前的硬盤空間相當(dāng)大，這主要得益于CDSP（可定制 DSP）的巨大作用。預(yù)計在今后的 PC 機中，一個 DSP 即可完成全部所需的多媒體處理功能。DSP 也是消費類電子產(chǎn)品中的關(guān)鍵器件。由于 DSP的廣泛應(yīng)用，數(shù)字音響設(shè)備的更新?lián)Q代周期變得非常短暫。用于圖像處理的 DSP，一種用于 JPEG 標(biāo)準(zhǔn)的靜態(tài)圖像數(shù)據(jù)處理；另一種用于動態(tài)圖像數(shù)據(jù)處理。2課

7、題說明2.1功能要求完成基于TMS320VC5402 的DSP 最小系統(tǒng)設(shè)計；（1）繪制系統(tǒng)框圖(VISIO)；（2）包括電源設(shè)計、復(fù)位電路設(shè)計、時鐘電路設(shè)計、存儲器設(shè)計、JTAG接口設(shè)計等，用Protel 軟件繪制原理圖和PCB 圖；（3）編寫測試程序；（4）從理論上分析，設(shè)計的系統(tǒng)要滿足基本的信號處理要求；2.2 DSP的特點 DSP 芯片是模擬信號變換成數(shù)字信號以后進行高速實時處理的專用微處理器，其處理速度比最快的 CPU 還快 10-50 倍，具有處理速度高、功能強、性能價格比好以及速度功耗比高等特點，被廣泛應(yīng)用于具有實時處理要求的場合。DSP 系統(tǒng)以 DSP 芯片為基礎(chǔ)，具有以下優(yōu)點

8、。（1）高速性，DSP 運行速度高達 1000MIPS 以上（2）編程方便，可編程DSP 可使設(shè)計人員在開發(fā)過程中靈活方便的對軟件進行修改和升級。（3）穩(wěn)定性好，DSP 系統(tǒng)以數(shù)字處理為基礎(chǔ)，受環(huán)境溫度及噪聲的影響比較小，可靠性高。（4）可重復(fù)性好，數(shù)字系統(tǒng)的性能基本上不受元器件參數(shù)性能的影響，便于測試、調(diào)試和大規(guī)模生產(chǎn)。（5）集成方便，DSP 系統(tǒng)中的數(shù)字部件有高度的規(guī)范性，便于大規(guī)模集成。（6）性價比高,常用的 DSP 價格在 5 美元以下。2.3 TMS320VC5402的硬件資源TMS320VC5402 是 TI 的第七代 DSP 產(chǎn)品之一，它具有優(yōu)化的 CPU 結(jié)構(gòu)，內(nèi)部有 1 個

9、40 位的算術(shù)邏輯單元(包括一個 40 位的桶式移位寄存器和 2 個獨立的 40 位累加器)，一個 1717 的乘法器和一個 40 位專用加法器，16K 字 RAM 空間和 4K16bit ROM 空間。共 20 根地址線，可尋址 64K 字?jǐn)?shù)據(jù)區(qū)和 1M 字程序區(qū)，具有 64K I/O 空間。處理速度為 l00M IPS ，速度高、功耗低。TMS320VC5402 采用修正的哈佛結(jié)構(gòu)和 8 總線結(jié)構(gòu)(4 條程序/數(shù)據(jù)總線和 4條地址總線)，以提高運算速度和靈活性。在嚴(yán)格的哈佛結(jié)構(gòu)中，程序存儲器和數(shù)據(jù)存儲器分別設(shè)在兩個存儲空間，這樣，就允許取址和執(zhí)行操作完全重疊。修正的哈佛結(jié)構(gòu)中，允許在程序和

10、數(shù)據(jù)空間之間傳送數(shù)據(jù)，從而使處理器具有在單個周期內(nèi)同時執(zhí)行算術(shù)運算、邏輯運算、位操作、乘法累加運算以及訪問程序和數(shù)據(jù)存儲器的強大功能。與修正的哈佛結(jié)構(gòu)相配合， TMS320VC5402 還采用了一個 6 級深度的指令流水線，每條流水線之間彼此獨立，在任何一個機器周期內(nèi)可以有 1 至 6 條不同的指令在同時工作，每條指令工作在不同的流水線上，使指令的執(zhí)行時間減小到最小和增大處理器的吞吐量。TMS320VC5402 的硬件結(jié)構(gòu)具有硬件乘法器、8 總線結(jié)構(gòu)、功能強大的片內(nèi)存儲器配置和低功耗設(shè)計的特點。因此，可以進行高速并行處理，同時，集成度高可節(jié)省硬件開銷，提高系統(tǒng)抗干擾性。它除了完成數(shù)字信號處理任

11、務(wù)外，還可以兼顧通用單片機的操作任務(wù)，因此，它是集數(shù)字信號處理與通用控制電路于一體的多功能低功耗微處理器。綜上所述 VC5402 的 CPU 結(jié)構(gòu)特征如下。（1）具有高性能的改進的哈佛總線結(jié)構(gòu)，即具有三條獨立的 16bit 數(shù)據(jù)存儲器總線和一條 16bit 的程序存儲器總線。（2）具有一個 40bit 的算術(shù)邏輯單元，包括一個 40bit 的筒形移位器和兩個獨立的加法器。（3）1717bit 的并行乘法器與專用的 40bit 加法器相結(jié)合。（4）具有專用于 Viter bi 蝶形算法的比較、選擇、和存儲單元(CSSU)。（5）指數(shù)譯碼器可以在一個指令周期內(nèi)求一個 40bit 累加數(shù)的指數(shù)值，這

12、里的指數(shù)定義為累加器中沒有數(shù)據(jù)占用的位數(shù)的個數(shù)減去 8。（6）兩個地址發(fā)生器、八個輔助寄存器和兩個輔助寄存器算術(shù)單元(ARAU)。3電路設(shè)計3.1電路設(shè)計框圖整個系統(tǒng)的硬件電路主要包含電源控制電路、時鐘電路、復(fù)位電路、譯碼電路、輸入接口電路、輸出接口電路、存儲器擴展電路和 JTAG仿真接口電路 8部分。D/ADAC08322A/D ADC08099TMS320VC5402芯片存儲電路JTAG仿真接口復(fù)位電路時鐘電路電源控制電路3.2系統(tǒng)硬件概述（1）電源控制 我們國家的電壓電路標(biāo)準(zhǔn)是220V，而TPS73HD318芯片所需的輸入電壓是5V。所以首先必須得將220V的電壓經(jīng)過變壓器或相關(guān)芯片轉(zhuǎn)化

13、為5V電壓。如圖所示的一種轉(zhuǎn)化方式：TMS320VC5402 采用了雙電源供電機制，以獲得更好的電源性能，其工作電壓為 3.3V 和 1.8V。其中，1.8V 主要為該器件的內(nèi)部邏輯提供電壓，包括 CPU和其他所有的外設(shè)邏輯。與 3.3V 供電相比，1.8V 供電大大降低功耗。外部接口引腳仍然采用 3.3V 電壓，便于直接與外部低壓器件接口，而無需額外的電平變換電路。為TPS73HD318提供5V輸入，就可以得到輸出電壓分別為3.3V，1.8V，每路的最大輸出電流為750mA，并且提供兩個寬度為200ms的低電平復(fù)位脈沖。如圖所示雙電源電路：（2）時鐘電路 時鐘電路就是像產(chǎn)生時鐘一樣準(zhǔn)確的振蕩

14、電路，任何工作都按時間順序，用于產(chǎn)生這個時間的電路。時鐘電路一般由晶體振蕩器、晶振控制芯片和電容組成。利用DSP芯片內(nèi)部的振蕩器構(gòu)成時鐘電路，在芯片的Xl和X2/CLKIN引腳之間接入一個晶體和兩個電容，用于啟動內(nèi)部振蕩器。（3）復(fù)位電路為確保微機系統(tǒng)中電路穩(wěn)定可靠工作，復(fù)位電路是必不可少的一部分，復(fù)位電路的第一功能是上電復(fù)位。一般微機電路正常工作需要供電電源為5V5%，即4.755.25V。由于微機電路是時序數(shù)字電路，它需要穩(wěn)定的時鐘信號，因此在電源上電時，只有當(dāng)VCC超過4.75V低于5.25V以及晶體振蕩器穩(wěn)定工作時，復(fù)位信號才被撤除，微機電路開始正常工作。VCC上電時，C充電，在10K

15、電阻上出現(xiàn)電壓，使得微機復(fù)位；幾個毫秒后，C充滿，10K電阻上電流降為0，電壓也為0，使得單片機進入工作狀態(tài)。工作期間，按下S，C放電。 S松手，C又充電，在10K電阻上出現(xiàn)電壓，使得微機復(fù)位。（4）存儲器設(shè)計 5402片內(nèi)提供了 16k 16bit的 RAM和 4k 16 bit的 ROM,片內(nèi)的ROM不可用。本系統(tǒng)程序容量比較小 ,一般不超過 16 kB,考慮充分利用芯片的內(nèi)部資源 ,采用引導(dǎo)裝載的方式,以降低系統(tǒng)的設(shè)計難度和設(shè)計成本 ,縮短產(chǎn)品研制周期。這里使用一片通用的 64k 8 bit的 EPROM 27C512。當(dāng)程序編制好后轉(zhuǎn)換成二進制文件 ,通過通用編程器燒到 27C512中

16、即可。（5）JTAG接口設(shè)計 JTAG也是一種國際標(biāo)準(zhǔn)測試協(xié)議（IEEE 1149.1兼容），主要用于芯片內(nèi)部測試?，F(xiàn)在多數(shù)的高級器件都支持JTAG協(xié)議,如DSP、FPGA器件等。標(biāo)準(zhǔn)的JTAG接口是4線：TMS、TCK、TDI、TDO,分別為模式選擇、時鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出線。 相關(guān)JTAG引腳的定義為：TCK為測試時鐘輸入；TDI為測試數(shù)據(jù)輸入，數(shù)據(jù)通過TDI引腳輸入JTAG接口；TDO為測試數(shù)據(jù)輸出，數(shù)據(jù)通過TDO引腳從JTAG接口輸出；TMS為測試模式選擇，TMS用來設(shè)置JTAG接口處于某種特定的測試模式；TRST為測試復(fù)位，輸入引腳，低電平有效。 JTAG最初是用來對芯片進行測試的

17、,基本原理是在器件內(nèi)部定義一個TAP（Test Access Port測試訪問口）通過專用的JTAG測試工具對內(nèi)部節(jié)點進行測試。JTAG測試允許多個器件通過JTAG接口串聯(lián)在一起，形成一個JTAG鏈，能實現(xiàn)對各個器件分別測試。現(xiàn)在，JTAG接口還常用于實現(xiàn)ISP（In-System Programmable;在線編程），對FLASH等器件進行編程。 JTAG編程方式是在線編程，傳統(tǒng)生產(chǎn)流程中先對芯片進行預(yù)編程后再裝到板上因此而改變，簡化的流程為先固定器件到電路板上，再用JTAG編程，從而大大加快工程進度。JTAG接口可對PSD芯片內(nèi)部的所有部件進行編程。4軟件設(shè)計4.1引導(dǎo)程序TMS320VC

18、5402的引導(dǎo)程序 Bootloader用于在芯片通電復(fù)位時將存儲于外部的用戶代碼傳輸?shù)絻?nèi)部或外部程序存儲器中 ,用戶代碼可存儲在外部速度較慢的非易失性存儲器內(nèi) ,使 5402能外擴普通低速的EPROM。經(jīng)引導(dǎo)后 ,用戶代碼可裝載到高速的片內(nèi)RAM或片外 RAM中執(zhí)行 ,以充分發(fā)揮 5402指令高速運行的特點。由本系統(tǒng)的硬件結(jié)構(gòu)可知 ,易采用 8 位并行EPROM引導(dǎo)方式。把引導(dǎo)表的起始地址 4000h放在數(shù)據(jù)空間的最高位地址 FFFEH和 FFFFH中 ,這樣根據(jù)流程圖可知 ,將會從數(shù)據(jù)空間 FFFFH和 FFFFEH讀取引導(dǎo)表起始地址的低 8 位和高 8 位 ,發(fā)現(xiàn)是08AAH,于是便進入

19、了數(shù)據(jù)空間的 8位并行引導(dǎo)模式 ,將 EPROM中的程序裝載到片內(nèi) RAM中 ,裝載完畢后便開始執(zhí)行用戶程序。TMS320VC5402并行引導(dǎo)方式流程為使 5402能有效地把外擴 EPROM中的程序引導(dǎo)到芯片內(nèi) RAM,需要編制一個引導(dǎo)表。引導(dǎo)表定位于數(shù)據(jù)空間的 4000HFFFFH段。引導(dǎo)表的內(nèi)容包括:引導(dǎo)方式的標(biāo)識;程序存放的目標(biāo)首地址;程序執(zhí)行的入口地址;用戶程序代碼;用戶程序塊長度。根據(jù) 8位并行 EPROM引導(dǎo)方式的特點 ,編制如下的命令文件程序。（1）鏈接命令程序文件 (MiniSys_lj. cmd)MiniSys. obj/輸入?yún)R編后的文件名- oMiniSys. out/設(shè)定

20、輸出文件名- m MiniSys. map/內(nèi)部存儲器分配MEMORY:PAGE 0: ROM: origin =0x0080, length =0x3780VECT:origin =0x3F80, length =0x0080/程序引導(dǎo)后首地址和塊長度PAGE 1: RAM: origin = 0x3800, length = 0x0780/定義數(shù)據(jù)塊首地址和塊長度SECTIONS:. text: ROM PAGE0/將 text段定義的程序放入程序頁. bss: RAM PAGE1/將 bss段定義的數(shù)據(jù)塊放在數(shù)據(jù)頁 中斷向量. vectors: VECT PAGE0 /（2） 二進制轉(zhuǎn)換

21、命令程序 (MiniSys_h. cmd)MiniSys. out/輸入鏈接后的文件名- oMiniSys. hex/設(shè)定輸出文件名- i/轉(zhuǎn)換為 intel格式的二進制文件- memwidth 8/定義 8位 EPROM- romwidth 8/輸出文件是字節(jié)- boot/所有塊 /區(qū) (SECTIONS)都引導(dǎo)- bootorg 0x4000/外擴 EPROM存放代碼的首地址- e0x0100/定義引導(dǎo)后程序的入口地址4.2用戶程序 用戶程序首先要進行如下初始化設(shè)置:（1）將芯片的 MP/MC腳接地 ,使 5402工作在微計算機方式。（2）設(shè)置寄存器 PMST中 OVLY =1,使片內(nèi) RAM0080H3FFFH既映射在程序區(qū) ,又映射在數(shù)據(jù)區(qū)。（3）設(shè)置寄存器 PMST中 DROM =0,使 F000HFFFFH映射在外部數(shù)據(jù)區(qū)。（4）程序和數(shù)